

13

北京邮电大学 2012 - 2013 学年第二学期

《数字电路与逻辑设计》试题答案 (A 卷)

考 试 注 意 事 项	一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。									
	二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。									
	三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。									
	四、学生必须将答题内容做在试卷上，草稿纸上一律无效。地方不够时做在背面，并在前面标明。									
	考 试 课 程	数字电路与逻辑设计				考试时间		2013 年 5 月 26 日		
题号	一	二	三	四	五	六	七	八	九	总分
满分	30	10	5	8	10	10	10	10	7	100
得分										
阅卷教师										

一、 填空、选择题 (20 分，每空 2 分)

1、由或非门构成的基本 RS 触发器的特征方程为

$$\begin{cases} Q^{n+1} = S + RQ^n \\ RS = 0 \end{cases}$$

2、函数 $F(A,B,C) = \overline{ABC}$ 的最大项表达式为 $\Pi_M(7)$ ，最

小项表达式为 $\Sigma_m(0,1,2,3,4,5,6)$ ，对偶式为

$$\overline{A+B+C} \text{ 或 } (\overline{A} \cdot \overline{B} \cdot \overline{C})$$

3、n 个变量对应 2^n 个最大项，一个逻辑函数可以用最大项取值为 0 的最大项之积表示。

4、4 个触发器构成 M 序列发生器，反馈函数 $D_0 = Q_3 \oplus Q_0$ ，若初始


状态为 $Q_3Q_2Q_1Q_0 = 1010$ ，则整个 M 序列为 1010 11001000111。

5、若用 ROM 实现两个四位二进制数相加，则需要地址线为 8 条，字宽为 5 位。

6、8 位的模数转换器的转换精度为： $1/255$ 。

7、下图是有两个 TTL 与非门构成的电路，该电路属于 _____。

- A. 组合电路
B. 时序电路
C. 混合电路
D. 无法确定



8、若用 $32K \times 8$ 位的 CMOS 静态 RAM 芯片组成 $256K \times 16$ 位的存储器系统，共需 _____ 片芯片。

- A. 4 B. 8 C. 16 D. 32

9、用地址译码器可以构成：_____。

- A. 数据选择器 B. 移位寄存器
C. 计数器 D. 数据分配器

10、在下列几种模数转换器中，工作速度最快的是_____。

- A. 并行比较型 ADC B. 双积分型 ADC
C. 逐次渐进型 ADC

11、状态编码中，在确定初始状态后，可以根据相邻法编码规则进行状态分配，其中 _____ 规则不属于状态编码的相邻法编码规则。

- A. 行相邻 B. 列相邻 C. 输入相邻 D. 输出相邻

二、判断题：正确用 $\checkmark$ ，错用 X，并填入下方表格 (10 分)


- 1、仅包含触发器的逻辑电路也是时序逻辑电路。($\checkmark$)
2、输入按循环码变化的函数发生器不会产生功能冒险。($\checkmark$)
3、TTL 电路的电流驱动能力比 CMOS 强，因而，其噪声容限也高于 CMOS。(X)

- 4、ECL 电路工作速度快的原因是三极管不会进入饱和状态，它还可以实现“线与”功能。(X)
- 5、环形计数器是摩尔 (Moore) 型时序逻辑电路。(√)
- 6、当两个逻辑表达式相等时，其对应的对偶式也相等。(√)
- 7、CP=1 时，TTL 主从 JK 触发器的主触发器工作，主触发器的输出可以在输入信号的作用下可以按 JK 触发器的变化规律随意翻转。(X)
- 8、异步时序逻辑电路的优点是电路结构简单且速度快。(X)
- 9、奇偶校验中若采用偶校验，信息位和校验位中“1”的总数为偶数个。(√)
- 10、TTL 门输出最大拉电流能力是指输出高电平时流出输出端的最大允许电流。(√)

1	2	3	4	5	6	7	8	9	10

三、(5 分)设计一个 3 位串行数据奇偶检测器，仅当输入到第三位且为奇数个 1 时，输出 Z=1。其他情况下 Z=0 (代码不重叠使用)。画出原始状态转移图。

答案：(答案如下图，给 5 分。若标注输出、输入有错误，根据错误多少扣 1-3 分)。



四、(8 分)分析图 3.1 所示电路，完成表 3-1 的功能表。




表3-1

$A_1 A_0$	$D_0 D_1 D_2 D_3$	F
00	$D_0 D_1 D_2 D_3$	
01	$D_0 D_1 D_2 D_3$	
10	$D_0 D_1 D_2 D_3$	
11	$D_0 D_1 D_2 D_3$	

答案：

$A_1 A_0$	$D_0 D_1 D_2 D_3$	F
00	$D_0 D_1 D_2 D_3$	$\overline{D_0}$
01	$D_0 D_1 D_2 D_3$	$\overline{D_1}$
10	$D_0 D_1 D_2 D_3$	$\overline{D_2}$
11	$D_0 D_1 D_2 D_3$	$\overline{D_3}$

五、用一片同步计数器 74LS169 和一片八选一数据选择器 74LS151，设计一个输出序列为 01001100010111 的序列信号发生器。要求 74LS169 采用加计数、预置法、进位脉冲作为预置信号构成 14 进制计数器，要求有必要的过程 (输出函数真值表、卡诺图)，并在给定的图上 (图 5.1) 完成完整的逻辑图 (要求：用 $Q_0 Q_1 Q_2$ 作为 74LS151 的地址)。

表 5-1 同步计数器 74LS169 功能表

$\overline{ENP}$	$\overline{ENT}$	$U/\overline{D}$	$\overline{LOAD}$	CLK	$Q_D Q_C Q_B Q_A$
1	0	ϕ	1	ϕ	保持原状态
ϕ	1	ϕ	1	ϕ	保持，但 $\overline{RCO}=1$
ϕ	ϕ	ϕ	0	$\uparrow$	预置
0	0	1	1	$\uparrow$	加计数
0	0	0	1	$\uparrow$	减计数

同步计数器 74LS169 的 $\overline{RCO}$ 为进位和借位输出，低电平有效。八

选—数据选择器 74LS151 的 $\overline{ST}$ 为使能端，在正常工作时输出的表

$$Y = \overline{A_2} \overline{A_1} \overline{A_0} D_0 + \overline{A_2} \overline{A_1} A_0 D_1 + \overline{A_2} A_1 \overline{A_0} D_2 + \overline{A_2} A_1 A_0 D_3 + A_2 \overline{A_1} \overline{A_0} D_4 + A_2 \overline{A_1} A_0 D_5 + A_2 A_1 \overline{A_0} D_6 + A_2 A_1 A_0 D_7$$

输出函数的真值表

$Q_D Q_C Q_B Q_A$	F
0000	
0001	
0010	
0011	
0100	
0101	
0110	
0111	
1000	
1001	
1010	
1011	
1100	
1101	
1110	
1111	

$Q_D Q_C$				
$Q_B Q_A$	00	01	11	10
00				
01				
11				
10				




图 5.1

解：序列长度是 14，应将 74LS169 连接为模 14 的计数器。为不使用外加逻辑门，计数器采用加计数且使用进位输出端进行同步预置。


由于 74LS169 为同步预置，预置值应为 0010，计数状态为 0010，0011，……，1110，1111。根据所使用计数状态列表 6.3.3 所示的输出序列 F 的真值表。

表 6.3.3 输出函数的真值表

$Q_D Q_C Q_B Q_A$	F
0 0 1 0	0
0 0 1 1	1
0 1 0 0	0
0 1 0 1	0
0 1 1 0	1
0 1 1 1	1
1 0 0 0	0
1 0 0 1	0
1 0 1 0	0
1 0 1 1	1
1 1 0 0	0
1 1 0 1	1
1 1 1 0	1
1 1 1 1	1

$Q_D Q_C$				
$Q_B Q_A$	00	01	11	10
00	Φ	0	0	0
01	Φ	0	1	0
11	1	1	1	1
10	0	1	1	0

$Q_D Q_C Q_B$ 作为地址，可以得到： $D_0=0$ ， $D_1=Q_A$ ， $D_2=0$ ， $D_3=1$ ， $D_4=0$ ， $D_5=Q_A$ ， $D_6=Q_A$ ， $D_7=1$ 。



输出序列为 01001100010111 的序列信号发生器逻辑图

六、(10 分) 74LS93 中规模计数器的内部电路如图 6.1 所示, R_{01} 、 R_{02} 为异步复位端。

- 1、该计数器是同步计数器还是异步计数器?
- 2、触发器的时钟触发方式(上升沿、下降沿、高电平、低电平)?
- 3、 $\overline{CP_0}$ 作为时钟输入时, 且 Q_0 作为输出, 计数周期 $M=?$
- 4、 $\overline{CP_1}$ 作为时钟输入时, Q_3Q_1 作为输出, 计数周期 $M=?$
- 5、 $\overline{CP_1}$ 作为时钟输入时, $Q_3Q_2Q_1$ 作为输出, 计数周期 $M=?$
- 5、在符号图(图 6.2)上连接电路, 构成 $M=12$ 的计数器。(指定外部时钟 CP 从 $\overline{CP_0}$ 输入, 不外加逻辑门)

定外部时钟 CP 从 $\overline{CP_0}$ 输入, 不外加逻辑门)






图 6.2

答案: (1)、异步 (2)、低电平 (3)、2 (4)、4
(5) 8 (6)




七、(10 分) 用 JK 下降沿触发器构成能够自启动的 5 进制同步计数器, 已知状态转移过程的编码为: $110 \rightarrow 011 \rightarrow 100 \rightarrow 001 \rightarrow 101 \rightarrow 110$,
(1) 画出状态转移表 (2) 写出各触发器的状态方程、激励方程,
(3) 画出状态转移图 (4) 画出逻辑图。(触发器输入可提供多输入相与功能, 若需要外接逻辑门时, 使用与非门)。

答案:

$$\text{状态方程: } \begin{cases} Q_2^{n+1} = \overline{Q_2^n} + Q_0^n \cdot Q_2^n \\ Q_1^{n+1} = Q_0^n \cdot Q_2^n \cdot \overline{Q_1^n} + Q_1^n \cdot Q_2^n \\ Q_0^{n+1} = \overline{Q_0^n} + \overline{Q_2^n} \cdot \overline{Q_1^n} \cdot Q_0^n \end{cases}$$

$$\text{激励方程: } \begin{cases} J_2 = 1; & K_2 = \overline{Q_0^n} \\ J_1 = Q_0^n \cdot Q_2^n; & K_1 = \overline{Q_2^n} \\ J_0 = 1; & K_0 = \overline{Q_2^n} \cdot \overline{Q_1^n} \end{cases}$$



八. (10 分) 图 8.1 是 74LS155 与 74LS138 一起构成四线至十六线译码器(功能表见表 8-1 和表 8-2)。

1、请在图 8.1 中 74LS155 与 74LS138 输出引脚上标明输入 $A_3A_2A_1A_0$

从 0000 到 1111 时的对应输出 ($\bar{Y}_0 \sim \bar{Y}_{15}$);

2、写出输出函数 F_1 和 F_2 的函数表达式;

3、写出 $A_3A_2A_1A_0$ 从 0000 到 1111 变化时, F_1 的输出序列信号。

表 8-1 74LS155 功能表

1ST	A_1	A_0	$1f_0$	$1f_1$	$1f_2$	$1f_3$
0	$\varnothing$	$\varnothing$	1	1	1	1
1	0	0	1D	1	1	1
1	0	1	1	1D	1	1
1	1	0	1	1	1D	1
1	1	1	1	1	1	1D

$2ST$	A_1	A_0	$2f_0$	$2f_1$	$2f_2$	$2f_3$
1	$\varnothing$	$\varnothing$	1	1	1	1
0	0	0	2D	1	1	1
0	0	1	1	2D	1	1
0	1	0	1	1	2D	1
0	1	1	1	1	1	2D

表 8-2 74LS138 功能表

输入					输出							
S_A	$\overline{S_B} + \overline{S_C}$	A_2	A_1	A_0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
0	Φ	Φ	Φ	Φ	1	1	1	1	1	1	1	1
Φ	1	Φ	Φ	Φ	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0





图 8.1

答案:



$$F_1(A_3, A_2, A_1, A_0) = \sum_m(2, 4, 6, 8, 10)$$

$$F_2(A_3, A_2, A_1, A_0) = \prod_M(8)$$

0010101010100000, 0010101010100000

九、原始状态表见表 9-1。使用隐含表法进行简化，并画出最简状态表。

表 9-1 原始状态表

S^n	S^{n+1}		Z	
	X=0	X=1	X=0	X=1
A	B	H	0	0
B	E	C	0	1
C	D	F	0	0
D	G	A	0	1
E	A	H	0	0
F	E	B	1	1
G	C	F	0	0
H	G	D	1	1

B	X					
C	BD HF					
D	X					
E	AB					
F	X					
G	BC HF					
H	X	X	X	X	EG BD	X
	A	B	C	D	E	F

答案

B	X						
C	BD HF	X					
D	X	EG AC	X				
E	AB	X	AD HF	X			
F	X	X	X	X	X		
G	BC HF	X	CD	X	AC HF	X	
H	X	X	X	X	X	EG BD	X
	A	B	C	D	E	F	G

令 $a=AC$, $b=BD$, $c=EG$, $d=HF$, 简化后的状态表

S^n	S^{n+1}		Z	
	$X=0$	$X=1$	$X=0$	$X=1$
a	b	d	0	0
b	c	a	0	1
c	a	d	0	0
d	c	b	1	1

北京邮电大学 2011 - 2012 学年第二学期

《数字电路与逻辑设计》期末考试试题

考 试 注 意 事 项	一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。							
	二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。							
	三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。							
	四、学生必须将答题内容做在试卷上，草稿纸上一律无效。地方不够时做在背面，并在前面标明。							
考 试 课 程	数字电路与逻辑设计				考 试 时 间	2012 年 5 月 13 日 8: 00—10:00		
题 号	一	二			三			总 分
满 分	30	12	12	6	10	10	10	100
得 分								
阅 卷 教 师								

一、选择题 (30 分)

请先在本试卷上答题，每道题选出一个最合适的答案，然后将全部答案（只写英文字母）汇总到下面的表格中。

题 号	1	2	3	4	5	6	7	8
答 案								
题 号	9	10	11	12	13	14	15	
答 案								

1. 连续 20121221 个 1 的异或结果为_____。


- A. 0 B. 1 C. 2012 D. 无法确定

2. 逻辑表达式 $A+BC=$ _____。

- A. AB B. A+C C. B+C D. (A+B)(A+C)


3. 在下图所示的组合逻辑电路中，输出 $F=$ _____。

- A. $F = (\overline{A+B})\overline{E} + \overline{C}E$
 B. $F = \overline{ABE} + \overline{C}E$
 C. $F = \overline{AB} + \overline{C}$
 D. $F = \overline{AB} \cdot \overline{E}$




4. 下图是有两个 TTL 与非门构成的电路，该电路属于_____。

- A. 组合电路
 B. 时序电路
 C. 混合电路
 D. 无法确定



5. 下图为主从 JK 触发器的输入时序，Q 端的初始状态为 0，当时钟下降沿到来后，Q 端的输出为_____。

- A. 低电平
 B. 高电平
 C. 高电阻状态
 D. 无法确定



6. 由 5 位 D 触发器构成的扭环计数器，其计数模值为_____。

- A. $M=7$ B. $M=8$ C. $M=9$ D. $M=10$

7. 若某 M 序列发生器由 12 位 D 触发器构成，反馈函数为 $Q_6 \oplus Q_8$ ，则所产生的序列的长度为_____。

- A. 2048 B. 4095 C. 4096 D. 4097

8. 对于 JK 触发器，若 $J = \overline{K}$ ，则可实现_____的逻辑功能。


- A. RS 触发器 B. D 触发器
 C. T 触发器 D. 主从 RS 触发器

9. 分析异步时序电路时，因各触发器的时钟可能不同，需把时钟引入触发器的特征方程，对于 JK 触发器，正确的是_____。

- A. $Q^{n+1} = (\overline{JQ^n} + \overline{KQ^n})CP + Q^n \overline{CP}$ B. $Q^{n+1} = Q^n \cdot CP$
 C. $Q^{n+1} = (\overline{JQ^n} + \overline{KQ^n}) + CP$ D. $Q^{n+1} = (\overline{JQ^n} + \overline{KQ^n})CP$

10. 在下图所示的异步时序电路中, CP_j 的时钟表达式为 _____。

- A. $CP_j = CP_i$
 B. $CP_j = Q_i$
 C. $CP_j = Q_i^n K_i CP_i$
 D. $CP_j = \overline{Q_i^n J_i} CP_i$



11. 若用 $2K \times 8$ 位的 CMOS 静态 RAM 芯片 CDM6116 组成 $8K \times 16$ 位的存储器系统, 共需 _____ 片芯片。

- A. 4 B. 8 C. 16 D. 32

12. 用地址译码器可以构成: _____。

- A. 数据选择器 B. 移位寄存器
 C. 计数器 D. 数据分配器


13. 在下列几种模数转换器中, 工作速度最快的是 _____。

- A. 并行比较型 ADC B. 双积分型 ADC
 C. 逐次渐进型 ADC

14. 状态编码中, 在确定初始状态后, 可以根据相邻法编码规则进行状态分配, 其中 _____ 规则不属于状态编码的相邻法编码规则。

- A. 行相邻 B. 列相邻 C. 输入相邻 D. 输出相邻

15. 四位权电阻网络 DAC 如下图所示, 其中 A 为理想运放, $d_3 d_2 d_1 d_0$ 为输入的 4 位二进制数, 当 $d_i=1$ 时模拟开关 S_i 拨向左边连接参考电压 V_{REF} , 输出 $v_o =$ _____。



- A. $-\frac{V_{REF} R_F}{2^3 R} \sum_{i=0}^3 (d_i \times 2^i)$
 B. $-\frac{V_{REF} R_F}{2^3 R^3} \sum_{i=0}^3 (d_i \times 2^i)$
 C. $+\frac{V_{REF} R_F}{2^3 R^3} \sum_{i=0}^3 (d_i \times 2^i)$
 D. $+\frac{V_{REF} R_F}{2^3 R} \sum_{i=0}^3 (d_i \times 2^i)$

二、分析题 (共 30 分)

1. 分析图 2-1 所示的同步时序电路。(12 分)




图 2-1

(1) 根据电路写出各触发器的激励方程和状态方程。

(2) 完成状态转移表和画出状态转移图

$Q_2^n Q_1^n Q_0^n$	$Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$
0 0 0	
0 0 1	
0 1 0	
0 1 1	
1 0 0	
1 0 1	
1 1 0	
1 1 1	

2. 十进制计数器 74LS160 的功能表 2-1 所示, 试分析图 2-2 所示电路的逻辑功能。(12 分)

表 2-1 74LS160 的功能表

CP	$\bar{R}_D$	$\bar{LOAD}$	ENP	ENT	工作状态
φ	0	φ	φ	φ	置零
$\uparrow$	1	0	φ	φ	预置数
φ	1	1	0	φ	保持
φ	1	1	φ	0	保持(但C=0)
$\uparrow$	1	1	1	1	计数




图 2-2

(1) 根据功能表, 74LS160 是异步复位, 还是同步复位? 是同步预置, 还是异步预置?

(2) 与非门 G_2 和 G_3 构成 RS 触发器, 说明当计数器从 0 开始计数到何值时 Q 端输出低电平, 低电平持续多长时间?

(3) 说明该计数器的模值。

(4) 在不增加逻辑门的情况下, 在图 2-3 中通过增加引线连接和输入信号标注, 实现模值 $M=7$ 的计数器。




图 2-3

3. 由计数器 74160 和八选一数据选择器 74151 组成的序列信号发生器如图 2-4 所示, (1) 74160 构成的计数器使用了哪几个状态 (2) 分析并写出输出 F 端产生的序列信号。(6 分)




图 2-4


三、设计题（共 40 分）

1. 用 JK 触发器设计一个可自启动的五进制计数器，状态转移关系如表 3-1 所示，要求给出详细的设计过程，求出各触发器的激励函数，不用画电路图。（10 分）

表 3-1

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	1	1	1	1	0
1	1	0	0	0	1
0	0	1	0	1	0
0	1	0	1	0	1
1	0	1	0	1	1

(1) 作出下一状态卡诺图，并写出各触发器的状态转移方程。



(2) 写出各触发器的激励方程。

(3) 检查未使用状态能否进入工作循环，若不能自启动，修改设计使其能够自启动。

(4) 画出状态转移图。

2. 一个同步时序电路，当输入序列中出现 110 时输出为 1，请补齐状态图和状态表（分别在图 3-2 和表 3-1 上完成）。（10 分）

输入 X: 0 1 1 0 1 1 1 0 0 1 1 0
输出 Z: 0 0 0 1 0 0 0 1 0 0 0 1




图 3-2

表3-1 状态转移表

$S^n \backslash X$	0	1
A	A/0	B/0
B		
C		

3. 化简表 3-2 所示的始状态表为最简状态表 (10 分)

表 3-2

$S^n \backslash X$	0	1
A	A/0	B/0
B	C/0	A/1
C	B/0	D/1
D	D/0	C/0
E	E/0	B/0

S^{n+1}/Z

(1) 作隐含表

B				
C				
D				
E				
	A	B	C	D

(2) 最大等价类集合为：

(3) 画出最简状态表。

4. 用两片同步十进制计数器 74160 接成二十九进制计数器，请按照要求补齐图 3-3 及图 3-4 中连接线及必要的输入信号电平标注。(10 分)

(1) 采用同步级联，设门 G1 输出的复位信号能使 74160 可靠复位。




图 3-3

(2) 采用异步级联，设门 G1 输出的预置信号能使 74160 可靠预置。




图 3-4

北京邮电大学 2011 - 2012 学年第二学期

《数字电路与逻辑设计》期末考试试题

考 试 注 意 事 项	一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。							
	二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。							
考 试 课 程	三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。				四、学生必须将答题内容做在试卷上，草稿纸上一律无效。地方不够时做在背面，并在前面标明。			
	数字电路与逻辑设计				考试时间 2012 年 5 月 13 日 8: 00—10:00			
题 号	一	二			三			总分
满 分	30	12	12	6	10	10	10	100
得 分								
阅 卷 教 师								

一、选择题 (30 分)

请先在本试卷上答题，每道题选出一个最合适的答案，然后将全部答案（只写英文字母）汇总到下面的表格中。

题 号	1	2	3	4	5	6	7	8
答 案	B	D	A	B	B	D	B	B
题 号	9	10	11	12	13	14	15	
答 案	A	B	B	D	A	C	A	

1. 连续 20121221 个 1 的异或结果为_____。

- A. 0 B. 1 C. 2012 D. 无法确定

2. 逻辑表达式 $A+BC=$ _____。

- A. AB B. A+C C. B+C D. (A+B)(A+C)


3. 在下图所示的组合逻辑电路中，输出 $F=$ _____。

A. $F = (\bar{A} + \bar{B})\bar{E} + \bar{C}E$

B. $F = \overline{ABE} + \bar{C}E$

C. $F = \bar{A}\bar{B} + \bar{C}$

D. $F = \bar{A}\bar{B} \cdot \bar{E}$




4. 下图是有两个 TTL 与非门构成的电路，该电路属于_____。

A. 组合电路

B. 时序电路

C. 混合电路

D. 无法确定




5. 下图为主从 JK 触发器的输入时序，Q 端的初始状态为 0，当时钟下降沿到来后，Q 端的输出为_____。

A. 低电平

B. 高电平

C. 高电阻状态

D. 无法确定



6. 由 5 位 D 触发器构成的扭环计数器，其计数模值为_____。

A. $M=7$

B. $M=8$

C. $M=9$

D. $M=10$

7. 若某 M 序列发生器由 12 位 D 触发器构成，反馈函数为 $Q_6 \oplus Q_3$ ，则所产生的序列的长度为_____。

A. 2048

B. 4095

C. 4096

D. 4097

8. 对于 JK 触发器，若 $J = \bar{K}$ ，则可实现_____的逻辑功能。

A. RS 触发器

B. D 触发器

C. T 触发器

D. 主从 RS 触发器

9. 分析异步时序电路时，因各触发器的时钟可能不同，需把时钟引入触发器的特征方程，对于 JK 触发器，正确的是_____。

A. $Q^{n+1} = (J\bar{Q}^n + \bar{K}Q^n)CP + Q^n\bar{CP}$

B. $Q^{n+1} = Q^n \cdot CP$

C. $Q^{n+1} = (\overline{JQ^n} + \overline{KQ^n}) + CP$ D. $Q^{n+1} = (\overline{JQ^n} + \overline{KQ^n})CP$


10. 在下图所示的异步时序电路中, CP_j 的时钟表达式为 _____。

A. $CP_j = CP_i$

B. $CP_j = Q_i$

C. $CP_j = Q_i^n K_i CP_i$

D. $CP_j = \overline{Q_i^n} J_i CP_i$



11. 若用 $2K \times 8$ 位的 CMOS 静态 RAM 芯片 CDM6116 组成 $8K \times 16$ 位的存储器系统, 共需 _____ 片芯片。

A. 4 B. 8 C. 16 D. 32

12. 用地址译码器可以构成: _____。

- A. 数据选择器 B. 移位寄存器
C. 计数器 D. 数据分配器

13. 在下列几种模数转换器中, 工作速度最快的是 _____。

- A. 并行比较型 ADC B. 双积分型 ADC
C. 逐次渐进型 ADC

14. 状态编码中, 在确定初始状态后, 可以根据相邻法编码规则进行状态


分配, 其中 _____ 规则不属于状态编码的相邻法编码规则。

- A. 行相邻 B. 列相邻 C. 输入相邻 D. 输出相邻

15. 四位权电阻网络 DAC 如下图所示, 其中 A 为集成运放, $d_3d_2d_1d_0$ 为输入的 4 位二进制数, 当 $d_i=1$ 时模拟开关 S_i 拨向左边连接参考电压 V_{REF} , 输出 $v_o =$ _____。

A. $-\frac{V_{REF}R_F}{2^3R} \sum_{i=0}^3 (d_i \times 2^i)$ B. $-\frac{V_{REF}R_F}{2^3R^3} \sum_{i=0}^3 (d_i \times 2^i)$

C. $+\frac{V_{REF}R_F}{2^3R^3} \sum_{i=0}^3 (d_i \times 2^i)$ D. $+\frac{V_{REF}R_F}{2^3R} \sum_{i=0}^3 (d_i \times 2^i)$



二、分析题 (共 30 分)

1. 分析图 2-1 所示的同步时序电路。(12 分)




图 2-1

(1) 根据电路写出各触发器的激励方程和状态方程。


$$\begin{cases} J_2 = Q_1^n Q_0^n & K_2 = Q_0^n \\ J_1 = Q_2^n Q_0^n & K_1 = Q_0^n \\ J_0 = K_0 = 1 \end{cases} \quad (2 \text{ 分}) \quad \begin{cases} Q_2^{n+1} = \overline{Q_2^n} Q_1^n Q_0^n + Q_2^n \overline{Q_0^n} \\ Q_1^{n+1} = \overline{Q_2^n} Q_1^n Q_0^n + Q_1^n \overline{Q_0^n} \\ Q_0^{n+1} = \overline{Q_0^n} \end{cases} \quad (2 \text{ 分})$$

(2) 做出状态转移表 (2 分)

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1

1	0	1	0	0	0
1	1	0	1	1	1
1	1	1	0	0	0

(3) 画出状图转移图 (2 分)



(4) 说明电路的逻辑功能。(2 分)

M=6 的计数器

2. 十进制计数器 74LS160 的功能表 2-1 所示,试分析图 2-2 所示电路的逻辑功能。(12 分)

表 2-1 74LS160 的功能表

CP	$\overline{R_D}$	$\overline{LOAD}$	ENP	ENT	工作状态
ϕ	0	ϕ	ϕ	ϕ	置零
$\uparrow$	1	0	ϕ	ϕ	预置数
ϕ	1	1	0	ϕ	保持
ϕ	1	1	ϕ	0	保持(但C=0)
$\uparrow$	1	1	1	1	计数




图 2-2

(1) 根据功能表, 74LS160 是异步复位, 还是同步复位? 是同步预置, 还

是异步预置?

异步复位 (2 分), 同步预置 (2 分)

(2) 与非门 G_2 和 G_3 构成 RS 触发器, 说明当计数器从 0 开始计数到何值时 $\overline{Q}$ 端输出低电平, 低电平持续多长时间?

计数到 0110 时输出低电平 (2 分), 持续时间为时钟高电平时长 (2 分)

(3) 说明该计数器的模值。

M=6 (2 分)

(4) 在不增加逻辑门的情况下, 在图 2-3 中通过适当的引线连接及同步预置的方式, 实现模值 M=7 的计数器。




图 2-3 (2 分)

3. 由计数器 74160 和八选一数据选择器 74151 组成的序列信号发生器如图 2-4 所示, (1) 计数器使用了哪几个状态 (2) 分析并写出输出 F 端产生的序列信号。(6 分)




图 2-4

74160 计数循环 0~6 (3 分), 输出序列: 0000111 (3 分)

三、设计题（共 40 分）

1. 用 JK 触发器设计一个可自启动的五进制计数器，状态转移关系如表 2-1 所示，要求给出详细的设计过程，求出各触发器的激励函数，不用画电路图。（10 分）

表 3-1

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	1	1	1	1	0
1	1	0	0	0	1
0	0	1	0	1	0
0	1	0	1	0	1
1	0	1	0	1	1

(1) 作出下一状态卡诺图，并写出触发器的状态转移方程

$Q_2^n Q_1^n$	00	01	11	10
Q_0^n				
0	ϕ	1	0	ϕ
1	0	1	ϕ	0

Q_2^{n+1}

$Q_2^n Q_1^n$	00	01	11	10
Q_0^n				
0	ϕ	0	0	ϕ
1	1	1	ϕ	1

Q_1^{n+1}

$Q_2^n Q_1^n$	00	01	11	10
Q_0^n				
0	ϕ	1	1	ϕ
1	0	0	ϕ	1

Q_0^{n+1}

(3 分)

$$\begin{cases} Q_2^{n+1} = \overline{Q_2^n} Q_1^n \\ Q_1^{n+1} = \overline{Q_1^n} + Q_1^n Q_0^n \\ Q_0^{n+1} = \overline{Q_0^n} + Q_2^n Q_0^n \end{cases}$$

(2 分)

(2) 触发器的激励方程


$$\begin{cases} J_2 = Q_1^n & K_2 = 1 \\ J_1 = 1 & K_1 = \overline{Q_0^n} \\ J_0 = 1 & K_0 = \overline{Q_2^n} \end{cases}$$

(2 分)

(3) 检查自启动

000 $\rightarrow$ 011 111 $\rightarrow$ 011 100 $\rightarrow$ 011 (3 分)

(4) 画出状态图



(2 分)

2. 设计一个同步时序电路，当输入序列中出现 110 时输出为 1，请补齐状态图和状态表（分别在图 3-2 和表 3-1 上完成）。（10 分）

输入 X: 011011100110

输出 Z: 000100010001




表 3-1 状态转移表

$S^n \backslash X$	0	1
A	A/0	B/0
B	A/0	C/0
C	A/1	C/0

S^{n+1}/Z

图 3-2

每条转移线各一分（2 分），每个标注和状态各 1 分（8 分）

3. 化简表 3-2 所示的始状态表为最简状态表（10 分）

表 3-2

$S^n \backslash X$	0	1
A	A/0	B/0
B	C/0	A/1
C	B/0	D/1
D	D/0	C/0
E	E/0	B/0

S^{n+1}/Z

北京邮电大学 2010 - 2011 学年第二学期

《数字电路与逻辑设计》A 卷试题答案

考试 注意 事项	一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。									
	二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。									
考试 课程	三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。									
	四、学生必须将答题内容做在试卷上，草稿纸上一律无效。地方不够时做在背面，并在前面标明。									
考试 课程	数字电路与逻辑设计					考试时间	2011 年 5 月 22 日			
题号	一	二	三			四				总分
满分	30	10	8	8	10	10	6	8	6	4
得分										
阅卷 教师										

一、选择题 (30 分)

请先在本试卷上答题；每道题选出一个最合适的答案，然后将全部答案（只写英文字母）汇总到下面的表格中。

题号	1	2	3	4	5	6	7	8
答案	C	B	D	A	B	A	D	C
题号	9	10	11	12	13	14	15	
答案	B	D	A	C	A	D	C	

- 补码(1 1111000)所表示的十进制数是 _____。
A. +7 B. -7 C. -8 D. -6
- 一个译码器有 100 个输出端，则其地址输入端至少有 _____ 个。
A. 6 B. 7 C. 8 D. 10

3. 要使 JK 触发器在时钟作用下的次态与现态相反，JK 端的取值应为 _____。

- A. JK=00 B. JK=01 C. JK=10 D. JK=11

4. 若某 M 序列发生器由 7 位 D 触发器构成，反馈函数为 $Q_0 \oplus Q_6$ ，则这种发生器所产生的序列的长度为 _____。

- A. 127 B. 128 C. 255 D. 256

5. 一个 4 位扭环移位寄存器，初始状态为 0000，经过 4 个移位脉冲后，寄存器的内容为 _____。

- A. 0000 B. 1111 C. 0111 D. 1110

6. T 触发器的特征方程为 $Q^{n+1} = TQ^n + \bar{T}\bar{Q}^n$ ，将 D 触发器转换为 T 触发器，图 1.1 所示电路中的虚线框内应是 _____。

- A. 同或门 B. 异或门 C. 与非门 D. 或非门




图 1.1




图 1.2

7. 在图 1.2 所示的电路中，当 $EN = 1$ 时，电路的逻辑功能为 _____。

- A. $F = A + B$ B. $F = A + \bar{B}$ C. $F = \bar{A}$ D. $F = 0$

8. 若用 $8K \times 8$ 位的 SRAM 芯片 MCM6264 组成 $64K \times 16$ 位的存储器系统，共需 _____ 片芯片。

- A. 4 B. 8 C. 16 D. 32

9. EPROM 是指 _____。

- A. 随机读写存储器 B. 可擦除可编程的只读存储器
C. 可编程的只读存储器 D. 只读存储器

10. 在由或非门组成的基本 RS 触发器中，所谓“不允许输入”是发生在 RS 上加入信号 _____。

- A. RS=00 B. RS=01 C. RS=10 D. RS=11

11. 由 K 个 D 触发器构成的环形计数器，其有效的计数状态共有 _____ 个。

- A. K B. 2K C. 3K D. 4K

12. 用以下 _____ 计数器构成模 8 计数器时，实现脉冲分配器的译码电路最简单。

- A. 同步 B. 异步 C. 环形 D. 扭环

13. 在进行异步时序电路的分析时，由于各个触发器的时钟信号不同，需

把时钟信号引入触发器的特征方程,对于 D 触发器,正确的是_____。

$$\text{A. } Q^{n+1} = D \cdot CP + Q^n \cdot \overline{CP}; \quad \text{B. } Q^{n+1} = D \cdot CP;$$

C. $Q^{n+1} = D + \mathbb{C}P$; D. $Q^{n+1} = D$

14. 在异步时序电路设计中,首先要根据状态转移表确定各级触发器的时钟信号;然后修改状态转移表,若在某次状态转移中触发器无有效时钟,其下一状态可以修改为_____。

A. 0 B. 0 C. 1 D. 任意项

15. 实现全加器,在下列四种方案中,只采用 方案将无法实现。

A. 逻辑门电路 B. 74LS138 和与非门
C. 触发器 D. ROM

二、填空题 (共 10 分)

1. 状态编码中, 在确定初始状态后, 可以根据下列状态分配原则进行状态分配, 它们是 行相邻 原则、列相邻 原则和 输出相邻 原则。

2. 主从 JK 触发器, 假设时钟信号上升沿到来之前的状态为 Q , 在 $CP=1$ 期间, 输入 JK 信号出现了使 Q 变 $\bar{Q}$ 的组合, 则在 CP 的下降沿触发器的状态为 $\bar{Q}$ 。

3. 写出图 2.1 所示电路的函数式 $F = AC + \overline{BC} \overline{D}$ ，消除逻辑冒险后的函数式为 $F = AC + \overline{BC} \overline{D} + ABD$ 。




图 2.1

4. 模数转换器是将模拟量转换为数字量的器件，模数转换要经过采样、保持、量化、编码等四个步骤。

5. 由 3 位 D 触发器组成的移存型序列信号发生器, 若反馈函数为 $D_0 = Q_0 \oplus Q_2$, 则产生的序列为 1110100。

三、分析题 (共 26 分)

1. 分析图 3.1 所示的同步计数器。(10 分)




图 3.1


(1) 写出各触发器的状态方程。(3分)

$$Q_2^{n+1} = \overline{Q_0^n Q_2^n} + \overline{Q_1^n Q_2^n}$$

$$Q_1^{n+1} = \overline{Q_1^n} + Q_2^n$$

$$Q_0^{n+1} = \overline{Q_0^n} + Q_1^n$$

(2) 做出状态转移图 (3分)



(3) 说明该电路为几进制计数器, 能否自启动 (2 分)
五进制, 可自启动。

2. 图 3.2 是由 4 位二进制可逆计数器 74LS169 和数据选择器 74LS151 构成的序列信号发生器, 表 3-1 为 74LS169 的功能表 ($\overline{\text{RCO}}$ 为进位/借位输出端)。(8 分)

表 3-1 74LS169 的功能表

$\overline{\text{ENP}} + \overline{\text{ENT}}$	U/D	$\overline{\text{LOAD}}$	CLK	$Q_D Q_C Q_B Q_A$
1	ϕ	1	ϕ	保持原状态
0	ϕ	0	$\uparrow$	预置
0	1	1	$\uparrow$	加计数
0	0	1	$\uparrow$	减计数




图 3.2

(1) 分析图中 74LS169 构成的计数器的计数周期。(4 分)

从 2 开始计数，到 6 预置，同步预置

$M=5$ ，计数循环：2、3、4、5、6

(2) 写出数据选择器 Y 端输出的序列。(4 分)

01011

3. 图 3.3 是用 74LS160 构成的计数器，74LS160 的功能表 3-2 所示，当计数到状态 1001 时，C 端输出宽度为一个时钟周期的正脉冲。(10 分)

表 3-2 74LS160 的功能表

CP	$\overline{R_D}$	$\overline{\text{LOAD}}$	ENP	ENT	工作状态
ϕ	0	ϕ	ϕ	ϕ	置零
$\uparrow$	1	0	ϕ	ϕ	预置数
ϕ	1	1	0	ϕ	保持
ϕ	1	1	ϕ	0	保持(但C=0)
$\uparrow$	1	1	1	1	记数




图 3.3

(1) 与非门 G_2 和 G_3 构成 RS 触发器，说明当计数器从 0 开始计数到何值时 $\overline{Q}$ 端输出低电平，低电平持续多长时间？(2 分)

计数到 29 时，持续时间约等于时钟高电平的时间。

(2) 说明该计数器的模值。(3 分)

$M=29$

(3) 在不增加逻辑门的情况下，若要实现模值 $M=45$ 的计数器，该如何修改？(2 分)

1# 从 Q3 改接 Q2；2# 从 Q1 改接 Q2

(4) 说明 RS 触发器的作用。(3 分)

使计数器可靠复位。

四、设计题 (共 34 分)

1. 用 JK 触发器设计一个可自启动的五进制计数器，状态转移关系如表 4-1 所示，要求给出详细的设计过程，求出各触发器的激励函数，不用画电路图。(10 分)

表 4-1

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	1	0	1	0
0	1	0	1	0	1
1	0	1	1	1	0
1	1	0	0	1	1
0	1	1	0	0	1

(1) 求各触发器的下一状态方程

$$Q_2^{n+1}$$

$Q_2^n \backslash Q_1^n$	00	01	11	10
0	ϕ	1	ϕ	ϕ
1	ϕ	ϕ	1	1

$$Q_1^{n+1}$$

$Q_2^n \backslash Q_1^n$	00	01	11	10
0	ϕ	ϕ	1	ϕ
1	1	ϕ	ϕ	1

$$Q_0^{n+1}$$


$Q_2^n \backslash Q_1^n$	00	01	11	10
0	ϕ	1	1	ϕ
1	ϕ	1	ϕ	ϕ

$$\begin{cases} Q_2^{n+1} = \overline{Q_0^n} \cdot \overline{Q_2^n} + Q_1^n Q_2^n \\ Q_1^{n+1} = 1 \cdot \overline{Q_1^n} + Q_2^n Q_1^n \\ Q_0^{n+1} = 1 \cdot \overline{Q_0^n} + Q_1^n Q_0^n \end{cases}$$

(2) 求出各触发器的激励方程

$$\begin{aligned} J_2 &= \overline{Q_0^n}, & K_2 &= Q_1^n \\ J_1 &= 1, & K_1 &= \overline{Q_2^n} \\ J_0 &= 1, & K_0 &= \overline{Q_1^n} \end{aligned}$$

(3) 作出设计结果状态图, 检查自启动



2. 74LS561 为四位二进制同步计数器。功能表如表 4-1 所示 (Q_D 为高位输出)。其中 $\overline{OC}$ 为输出高阻控制端, $\overline{RCO}$ 为与时钟同步的进位输出,

进入 1111 状态后由 $\overline{RCO}$ 端输出负脉冲。(6 分)


- (1) 在图 4.1 上采用同步预置法实现模 8 计数器, 不能使用任何逻辑门。
- (2) 在图 4.2 上采用异步复位法实现模 8 计数器, 可以使用与非门。
在对应的图上画出连接线, 标出控制端的电平。

表 4-2 74LS561 功能表

$\overline{OC}$	$\overline{SLOAD}$	$\overline{ALOAD}$	$\overline{SCLR}$	$\overline{ACLR}$	CP	D C B A	$Q_D Q_C Q_B Q_A$
1	X	X	X	X	X	XXXX	高阻
0	0	1	1	1	$\uparrow$	d c b a	d c b a
0	X	0	1	1	X	d c b a	d c b a
0	X	X	0	1	$\uparrow$	XXXX	0 0 0 0
0	X	X	X	0	X	XXXX	0 0 0 0
0	1	1	1	1	$\uparrow$	XXXX	加法计数


同步预置

异步复位



同步预置

图 4.1



异步复位

图 4.2

3. 设计一个同步时序电路, 输入序列中出现连续三个或三个以上 1 时输出为 1, 请补齐状态图和状态表 (分别在图 4.3 和表 4.3 上完成)。(8 分)

输入 X: 0110111101110

输出 Z: 0000001100010




图 4.3

4. 化简表 4-4 所示的始状态表为最简状态表 (6 分)

表 4-4

S^n	S^{n+1}		Z	
	$X=0$	$X=1$	$X=0$	$X=1$
A	A	B	0	0
B	C	A	0	1
C	B	D	0	1
D	D	C	0	0

(1) 隐含表:

B	X	
C	X	AD
D	BC	X X
	A	B C

(2) 最大等价类集合: {AD, BC}

(3) 简化后的状态表:

令 $A=\{AD\}$, $b=\{BC\}$

S^n	S^{n+1}		Z	
	$X=0$	$X=1$	$X=0$	$X=1$
a	a	b	0	0
b	b	a	0	1

表 4-3 状态转移表

$S^n \backslash X$	0	1
A	A/0	B/0
B	A/0	C/0
C	A/0	D/1
D	A/0	D/1

S^{n+1}/Z

5. 四位权电阻网络 DAC 原理图如图 4.4 所示, 其中 A 为集成运放, $d_3d_2d_1d_0$ 为输入的 4 位二进制数, 当 $d_i=1$ 时模拟开关 S_i 拨向左边, 与参考电压 V_{REF} 相连, 试推导输出 v_o 的表达式。(4 分)




图 4.4

答案:

$$\begin{aligned}
 i_{\Sigma} &= i_F \\
 &= I_3d_3 + I_2d_2 + I_1d_1 + I_0d_0 \\
 &= \frac{V_{REF}}{R}d_3 + \frac{V_{REF}}{2R}d_2 + \frac{V_{REF}}{4R}d_1 + \frac{V_{REF}}{8R}d_0 \\
 &= \frac{V_{REF}}{2^3R}(d_3 \times 2^3 + d_2 \times 2^2 + d_1 \times 2^1 + d_0 \times 2^0) \\
 v_o &= -i_{\Sigma}R_F \\
 &= -\frac{V_{REF}R_F}{2^3R}(d_3 \times 2^3 + d_2 \times 2^2 + d_1 \times 2^1 + d_0 \times 2^0)
 \end{aligned}$$

北京邮电大学 2009 - 2010 学年第二学期

《数字电路与逻辑设计》考试试题 (A 卷)

考 试 注 意 事 项	一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。									
	二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。									
	三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。									
	四、学生必须将答题内容做在试卷上，草稿纸上一律无效。地方不够时做在背面，并在前面标明。									
	考试课程	数字电路与逻辑设计								
	考试时间	2010 年 5 月 30 日								
题号	一	二	三	四	五	六	七	八	九	总分
满分	14	16	6	9	12	12	11	10	10	100
得分										
阅卷教师										

一、选择题 (每题 2 分，共 14 分)

请先在本试卷上答题之后，将全部答案 (选择题只写英文字母) 汇总到本题末尾的表格中。

- 连续异或 2 0 1 0 个 1 的结果是_____。
A. 0 B. 1 C. 不唯一 D. 如此运算逻辑概念错误
- 八路数据分配器，其地址输入 (选择控制) 端有_____个。
A. 1 B. 2 C. 3 D. 4 E. 8
- 三极管的饱和深度主要影响其开关参数中的_____。
A. 延迟时间 t_d B. 上升时间 t_r C. 存储时间 t_s D. 下降时间 t_f
- 用或非门组成的基本 RS 触发器其不允许的输入组合是发生在 R、S 上加入信号_____。
A. R=0, S=0 B. R=0, S=1 C. R=1, S=0 D. R=1, S=1
- 有 K 个 D 触发器构成的扭环计数器，其有效的计数状态共

有_____个。

- A. K B. 2K C. 3K D. 4K

6) 若用 $8K \times 8$ 位的 SRAM 芯片 MCM6264 组成 $64K \times 16$ 位的存储器系统，共需_____片芯片。

- A. 4 B. 8 C. 16 D. 32

7) EPROM 是指_____。

- A. 随机读写存储器 B. 只读存储器
C. 可编程的只读存储器 D. 可擦可编程的只读存储器

答案汇总:

1)		2)		3)		4)	
5)		6)		7)			

二、填空题 (每空 1 分，共 16 分)

1) 将二进制数 101101 转换成 8421BCD 码，结果是_____。

2) 设 F 为变量 A 和 B 的逻辑函数， F' 为 F 的对偶函数，满足方程 $AF' = AB$ 的函数 F 的解有四个，它们是 $F =$ _____； $F =$ _____； $F =$ _____； $F =$ _____。

3) 三态门输出的三种状态是_____、_____和_____。

4) 图 2.1 中的 CMOS 主从触发器是_____沿触发的_____触发器。




图 2.1 CMOS 主从触发器

5) 有一个维持阻塞 D 触发器，当时钟脉冲上升沿到来时，为了

保证可靠地接收数据 D，要求 D 必须比上升沿提前一段时间建立，这个时间称为_____；时钟上升沿到来后，仍需 D 信号维持一段时间，这个时间称为_____。

6) 包含时钟 CP 的 JK 触发器特征方程是：_____。

7) 一个 8 位 D/A 转换器的最小输出电压 $V_{LSB}=0.02V$ ，当输入代码为 01001101 时，输出电压为_____V。

8) 将模拟信号转换为数字信号应采用_____转换器。

三、函数简化 (6 分)

逻辑函数为： $F = B\bar{C}D + \bar{A}BC\bar{D} + AB\cdot\bar{C}D + \bar{A}BC$ 。已知该函数的约束条件为 $CD=0$ ，请将逻辑函数及约束条件填入图 3.1，利用卡诺图进行简化并写出最简与或表达式。

AB \ CD	00	01	11	10
00				
01				
11				
10				

图 3.1

四、CMOS 电路逻辑功能分析 (9 分)

CMOS 逻辑器件内部电路如图 4.1 所示，输入端为 A、B、C、D，分别写出 M、N、F 点与输入之间的逻辑关系。




图 4.1

五、中规模组合逻辑电路设计 (12 分)

74LS155 为双一线至四线数据分配器。1D 和 2D 为数据输入端， A_1A_0 为公用地址输入端，1ST 及 $\overline{2ST}$ 为使能端。74LS138 为

三线至八线译码器。74LS155 和 74LS138 的功能表如表 5.1 和表 5.2 所示。请完成以下工作：

1. 在 74LS155 简化符号图（图 5.1）上将其构成三线至八线译码器（画出连接线，标明地址、输入电平及对应地址从 000—111 时输出的顺序 $Y_0—Y_7$ 。不使用外加门）。
2. 在图 5.2 上将 74LS155 构成三线至八线译码器后并与 74LS138 一起构成四线至十六线译码器（注意最高地址位的扩展方法。不使用外加门）。
3. 在已经扩展完成的四线至十六线译码器基础上附加最少数量的门电路实现函数：

$$F(A_3, A_2, A_1, A_0) = \sum_m(2, 4, 6, 8, 10)$$

表 5.1 74LS155 数据分配器功能表

输入			输出			
1ST	A_1	A_0	$1f_0$	$1f_1$	$1f_2$	$1f_3$
0	Φ	Φ	1	1	1	1
1	0	0	1D	1	1	1
1	0	1	1	1D	1	1
1	1	0	1	1	1D	1
1	1	1	1	1	1	1D

输入			输出			
$\overline{2ST}$	A_1	A_0	$2f_0$	$2f_1$	$2f_2$	$2f_3$
1	Φ	Φ	1	1	1	1
0	0	0	2D	1	1	1
0	0	1	1	2D	1	1
0	1	0	1	1	2D	1
0	1	1	1	1	1	2D

表 5.2 三线——八线译码器功能表

输入					输出							
S_A	$\overline{S_B} + \overline{S_C}$	A_2	A_1	A_0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
0	Φ	Φ	Φ	Φ	1	1	1	1	1	1	1	1
Φ	1	Φ	Φ	Φ	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0




图 5.1




图 5.2

六、时序逻辑电路分析（12分）

假设电路中触发器的初始状态为0，数据选择器74LS151的功能表如表6.1所示。

- 1, 图6.1中触发器构成的计数器是同步还是异步计数器？
- 2, 图6.1中计数器的计数模值是多少？画出计数器部分的状态转移图（ Q_2 为高位）。
- 3, 根据图6.1所示的电路（注意其地址端的接法），画出电路在图6.2所示输入信号D及时钟的作用下，电路输出端F的波形图（在图6.2中直接画出）。

表6.1 74LS151的功能表

使能输入	选择地址输入			数据输入	输出	
$\overline{ST}$	A_2	A_1	A_0	$D_7 \sim D_0$	Y	$\overline{W}$
1	Φ	Φ	Φ	Φ	0	1
0	0	0	0	$D_7 \sim D_0$	D_0	$\overline{D_0}$
0	0	0	1	$D_7 \sim D_0$	D_1	$\overline{D_1}$
0	0	1	0	$D_7 \sim D_0$	D_2	$\overline{D_2}$
0	0	1	1	$D_7 \sim D_0$	D_3	$\overline{D_3}$
0	1	0	0	$D_7 \sim D_0$	D_4	$\overline{D_4}$
0	1	0	1	$D_7 \sim D_0$	D_5	$\overline{D_5}$
0	1	1	0	$D_7 \sim D_0$	D_6	$\overline{D_6}$
0	1	1	1	$D_7 \sim D_0$	D_7	$\overline{D_7}$




图6.1 时序电路




图6.2 信号波形

七、(11 分) 序列信号发生器设计

使用上升沿触发的 D 触发器和门电路(使用与门)设计一个移存型序列信号发生器, 产生序列信号 10100, 10100, ……。

1. 确定应使用几个触发器;
2. 画出反馈函数的真值表;
3. 画出逻辑图。

八、(10 分) 状态化简

化简表 8-1 的原始状态表为最简状态表(给出必要的简化过程)。

表 8-1

现状态	下一状态/输出		
	X=00	X=01	X=10
A	A/0	B/1	E/1
B	B/0	A/1	F/1
C	A/1	D/0	E/0
D	F/0	C/1	A/0
E	A/0	D/1	E/1
F	B/0	D/1	F/1

九、(10 分) 100 进制计数器设计

1, 分别使用图 9.1 所示 4 位二进制加法计数器 74LS163 和与非门先构成 2 个余三码十进制加法计数器。

2, 再将两个余三码十进制加法计数器利用同步级联方式构成一个 100 进制计数器。

(要求在图上画出连接线和所需的与非门电路, 标出使计数器正常工作时加在 74LS163 上有关信号的逻辑电平、预置值以及表示余 3 码十进制数的个位、十位所对应的芯片)

表 9.1 74LS163 的功能表

CP	$\overline{\text{CLR}}$	$\overline{\text{LOAD}}$	ENP	ENT	工作状态
↑	0	φ	φ	φ	清零
↑	1	0	φ	φ	预置数
φ	1	1	0	φ	保持
φ	1	1	φ	0	保持
↑	1	1	1	1	计数




图 9.1

北京邮电大学 2008 - 2009 学年第二学期

《数字电路与逻辑设计》试题答案 (B 卷)

考 试 注 意 事 项	一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。								
	二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。								
	三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。								
	四、学生必须将答题内容做在试卷上，草稿纸上一律无效。地方不够时做在背面，并在前面标明。								
考 试 课 程	数字电路与逻辑设计			考试时间		2009 年 5 月 16 日			
题 号		二	三	四	五	六	七	八	总分
满 分	30	10	6	8	12	10	12	12	100
得 分									
阅 卷 教 师									

一. 填空、选择题 (30 分, 每空 2 分)

(1), 基本 RS 触发器的特征方程是 $Q^{n+1} = S + \bar{R}Q^n$, 约束

条件为 $R \cdot S = 0$, 或 $\bar{R} + \bar{S} = 1$ 。

(2), 一个 4 位扭环形计数器, 设初态 $Q_3Q_2Q_1Q_0 = 0001$, 则经过 4 个脉冲后, 输出 $Q_3Q_2Q_1Q_0 = 1110$ 。

(3), 对于 N 位环形计数器, 其不使用的状态为: $2^N - N$ 个。

(4), 若 M 序列发生器的反馈函数为 $Q_6 \oplus Q_1$, (其中 $M=7$, 触发器反馈输入端为 Q_6), 产生的序列为 1110010。

(5), 在对时序电路状态编码时, 应优先考虑 行 相邻,

其次为 列 相邻, 最后是 输出 相邻。

(6), ROM 的 或 阵列可编程, 与 阵列固定。

(7), 如果 ROM 的地址线为 8 条, 字长为 8 位, 则其存储容量为: 256X8。

(8), 若采用偶校验方式, 信息码为 1100101 时的监督码元 (校验码) 应为 0。

(9), 函数 $F(A,B) = A \oplus B \oplus 1$, 其最小项之和形式为 $AB + \bar{A} \cdot \bar{B}$ 。

(10), 函数 $F = (A+B+\bar{C})(\bar{A}+D)(C+D)(B+D)$ 的最简或与式为: A。

A. $F = (A+B+\bar{C})(\bar{A}+D)(C+D)$

B. $F = (A+B+\bar{C})(\bar{A}+D)$

C. $F = ABC + \bar{A}D + CD$

D. $F = ABC + \bar{A}CD + BCD$

(11), 在进行异步时序电路的分析时, 由于各个触发器的时钟信号不同, 因此应该把时钟信号引入触发器的特征方程, 对于 D 触发器, 正确的是: A。

A. $Q^{n+1} = D \cdot CP + Q^n \cdot \bar{CP}$; B. $Q^{n+1} = D \cdot CP$;

C. $Q^{n+1} = D + CP$; D. $Q^{n+1} = D$

二. 判断题: 正确用 $\checkmark$, 错用 X (10 分, 每空 1 分)

(1) 仅由逻辑门构成的电路一定是组合逻辑电路。 (X)

(2) 输入按循环码变化的函数发生器不会产生逻辑冒险。

($\checkmark$)

- (3) 为了增加驱动能力, 相同输入时的相同逻辑门输出可以互连在一起使用。(☒)
- (4) OC 门的输出相互连接并接上拉电阻后, 实现“线与”功能。(☒)
- (5) 米里 (Mealy) 型时序逻辑电路的输出取决于输入信号和触发器的状态。(☒)
- (6) 4 个触发器不一定能够构成长度为 8 的移位型序列信号发生器。(☒)
- (7) 同步与异步时序逻辑电路的主要区别是, 同步电路使用统一的时钟信号。(☒)
- (8) 异步计数器与同步计数器比较, 异步计数器的主要优点之一是工作速度高。(☒)
- (9) 用环形计数器构成脉冲分配器时, 译码电路最简单。(☒)
- (10) TTL 门输出最大拉电流能力是指输出低电平时流入输出端的最大允许电流。(☒)

三、逻辑器件分析 (6 分)

某半导体逻辑器件的内部电路如图 3-1。已知 PN 结的正向压降为 0.7V, 晶体管的正向放大系数 $\beta_F = 100$, 反向放大系数 $\beta_R \approx 0$, $V_{CC} = 5V$, 其他参数按理想器件考虑。

1. 写出 F 与 A、B 之间的逻辑关系。(2 分)
2. 计算在 A、B 并联作为输入时, 输入电压为 3V 时的输入总电流 I_{II} (定义电流正方向流入器件)。(2 分)
3. 计算在 A、B 并联作为输入时, 输入电压为 0V 时的输入总电

流 I_{II} (定义电流正方向流入器件)。(2 分)




图 3-1

答案: (1) $F = A + B$ (2 分)

(2) $I_{II} = 0mA$ (2 分)

(3) $I_{II} = -2mA$ (2 分)

四、组合电路分析、设计 (8 分)

逻辑电路见图 4-1, 输入变量为 A、B、C、D, 输出端为 F。要求:

- (1) 根据逻辑图写出输出 F 的表达式。(4 分)
- (2) 简化该电路, 写出最简表达式。(2 分)
- (3) 用最少逻辑门 (不限种类, 允许有反变量输入) 实现上述逻辑函数, 画出逻辑图。(2 分)




图 4-1

答案:


(1)、(4 分) 写出表达式即可)

$$F = \overline{AD \cdot BD \cdot BD \cdot BC \cdot D}$$

(2) (2分, 简化后形式可为如下两种)

$$\begin{aligned} F &= \overline{AD \cdot BD \cdot BD \cdot BC \cdot D} = (\overline{A+D})(\overline{B+D}) + (\overline{B+D})(\overline{B+C}) + D \\ &= \overline{B+D} \\ &= \overline{BD} \end{aligned}$$

(3) (2分)



五. 同步时序电路设计 (12分)


用 JK 下降沿触发器构成能够自启动的 5 进制同步计数器, 已知状态转移过程的编码为: 110 → 011 → 100 → 001 → 101 → 110。

- (1) 写出该触发器的状态方程 (3分)、激励方程 (3分)
- (2) 画出该计数器的状态转移图 (3分) 和逻辑图 (3分) (触发器输入可提供多输入相与功能, 若需要外接逻辑门时, 使用与非门)。


答案:

$$\text{状态方程: } \begin{cases} Q_2^{n+1} = \overline{Q_2^n} + Q_0^n \cdot Q_1^n \\ Q_1^{n+1} = \overline{Q_0^n} \cdot Q_2^n \cdot \overline{Q_1^n} + Q_1^n \cdot Q_2^n \\ Q_0^{n+1} = \overline{Q_0^n} + \overline{Q_2^n} \cdot \overline{Q_1^n} \cdot Q_0^n \end{cases} \quad (3 \text{ 分, 有错酌情扣分})$$

$$\text{激励方程: } \begin{cases} J_2 = 1; & K_2 = \overline{Q_0^n} \\ J_1 = Q_0^n \cdot Q_2^n; & K_1 = \overline{Q_2^n} \\ J_0 = 1; & K_0 = \overline{Q_2^n} \cdot \overline{Q_1^n} \end{cases} \quad (3 \text{ 分, 有错酌情扣分})$$



(3分, 有错酌情扣分)



(3分, 有错酌情扣分)

六. 中规模时序电路分析设计 (10分)

74LS169 是 4 位二进制可逆计数器, 功能表见表 6-1 所示。

74LS169 的进位和借位输出为 $\overline{RCO}$, 当加计数状态为 1111 时,

或减计数达到 0000 状态, $\overline{RCO}$ 端输出宽度为一个时钟周期的负

脉冲。图 6-1 为 74LS169 构成的计数器。问:

1. 说明该计数器为几进制计数器?
2. 如果要求计数器的模值 $M=116$, 预置值该如何设置?

表 6-1 74LS169 的功能表

$\overline{ENP} + \overline{ENT}$	$U/\overline{D}$	$\overline{LOAD}$	CLK	$Q_D Q_C Q_B Q_A$
1	ϕ	1	ϕ	保持原状态
0	ϕ	0	$\uparrow$	预置
0	1	1	$\uparrow$	加计数




图 6-1

答案:


- (1) 101 (6分, 答案错, 但中间分析正确酌情给分)
- (2) 片1 (DCBA) 为 1100, 片2 (DCBA) 为 1000
(两个前置值各2分, 部分有错, 酌情扣分)

七. 状态机及状态简化 (12分)

(1), (6分) 设计一个时序电路, 比较两个串行输入信号 X_1 和 X_2 , 当连续两次或两此以上输入信号 X_1 和 X_2 不一致时, 输出信号是 $Z=1$, 其余情况输出 $Z=0$ 。画出其原始状态图。

答案: 设 A 状态为初始状态, B 状态为检测到第一个 01 或 10 并记忆。

原始状态图:



(6分, 若非如图的最简形式, 但答案正确, 不扣分。例如在 A 状态下, 将 01, 10 输入分别设置下一状态等)

(2), (6分) 对原始状态表 (表 7-1) 进行简化

表 7-1 原始状态表

S^n	S^{n-1}		Z	
	X=0	X=1	X=0	X=1
A	A	B	0	0
B	C	A	0	1
C	B	D	0	1
D	D	C	0	0

答案:

做隐含表:

B	X	
C	X	AD BC
D	AD BC	X
A	B	C

AD 及 BC 可合并。简化后的状态表为:

S^n	S^{n-1}		Z	
	X=0	X=1	X=0	X=1
A	A	B	0	0
B	B	A	0	1

(6分, 隐含表, 3分, 有错酌情扣分。简化后的状态表, 3分,)

八. 综合电路分析 (12分)

由四位二进制计数器 74LS163 (功能表见表 8-1)、二-四线译码器 74LS139 (功能表见表 8-2)、三态传输门 74LS125 组成的序列信号发生器如图 8-1 所示, 分析该电路

(1) 计数器的模 $M=?$ (4分)

(2) 画出所使用状态的状态转移图。(4分)

(3) 写出由输出端 F 输出的序列信号 (设计数器的初始状态为 0110)。(4分)

表 8-1 74LS163 功能表

P-T	$\overline{LD}$	CP	$\overline{RD}$	D	C	B	A	Q_D	Q_C	Q_B	Q_A
0	0	0	0	0	0	0	0	0	0	0	0
0	0	↑	1	d	c	b	a	d	c	b	a
1	1	↑	1	0	0	0	0	四位二进制加计数			

0	1	$\emptyset$	1	$\emptyset$	$\emptyset$	$\emptyset$	$\emptyset$	保持原状态
---	---	-------------	---	-------------	-------------	-------------	-------------	-------

表 8-2 74LS139 功能表

输入端			输出端			
$\overline{G}$	B	A	$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$
1	$\emptyset$	$\emptyset$	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0





图 8-1

答案:

(1) $M=6$ (4 分, 答错错, 但由中间分析过程, 酌情给分)

(2) (4 分, 部分状态正确, 酌情给分)



(3) 101111, 101111, (4 分, 部分序列正确, 酌情给分)

北京邮电大学 2006—2007 学年第二学期

《数字电路与逻辑设计》考试试题

考 试 注 意 事 项	一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。								
	二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。								
	三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。								
	四、学生必须将答题内容做在试卷上，草稿纸上一律无效。地方不够时做在背面，并在前面标明。								
考 试 课 程	数字电路与逻辑设计				考试时间		2007 年 6 月 3 日		
题 号	一	二	三	四	五	六	七	八	总分
满 分	10	20	10	15	15	10	10	10	100
得 分									
阅 卷 教 师									

一. 判断题: (10 分) (在本题下方的表格中对应题号填入√或×)

1. 电路的输出仅取决于电路当前的输入，该电路为组合逻辑电路。
2. 由与、或、非门电路构成的逻辑电路一定是组合逻辑电路。
3. TTL 与非逻辑门的某输入端悬空时，可认为输入是逻辑“1”。
4. 若让 TTL 电路的某输入端接低电平，可直接接地或通过任意阻值的电阻接地，
5. OC 门的输出相互连接并接上拉电阻后，实现“线或”功能。
6. 米里 (Mealy) 型时序逻辑电路的输出取决于输入信号和触发器的状态。
7. 4 个触发器不一定能够构成长度为 11 的移位型序列信号发生器。
8. 状态简化中，若 S_1 、 S_2 两状态的输出不同，则 S_1 、 S_2 两状

态肯定不等价。

9. 实现模值为 11 的计数器至少需要 4 个触发器。

10. TTL 门输出最大拉电流能力是指输出低电平时流入输出端的最大允许电流。

1	2	3	4	5	6	7	8	9	10
√	×	√	×	×	√	√	√	√	×

二. 选择填空题 (20 分, 每空 2 分) (将正确答案填入本题下方的表格中, 可能为多选题。)

1. 若输入 AB 均为 1 时，输出 $F=0$ ，否则输出 $F=1$ ，输入和输出之间的逻辑关系为: (C)。

(A) 异或 (B) 同或 (C) 与非 (D) 或非

2. 在图 2-1 的 TTL 门电路中，输出为高电平的有 (D)




图 2-1

3. JK 触发器在时钟脉冲的作用下，如果要使 $Q^{n+1} = \overline{Q^n}$ ，则输入信号 JK 应为 ACD。

A, $J = K = 1$ B, $J = Q^n$, $K = \overline{Q^n}$

C, $J = \overline{Q^n}$, $K = Q^n$ D, $J = \overline{Q^n}$, $K = 1$

4. 函数 $F = (A + B + \overline{C})(\overline{A} + D)(C + D)(B + D)$ 的最简或与式为: (A)

(A) $F = (A + B + \overline{C})(\overline{A} + D)(C + D)$ (B) $F = (A + B + \overline{C})(\overline{A} + D)$

(C) $F = ABC + \overline{AD} + CD$

(D) $F = ABC + \overline{ACD} + BCD$

5. 已知某 TTL 门电路的输出端最大灌电流负载能力为 4mA, 最大拉电流负载能力为 2mA。其输入端低电平的输入最大电流为 -1mA(流出输入端), 输入端高电平时的输入最大电流为 0.1mA(流入输入端), 该门电路的扇出系数为: (B)

(A) 40 (B) 4 (C) 20 (D) 2

6. 十进制数 58 对应的等值二进制数是 B

(A) $(101011)_2$ (B) $(111010)_2$ (C) $(110011)_2$ (D) $(100010)_2$

7. 用以下 C 电路构成模 8 计数器时, 实现脉冲分配器的译码电路最简单?

(A) 同步计数器 (B) 异步计数器 (C) 环形计数器 (D) 扭环形计数器

8. 逻辑函数

$$F = (A + B + C)(A + B + \overline{C})(A + \overline{B} + C)(A + \overline{B} + \overline{C})(\overline{A} + B + C) =$$

(B、D)。

(A) $\prod_M(1,2,3,4)$ (B) $\sum_m(5,6,7)$ (C) $\sum_m(1,2,3,4)$ (D) $A(B+C)$

9. 逻辑函数为 $F(A,B,C,D) = \sum(1,3,4,5,6,8,9,12,14)$, 判断当输入变量 ABCD 分别从: (1) 0110 → 1100, (2) 0111 → 0010 变化时

是否存在功能冒险。

(A) . 不存在, 存在 (B) . 存在, 存在

(C) . 存在, 不存在 (D) . 不存在, 不存在

10. 在进行异步时序电路的分析时, 由于各个触发器的时钟信号不同, 因此应该把时钟信号引入触发器的特征方程, 对于 D 触发器, 正确的是: (A)

A. $Q^{n+1} = D \cdot CP + Q^n \cdot \overline{CP}$;

B. $Q^{n+1} = D \cdot CP$;

C. $Q^{n+1} = D + CP$;

D. $Q^{n+1} = D$

1	2	3	4	5	6	7	8	9	10
C	D	ACD	A	B	B	C	B,D	A	A

三. 组合逻辑分析设计 (10 分)

逻辑电路见图 3-1, 输入变量为 A、B、C、D (包括反变量),

输出端为 F。要求:

(1) 根据逻辑图写出输出 F 的表达式。

(2) 采用卡诺图法简化该电路, 写出最简与或表达式。

(3) 用最少的或非门实现上述逻辑函数, 画出逻辑图。





图 3-1

(1) $F = BD + \overline{ABD} + \overline{ABD} + BC\overline{D}$ (3 分)

(2) $F = D + BC$ (4 分)

(3) (3 分)



四. 中规模组合逻辑分析及状态机设计 (15 分)

1. 中规模组合逻辑分析 (10 分)

由 3: 8 线译码器和与非门构成的函数发生器如图 4-1 所示, 译码器输出为低电平有效。写出函数 F_1 、 F_2 的最小项表达式。




图 4-1

答案：

$$F_1 = \overline{Y_1} \cdot \overline{Y_2} \cdot \overline{Y_3} \cdot \overline{Y_7} = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot \overline{C}$$

$$F_2 = \overline{Y_3} \cdot \overline{Y_5} \cdot \overline{Y_6} \cdot \overline{Y_7} = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot \overline{C}$$


每个表达式各 5 分

2. 状态机设计(5 分)

设计一个 3 位串行数据奇偶检测器，仅当输入到第三位且为奇数个 1 时，输出 Z=1。其他情况下 Z=0（代码不重叠使用）。

画出原始状态转移图（不用状态简化）。

答案：（答案如下图，给 5 分。若标注输出、输入有错误，根据错误多少扣 1-3 分）。



五. 中规模组合逻辑设计（15 分）

试用八选一数据选择器实现表 5-1 所示的逻辑功能。数据选

择器的 $A_2A_1A_0$ 为地址输入端， $D_0 \sim D_7$ 为数据输入端，要求使用 $A_2A_1A_0$ 分别接输入信号 ABC。数据选择器的输出逻辑函数式为：

$$Y = D_0(\overline{A_2} \cdot \overline{A_1} \cdot \overline{A_0}) + D_1(\overline{A_2} \cdot \overline{A_1} \cdot A_0) + D_2(\overline{A_2} \cdot A_1 \cdot \overline{A_0})$$

$$+ D_3(\overline{A_2} \cdot A_1 \cdot A_0) + D_4(A_2 \cdot \overline{A_1} \cdot \overline{A_0})$$

$$+ D_5(A_2 \cdot \overline{A_1} \cdot A_0) + D_6(A_2 \cdot A_1 \cdot \overline{A_0}) + D_7(A_2 \cdot A_1 \cdot A_0)$$

要求完成：（1）在给出的真值表中填入输出值（表 5-2）；

（2）在图 5-1 所示引脚图上标明 $D_0 \sim D_7$ 的输入信号。

表 5-1

A	B	Z
0	0	$\overline{CD}$
0	1	$\overline{C+D}$
1	0	$C \oplus D$
1	1	$\overline{C \oplus D}$





图 5-1

表 5-2

ABCD	Z
0000	
0001	
0010	
0011	
0100	
0101	
0110	
0111	
1000	
1001	
1010	
1011	
1100	
1101	
1110	
1111	

答案：

ABCD	Z
0000	1
0001	1
0010	1
0011	0
0100	1
0101	0
0110	0
0111	0
1000	0
1001	1
1010	1
1011	0
1100	1
1101	0
1110	0
1111	1



六. 同步时序电路分析 (10 分)

图 6-1 为一同步时序电路，

- (1) 作为计数器时，该电路为几进制计数器？
- (2) 作出状态转移图。
- (3) 能否自启动？
- (4) 作为序列信号发生器时，从 Q_2 输出的信号序列是什么？
(设初始状态为 000)





图 3-8

答案：

- (1) 5 进制 (3 分)
- (2) 能自启动 (2 分)
- (3) 状态转移图：(2 分)



- (4) 输出序列为：00011, 00011, (3 分)


七. 中规模时序逻辑设计 (10 分)

74LS561 为四位二进制同步加法计数器。功能表如表 7-1 所示 (Q_D 为高位输出)。其中 $\overline{OC}$ 为输出高阻控制端， $\overline{RCO}$ 为与时钟同步的进位输出，进入 1111 状态后由 $\overline{RCO}$ 端输出负脉冲。

表 7-1 74LS561 功能表

$\overline{OC}$	$\overline{SLOAD}$ $\overline{ALOAD}$	$\overline{SCLR}$ $\overline{ACLR}$	CP	D C B A	$Q_D Q_C Q_B Q_A$
1	X X	X X	X	X X X X	高阻
0	0 1	1 1	↑	d c b a	d c b a
0	X 0	1 1	X	d c b a	d c b a
0	X X	0 1	↑	X X X X	0 0 0 0
0	X X	X 0	X	X X X X	0 0 0 0
0	1 1	1 1	↑	X X X X	加法计数


请使用最少外围逻辑器件，采用同步预置法、异步复位法分别实现九进制计数器，在对应的图上画出连接线；标出控制端的电平、预置法 ($\overline{RCO}$ 作为预置控制信号) 实现时的预置值；采用复位法实现计数器时，外部器件要求使用与非门。




同步预置

异步复位

答案:



有 10 个端口需要标注或连接，每个端子正确给 0.5 分



异步复位

有 5 个端口需要标注，每个端子正确给 0.5 分，与非门连接正确给 2.5 分。

八. 序列信号发生器分析 (10 分)

图 8-1 为四位二进制可逆计数器 74LS169 和数据选择器构成的序列信号发生器，表 8-1 为 74LS169 的功能表 ($\overline{RCO}$ 为进位/借位输出)。

(1)，分析下图中 74LS169 构成的计数器的计数周期，并画出状态转移图。

(2)，写出输出端 Y 的信号输出序列。

表 8-1 74LS169 的功能表

ENP + ENT	U/D	LOAD	CLK	$Q_D Q_C Q_B Q_A$
1	ϕ	1	ϕ	保持原状态
0	ϕ	0	$\uparrow$	预置
0	1	1	$\uparrow$	加计数
0	0	1	$\uparrow$	减计数





图 8-1

答案: (1) 周期=14 (3 分)，使用状态为: 2→3→4→5→6→7→8→9→10→11→12→13→14→15→2 (2 分)



(2) 输出: 01001100010111..... (5 分)

•



《数字逻辑设计》期末试卷

2000/6/23

《数字电路与逻辑设计》期末试题 (A 卷)

班级: 学号 _____ 姓名 _____ 成绩 _____

题号	1	2	3	4	5	6	7	8	9	10	11	总分
满分	15	10	5	10	10	5	5	10	10	10	10	100
得分												

1. 选择题 (在对的描述前打圈) (15 分)

1) 若要求某序列逻辑的有效状态数是 m , 则其触发器的级数 k 应这样确定:

A) $k \leq m$ B) $k \geq \log_2(m)$ C) $\log_2(m) \leq k \leq m$

2) 设计计数型时序逻辑时, 触发器的级数 k 和有效状态数 m 的关系是

a) $k \leq m$

b) $2^{k-1} \leq m \leq 2^k$

c) $k \leq 2m$

3) 计数型序列发生器的特点是

A) 节省触发器资源; B) 可生成同一长度的多种序列; C) 输出的序列不干净; D) 实现简单占用资源少。

4) 通过触发器的同步输入端来改变其状态, 要注意:

A) 必须有 CLK 信号才能起作用;
B) 构成同步端输入的各个信号都必须都满足 T_{su} 和 T_h 的要求;
C) CLK 脉冲宽度必需满足 (高电平和低电平) 脉宽 T_w 要求。

5) 相对于同步计数器, 异步计数器的特点是:

A) 因各级采用不同的时钟, 引出了新的任意项, 因此, 电路比较简单;
B) 为了利用前级的输出作时钟, 其有效计数状态中的计数顺序必须有规律, 只作为递增计数, 或者递减计数。没有同步计数那么灵活, 应用范围也有限;
C) 各级时钟不是同时出现, 因此, 触发器的翻转不同时, 最高工作频率下降;

D) 因翻转不同时, 状态间有明显的中间过渡状态, 所以, 一般异步计数器不用作 '脉冲分配器', 或者说, 需用选通信号消除 '毛刺'。

2. 分析附图 1 的时序逻辑, 画出其状态图, 说明其完成的功能。(10 分)

3. 分析附图 2 的电路, 列状态方程, 列功能表, 说明 EN 信号的功能。(5 分)

4. 用 D-FF 设计一个 8 脉冲分配器, 使用扭带环计数器, 并且能够自启动。画出逻辑图和状态转移图。(10 分)

5. 用 74163 设计一个 12 分频器, 使其输出 Q_d 为方波。(10 分)

6. 附图 3 是某 PLD 的宏单元结构图。要使 1) 选 D-FF 输出 2) 输出三态门控制信号是 Global OE, 3) 时钟信号是乘积项 4) D-FF 的 CLR 端是成积项, 5) 组合逻辑输



《数字逻辑设计》期末试卷

2003/6/23

出要反相, 应如何决定其 A, B, C, D, E 信号? (5 分) 填入下表。

控制信号	A	B	C	D	E
电平					


7. 附图 4 是三变量的 '查找表' LUT, 若要实现 $F = \sum(2, 4, 7, 0)$, 请在相应单元填入适当的值 (5 分)。

8. 附图 5 是 7492 异步 12 进制计数器的管脚图, 其功能表如下:

7492 功能表



CLRA & CLRB	CLKa, CLKb	Qd Qc Qb Qa	功能
L	H/L	Qd Qc Qb Qa	维持
H	X	L L L L	清零
L	↓	Count up	增计数

若 Q_a 接 CLK_b , CLK_a 接外部时钟, 则计数状态序列是: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11 (Q_d -msb, Q_a -lsb), 请将写出 a, b, c, d 各连接的模数



M. (10 分)

附图 1 分析电路功能, 画状态图




附图 2 分析逻辑功能




《数字逻辑设计》期末试卷

2000/6/23



附图4 用查找表LUT实现三变量逻辑函数。




附图3 输出逻辑宏单元 (OLMC) 的控制



《数字逻辑设计》期末试卷


2000/6/23



附图5 7492 组成的计数器


9. 用 D-FF 产生序列 0110001。(10 分)

10. 分析如下电路存在的毛病 (10 分)



11. 分析附图6的同步计数器 (10 分)

- 1) 它的模数是: _____。
- 2) 计数的初值= _____ 终值是= _____。



附图 6 分析该计数器的模数
(74163/161 的 $RCO = QD \cdot QC \cdot QB \cdot QA \cdot ENT$)



参考答案

一、1) C

2) B, OR C

3) A, B, C

4) A, B, C

5) A, B, C, D

二、状态图

(7) -- (0) -- (1) -- (2) -- (4) -- (5) -- (6)

是 6 分频器

三、A) $Q = EN \cdot D + \overline{EN} \cdot Q$


EN	Q	功能
1	D	D-FF
0	Q	维持

B) $Q = J \cdot \overline{EN} / Q + \overline{K} \cdot EN \cdot Q$


EN	Q	功能
1	$J/Q + \overline{K} \cdot Q$	JK-FF
0	Q	维持

四、四级扭环计数器。

$$D0 = \overline{Q3} + Q0/Q2$$




OR



Q0Q1

Q2Q3	1	0	0	1
1	-	-	-	-
0	0	0	0	-
-	-	1	-	-

若 $D0 = \overline{Q3} + Q1/Q2$ 则



另外的任意项则不行:

$$D0 = \overline{Q3} + Q0/Q1$$

$$D0 = \overline{Q3} + \overline{Q0}/Q2$$

五、




www.FengXinZi.Net

《数字逻辑设计》期末试卷

2000/6/23

六、附图3是某PLD的宏单元结构图。要使1)选D-FF输出 2)输出三态门控制信号是Global OE, 3)时钟信号是乘积项 4)D-FF的CLR端是成积项, 5)组合逻辑输出要反相, 应如何决定其A, B, C, D, E信号? (5分)填入下表。

控制信号	A	B	C	D	E
电平	1	1	1	0	1



七. LUT


1
0
0
1
0
1
0
1




www.FengXinZi.Net

《数字逻辑设计》期末试卷


2000/6/23




a) M =



b) M =



c) M =



d) M =

- A) M=6, B) M=12
C) M=12, D) M=7

9. q1

q3	q2	q1	q0
1	1	0	0
1	0	-	1

$$D1 = q3/q1 + q2q1$$

(0) 1—2—5—3—6—4—0—7—

10. 1) RCO 输出不能做时钟,
2) 组合输出未加选通, 不能作复位信号
11.
1) M = 终值 - 初值 + 1 = 4Ch = 76。
2) 初值 = 4
3) 终值 = 4Fh

淘
宝
店
铺

圆
梦
北
邮

·
·