
4.5 常用组合逻辑电路的设计及其应用

- (1) 电路设计模型
- (2) 对应的中规模 (MSI) 逻辑器件
- (3) 硬件描述语言Verilog HDL建模

1编码器(Encoder)

在数字系统中,采用机器状态对文字、符号、运算符、数字或 状态信号进行编码,形成与其对应的二进制代码。

编码器就是完成编码过程的逻辑电路。



设计模型

一. 二进制编码器

用 n 位二进制代码对 m=2ⁿ个信号进行编码的电路。

以3位二进制编码器为例,其输入是8个需要进行编码的信号 $I_0\sim I_7$,输出是3位二进制代码 $Y_2Y_1Y_0$ 。

在任何时刻,编码器只能对一个输入信号进行编码,即不允许 多个输入信号同时出现(有效),所以 I_0 ~ I_7 是互相排斥的变量,可 列出简化真值表。

输入	输出						
	$Y_2 Y_1 Y_0$						
l _o	0 0 0						
I ₁	0 0 1						
I_2	0 1 0						
l ₃	0 1 1						
I ₄	1 0 0						
l ₅	1 0 1						
I ₆	1 1 0						
l ₇	1 1 1						

$$Y_2 = I_4 + I_5 + I_6 + I_7$$

 $Y_1 = I_2 + I_3 + I_6 + I_7$
 $Y_0 = I_1 + I_3 + I_5 + I_7$

二.二-十进制编码器

将代表十进制数的10个输入信号0~9分别编成对应的BCD码。


输入	输出								
和人	Y ₃	Y ₂	Y ₁	Y ₀					
0	0	0	0	0					
1 2	0	0	0	1					
2	0	0	1	0					
3 4 5	0	0	1	1					
4	0	1	0	0					
	0	1	0	1					
6	0	1	1	0					
7	0	1	1	1					
8	1	0	0	0					
9	1	0	0	1					

$$Y_{3} = 8 + 9 = \overline{8 \cdot 9}$$


$$Y_{2} = 4 + 5 + 6 + 7 = \overline{4 \cdot 5} \cdot \overline{6} \cdot \overline{7}$$

$$Y_{1} = 2 + 3 + 6 + 7 = \overline{2 \cdot 3} \cdot \overline{6} \cdot \overline{7}$$


$$Y_{0} = 1 + 3 + 5 + 7 + 9 = \overline{1 \cdot 3} \cdot \overline{5} \cdot \overline{7} \cdot \overline{9}$$



三. 8—3普通编码器的Verilog HDL建模



功能仿真



无输入 编码无效 有互斥输入 编码有效


同时输入编码无效


四. 优先权编码器

允许多个输入信号同时有效,但只对其中优先级别最高的信号进行编码。

具有指定输入端优先权顺序的编码器,称为优先权编码器。

以8—3优先权编码器为例进行设计说明





 I_i 均为高有效, H_i 和 I_i 的关系是: 当 I_i 具有较高优先权且为1时, H_i 才为1。

$$H_7 = I_7$$
 $H_6 = I_6 \overline{I_7}$
 $H_5 = I_5 \overline{I_7} \overline{I_6}$
 \vdots
 $H_0 = I_0 \overline{I_7} \overline{I_6} \overline{I_5} \cdots \overline{I_1}$

$$A_2 = H_4 + H_5 + H_6 + H_7$$
 $A_1 = H_2 + H_3 + H_6 + H_7$
 $A_0 = H_1 + H_3 + H_5 + H_7$

为判断是否出现有效输入请求,增加一个使能输出EO,以便于级联:

$$EO = \overline{I_0}\overline{I_1}\overline{I_2}\cdots\overline{I_7}$$


输入信号均无效时,EO才有效。

优先权编码器功能表


输入 (低有效)									输出	(低	有效)		
/ EI	/ I ₇	I_6	I_5	/ I ₄	I_3	I_2	I_1	I_{θ}	/ Y ₂	/ Y ₁	/ Y ₀	/ CS	/ <i>EO</i>
1	d	d	d	d	d	d	d	d	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	0	d	d	d	d	d	d	d	0	0	0	0	1
0	1	0	d	d	d	d	d	d	0	0	1	0	1
0	1	1	0	d	d	d	d	d	0	1	0	0	1
0	1	1	1	0	d	d	d	d	0	1	1	0	1
0	1	1	1	1	0	d	d	d	1	0	0	0	1
0	1	1	1	1	1	0	d	d	1	0	1	0	1
0	1	1	1	1	1	1	0	d	1	1	0	0	1
0	1	1	1	1	1	1	1	0	1	1	1	0	1

采用Verilog HDL建 模

优先权编码器 74LS148



联时启动低片工作。



Verilog HDL建模

根据if_else语句的隐含优先级特性


```
क्टि youxian_148.v*
```

```
1 module youxian 148(n EI, n I, n Y, n CS, n EO);
 2
     input n EI;
 3.
    input [7:0] n I;
 4
    output n CS, n EO;
 5
    output [2:0] n Y;
 6
    req n CS, n EO;
    req [2:0] n Y;
8
      always @ (n EI or n I)
9
         if (n EI==0)
10
           if (n_I[7] ==0) { n_CS, n_EO, n_Y} = 5'b0_1_000;
           else if (n I[6]==0) {n CS,n EO,n Y}=5'b0 1 001;
11
12
           else if (n I[5] == 0) {n CS, n EO, n Y} = 5'b0 1 010;
        else if (n I[4]==0) (n CS,n EO,n Y)=5'b0 1 011;
13
14
       else if (n I[3]==0) {n CS,n EO,n Y}=5'b0 1 100;
15
          else if (n I[2]==0) {n CS,n EO,n Y}=5'b0 1 101;
16
    else if (n I[1]==0) {n CS,n EO,n Y}=5'b0 1 110;
17
         else if (n I[0]==0) {n CS,n EO,n Y}=5'b0 1 111;
18
           else
                               {n CS, n EO, n Y}=5'b1 O 111;//?
19
        else
                               \{n CS, n EO, n Y\}=5'b1 1 111;//?
20 endmodule
21
```

功能仿真波形

使能信号有效

使能信号无效




有信号,编码

多信号, 优先编码 无信号,启动 低片工作

2译码器 (Decoder)

译码器是应用最广泛的一种多输入、多输出的逻辑器件。




常见译码器种类:

二进制译码器

BCD译码器


BCD—七段显示译码器

一. 二进制译码器 (n —2n 译码器) 原理



二. 常用 MSI 译码器


双2—4译码器 74LS139:将两个独立的2-4译码器封装在一个集成电路的芯片中。



逻辑符号外边的数字是集成电路的管脚编号。8脚是地线(GND),16脚是电源线(\mathbf{V}_{CC})。

74LS139

3-8译码器74LS138



1.符号框内的内部逻辑状态表达式

$$Y_i = G_I \bullet G_{2A} \bullet G_{2B} \bullet m_i$$

 m_i 为输入变量 C、B、A 的最小项


2.内部信号与外部信号的关系

$$G_1=G_1,G_{2A}=\overline{/\,G_{2A}}, \ G_{2B}=\overline{/\,G_{2B}}, \ Y_i=\overline{/\,Y_i}$$

3.外部逻辑状态表达式

$$/Y_{i} = \overline{G_{1} \bullet / G_{2A}} \bullet / \overline{G_{2B}} \bullet m_{i}$$

$$= \overline{G_{1}} + / \overline{G_{2A}} + / \overline{G_{2B}} + \overline{m_{i}}$$




74LS138真值表

G_1	$/G_{2A}$	$/G_{2B}$	C	B	\boldsymbol{A}	/Y ₇	/Y ₆	Y ₅	Y ₄	Y ₃	$/Y_2$	Y ₁	/Y ₀
0	d	d	d	d	d	1	1	1	1	1	1	1	1
d	1	d	d	d	d	1	1	1	1	1	1	1	1
<u>d</u>	<u>d</u>	1	<u>d</u>	d	d	1	1	1	1	<u>.</u>	1	1	<u></u>
1	0	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	0	1	1	1
1	0	0	1	0	0	1	<i>1</i>	1	0	<i>1</i>	<i>1</i>	1	1
1	0	0	1	0	1	1	1	0	1	1	1	1	1
1	0	0	<i>1</i>	1	0	1	0	<i>1</i>	<i>1</i>	1	1	<i>1</i>	1
1	0	0	1	1	1	0	1	1	1	<i>1</i>	<i>1</i>	1	1

当 $G_1=1$, $/G_{2A}+/G_{2B}=0$ 时: $/Y_i=M_i=m_i$

应用Verilog HDL描述3-8译码器:


```
module\ decode\_3\_8\_v(G1,n\_G2A,n\_G2B,datain,dataout);
 input G1,n_G2A,n_G2B;
 input[2:0] datain;
 output[7:0] dataout;
 assign dataout[0]=G1 \&\& !n_G2A \&\& !n_G2B?datain!='b000:1;
 assign dataout[1]=G1 && !n_G2A && !n_G2B?datain!='b001:1;
 assign dataout[2]=G1 && !n_G2A && !n_G2B?datain!='b010:1;
 assign dataout[3]=G1 && !n_G2A && !n_G2B?datain!='b011:1;
 assign dataout[4]=G1 && !n_G2A && !n_G2B?datain!='b100:1;
 assign dataout[5]=G1 && !n_G2A && !n_G2B?datain!='b101:1;
 assign dataout[6]=G1 && !n_G2A && !n_G2B?datain!='b110:1;
 assign dataout[7]=G1 \&\& !n\_G2A \&\& !n\_G2B?datain!='b111:1;
endmodule
```



8421 BCD码输入的4—10线译码器 74LS42

将十进制数字符号的二进制编码(BCD码)翻译成对应的十个输出信号的电路,称为二-十进制译码器。4个输入,10个输出。

74LS42逻辑符号




输入								箱	出命				
A_3	A_2	A ₁	A_0	/Y ₉	/Y ₈	/Y ₇	/Y ₆	/Y ₅	/Y ₄	/Y ₃	/Y ₂	/Y ₁	/Y ₀
0	0	0	0	1	1	1	1	1	1	1	1	1	0
0	0	0	1	1	1	1	1	1	1	1	1	0	1
0	0	1	0	1	1	1	1	1	1	1	0	1	1
0	0	1	1	1	1	1	1	1	1	0	1	1	1
0	1	0	0	1	1	1	1	1	0	1	1	1	1
0	1	0	1	1	1	1	1	0	1	1	1	1	1
0	1	1	0	1	1	1	0	1	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1	1	1	1
1	0	0	0	1	0	1	1	1	1	1	1	1	1
1	0	0	1	0	1	1	1	1	1	1	1	1	1
	101	10		1	1	1	1	1	1	1	1	1	1
伪													
码													
	111	11		1	1	1	1	1	1	1	1	1	1

由74LS42的功能表可看出,当输入出现1010~1111六种 伪码时,输出均为无效状态"1"。即该译码器拒绝伪码。


```
// 8421码4-10线译码器的Verilog HDL描述
module decoder3_8 (en, in, out);
 input [3:0] in;
 input en; //?
 output [9:0] out; //?
 reg [9:0] out;
                                  余3码4—10线
   always @ (en or in)
                                  译码器的描述?
     if (en) //?
      case (in)
        4'b0000 : out=10'b1111111110;
        4'b0001: out=10'b1111111101;
        .....
        4'b1001 : out=10'b0111111111;
       default : out=10'b1111111111;
      endcase
     else out=10'b1111111111;
endmodule
```


BCD—七段显示译码器

七段LED显示器,用七个发光二极管做成a、b、c、d、e、f、g 共七个笔划段,并分为共阴极与共阳极两种。



通过"点亮"某些笔划段,可使其显示出不同数字或字符。







```
//8421BCD码—七段显示译码器的Verilog HDL描述
module decode4-7 (decodeout, indec);
   output [6:0] decodeout; //输出到共阴七段数码管
   input [3:0] indec;
                               //8421码
   reg [6:0] decodeout;
   always @ (indec)
      begin case (indec)
                4'd0: decodeout = 7'b1111110;
                4'd1 : decodeout = 7'b0110000 ;
                4'd2: decodeout = 7'b1101101;
                4'd3: decodeout = 7'b1111001;
                4'd4: decodeout = 7'b0110011;
                4'd5: decodeout = 7'b1011011;
                4'd6: decodeout = 7'b1011111;
                4'd7: decodeout = 7'b1110000;
                4'd8: decodeout = 7'b1111111;
                4'd9: decodeout = 7'b1110011;
               default : decodeout = 7'bx;
              endcase
                                                     共阳极?
      end
endmodule
```

三. 二进制译码器的级联(扩展)

例1:分析图示电路




74LS139中的两个2-4译码器级联扩展成3-8译码器。



级联扩展原理:

低位变量共享,注意变量连接顺序; 利用高位变量(A₃)和译码器的使能端进行扩展; 标定输出顺序。 例2: 用两片74LS138译码器构成4-16译码器。


解:设输入变量为 $A_3A_2A_1A_0$, $A_2A_1A_0$ 共享,用高位变量 A_3 控制使能端,实现扩展。注意连接时的变量顺序。



高位变量A₃作为使能信号,"0"时 工作;"1"时 工作。

例3: 用四片74LS138译码器和最少的其它电路实现5-32译码。

解:设五个输入变量是 A_4 、 A_3 、 A_2 、 A_1 、 A_0 ,利用 A_4 、 A_3 的组合及多个使能端的有效特性进行扩展。注意变量顺序。




四. 二进制译码器的应用


数字系统中的三总线:数据、地址、控制

译码器在数字系统中常用于地址译码,以选通(选中)设备,在控制信号的作用下,完成读写操作。

例1: 在某数字(微机)系统中,有如下电路,请分析其功能。



当/IORQ、/RD有效,且 A7...A0=11110000时,读状态字; 当/IORQ、/WR有效,且A7...A0=11110100时,写控制字。 例2:写出图示电路(74LS138)中F3的逻辑表达式。



进一步:最简与或式、最简与非式、 最简或与式、最简或非式、 最简与或非式

结论:采用译码器、逻辑门可以实现逻辑函数(逻辑功能)

采用二进制译码器实现组合逻辑函数


n—2ⁿ译码器的输出,对应n个变量的全部最小项。所以,只要得到逻辑函数的最小项表达式,就可采用译码器和适当逻辑门实现之。

例3: 用一片74LS138译码器再加最少的与非门实现:

$$F(x,y,z)=\sum m(2,3,4,5,7)$$

解: 由题可以写出

$$F(x,y,z)=Y_2+Y_3+Y_4+Y_5+Y_7=\overline{Y_2}\bullet \overline{Y_3}\bullet \overline{Y_4}\bullet \overline{Y_5}\bullet \overline{Y_7}$$



例3: 用74LS139译码器和适当与非门实现全加器。


全加器真值表:

$\overline{A_i}$	B_i	J_{i-1}	H_i	J_i
$\overline{\theta}$	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$H_{i} = \overline{A_{i}} \overline{B_{i}} J_{i-1} + \overline{A_{i}} B_{i} \overline{J_{i-1}} + A_{i} \overline{B_{i}} \overline{J_{i-1}} + A_{i} \overline{B_{i}} \overline{J_{i-1}} + A_{i} \overline{B_{i}} \overline{J_{i-1}}$$

$$+ A_{i} B_{i} J_{i-1}$$

$$egin{aligned} egin{aligned} egin{aligned\\ egin{aligned} egi$$



作业10:

4.15

4.16

4.25 (2)