

实验 7

学	期	2022-2023 学	全年第1学期	实验日期	2023/0	03/01	
学	院	信息	学部	专业	计算机科学与技术(实验班)		
班	级	210710	学 号	21071003	姓名	高立扬	
组	号	43	学 号	21071004	姓 名	石昊阳	

评 阅 内 容

总体设计	详细设计	下 载	总结	成绩

实验 7: 实用电路设计(交通灯控制器)

一、功能描述

交通灯控制器实验电路的预期功能:

- 1.十字路口,东西方向、南北方向红黄绿交通灯各三盏,绿灯通行,红灯停止,黄灯过渡准备。红绿灯变化规律为:东西绿灯,南北红灯→东西黄灯,南北红灯→东西红灯,南北绿灯→东西红灯,南北黄灯→东西绿灯,南北红灯。
- 2.假设东西方向、南北方向两交通要道的通行时间控制基本相等。两组数码管作为东西、南北方向的倒计时显示,时间可以预置,如时间为红灯 59 秒、绿灯 56s,黄灯 3 秒。
- 3.具有复位功能, 计数器恢复初始状态。
- 4.加入人互干预控制,使红绿灯在人工干预下可以停止计数并保持原来状态,东西,南北均为红灯状态, 待特殊情况结束后能继续计数。
- 5.加入左转弯信号灯指示。
- 6. 自定义其它功能。

我们组的扩展功能:红绿灯倒计时快结束的时候,蜂鸣器开始响起间断性的蜂鸣,红灯、黄灯蜂鸣频率不同。红灯 10s 开始以 1hz 频率蜂鸣,黄灯 4s 开始以 2hz 频率蜂鸣。

二、总体设计



实验 7



三、详细设计

1、交通灯状态机模块设计

交通灯内置了时间倒计时和左转弯状态,具体设计如下:

交通灯状态								
状态名	东西绿灯	东西黄灯	东西红灯	东西红灯	都是红灯	左转(1)	左转(2)	
	南北红灯	南北红灯	南北绿灯	南北黄灯				
状态机编	001	010	100	101	111	011	110	
号								

如图 3.每当红绿灯倒计时结束的时候,状态机就向下一状态推进,否则一直保持当前状态;需要 1 个按钮来负责复位功能,一个开关负责开启状态机,一个开关负责人工干预功能。

图 2.本模块所有的变量

图 3.状态机

如图 4.倒计时部分负责红绿灯的倒计时,一共有三个倒计时寄存器,分别负责红灯倒计时,黄灯倒计时和左转弯倒计时,当 stop 开关开启或者 reset 按钮按下,倒计时会锁定或重置。同时,通过倒计时的时间判断,该部分代码还会输出一个叫 ring 的一位二进制数字,来控制蜂鸣器的鸣叫。



实验 7

```
| Interest | Interest
```

图 4.倒计时模块

图 5.红绿灯根据状态而亮起

如图 5.红绿灯如何亮起,取决于状态机的状态如何,为了消除 c_s contains the contains c_s contains c_s

2、红绿灯时长预置模块设计

为了方便实验的演示,预置时长最多为20秒,左转弯倒计时固定位7秒,红黄绿灯的预置简化为红黄灯的预置(因为预置东西红灯相当于预置南北绿灯),用到1个按钮负责时长+1,1个开关负责切换红黄两个灯的倒计时选择预置哪个,预置模式需要1个开关来激活。

```
input cs,
input wr,
input addr,
input button,
output reg [6 - 1:0] w_data,
output reg [6 - 1:0] array_reg1,
output reg [6 - 1:0] array_reg2
                                                                                                                                                              module buzz(clk, beep r, clk slow, clk_fast, ring, beep);
// beep信号允许蜂鸣器进行取反操作
                                                                                                                                                                   // beep信号允许蜂鸣器进行取反操作
// clk信号是工作频率信号
input clk, clk_slow, clk_fast;
input [1:0] ring;
                                                                                                                                                                   output reg beep;
                                                                                                                                                                   output reg beep_r;
always@(posedge clk)
begin
if(cs&&!w_r)
                                                                                                                                                                   // 蜂鸣器beep时长
                                                                                                                                                 10
11 =
12 |
                                                                                                                                                                    always@(ring, clk_slow, clk_fast)
            begin
case (addr)
                                                                                                                                                                begin
                 re(addr)
0.array_reg1 <= w_data;
1.array_reg2 <= w_data;
default:begin array_reg1 <= array_reg1; array_reg2 <= array_reg2; end</pre>
                                                                                                                                                                         if(ring == 2'b01)
                                                                                                                                                                        beep = clk_slow;
else if(ring == 2'b)
beep = clk_fast;
else
                                                                                                                                                                               beep = 0;
                                                                                                                                                                  always@(posedge clk)
  if(beep)
    beep_r <= !beep_r;</pre>
always@(negedge button)
  if(w_data < 20)
    w_data <= w_data + 1;
  else
    w_data <= 0;</pre>
                                                                                                                                                                               beep_r <= beep_r;
                                                                                                                                                            endmodule
```

图 6.时长预置模块

图 7.蜂鸣器模块

3、分频器模块设计

同实验三的分频器

4、蜂鸣器模块设计

根据倒计时来决定响的频率,蜂鸣器驱动需要 2k-4k hz 之间的频率,发出声音的原理是:在 2k-4k 的频率下,蜂鸣器不断接收到此频率的 01010...信号。落实在编程,可以通过一个 1'b ring 信号控制 1'b beep 信号接收 1hz 频率或 2hz 频率;随着 50mhz 的时钟,beep_r 信号根据 beep 不断取反并传输给蜂鸣器实现持久蜂鸣;其他情况 beep_r 就会停止取反,蜂鸣器接收不到持续取反的 beep,因此静音。beep_r 按照一定频率变化,可以实现持续蜂鸣变为间断的蜂鸣

5、红绿灯倒计时数字显示模块设计

同七段数码管译码器。改进如下:

二位数显示: 配合频扫,使传入数码管译码器的数据不断被赋值为十位和个位

在红绿灯扩展版上的数字显示:由于倒计时的逻辑是,当红黄灯和左转弯灯的倒计时都为0的时候,状态机才会转回A状态,三个倒计时才会重置。因此扩展板的倒计时数字显示可以通过判断倒计时是否为0来决定显示哪个倒计时,比如红灯倒计时大于零的时候,说明此时一定是红灯状态,如果红灯倒计时为0,但是黄灯倒计时不为0,则此时一定是黄灯状态。



实验 7

```
always@(x)
                                  if(x > 0)
module test02A (sel,out, x, a, b);
                                 ⊟begin
   input [1:0] sel;
                                      a=x/10;
   output [3:0] out;
                                      b=x%10;
   input [5:0] x;
   reg [3:0] out;
                                 end
   output [3:0] a;
                                  else if(y>0)
   output [3:0] b;
                                 ⊟begin
   assign a=x/10;
                                   a=y/10;
   assign b=x%10;
                                   b=y%10;
                                 Lend
always @ (sel)
  begin
                                  else
     case (sel)
                                 ⊟begin
        2'b00 : out = b;
                                   a=0;
        2'b01 : out = a;
      endcase
                                   b=z;
   end
                                  end
endmodule
     图 8.二位数显示
                                 图 9.扩展版数字显示
```

6、顶层设计

我们采用文字编程来编写顶层文件,下面展示除变量声明之外的代码。通过所有模块的先后和逻辑顺序,来编写顶层文件。

图 10.顶层文件代码

四、下载调试

1、引脚分配

表 1.引脚分配

端					输入端				
	Clk_50m	cs	W_r	addr	stop	Rules[0]	Rules[1]	key	reset
名	HZ								
称									
引	T1	M20	N18	AA15	V13	F8	E7	AA22	R18
脚									
编									
号									
平	T1	SW2	SW1	SW3	SW4	SW8	SW7	F6	F10
台									
端									
口									

表 1.续表

端 输出端



	数字逻辑实验报告 实验7							实验 7				
口	LEWG	LEWR	LEWY	LSN	NG	LS	NR	LSN	Y	Beep_r	Ds[1]	Ds[0]
名												
称												
引	E13	A7	F13	F1	.0	B	16	D13	3	A8	В3	B4
脚												
编												
号 亚	LEWC	I EWD	LEWY	I CN	VIC.	1.01	NID.	LCM	X 7	DUZZ	CEC III	CEC 113
平 台	LEWG	LEWR	LEWY	LSN	NG	LS	NK	LSN	Y	BUZZ	SEG_H1	SEG_H2
端端												
表 1.5	 续表			<u> </u>				l				
端												
口	Dsa[1]	Dsa[0]	Led[6]	Led	[5]	Led	1[4]	Led[:	3]	Led[2]	Led[1]	Led[0]
名								[[-]				
称												
引	V16	AA17	N19	P2	P20 W		14	AB16		Y13	AB14	R19
脚												
编												
号亚	DC0	DC7	CEC. A	CEC	7 D	CE/	7.0	CEC	<u> </u>	CEC E	CEC E	GEC C
平台	DS8	DS7	SEC_A	SEC	_B	SEC	C_C	SEC_	ַע	SEC_E	SEC_F	SEC_G
端												
表 1.5	 续表											
端						输出	出端					
П	left	Leda[6]	Leda[:	5]	Leda		Leda[3]		L	eda[2]	Leda[1]	Leda[0]
名		[]		-	-1							r. 1
称												
引	U12	AA20	W20	20		1	P21			N21	N20	M21
脚												
编												
号亚	I ED 1	Т 4	1.0			,		D.		IF	TT	T. C.
平	LED1	LA	LB		LC	;	I	LD		LE	LF	LG
台端												
一口												
									1			

实验 7

A Part Landson	B		≗ cs	Input	PIN_M20
Node Name	Direction	Location	3 ds[1]	Output	PIN_B3
out I EVIC	•	DIN E40	º≝ ds[0]	Output	PIN_B4
SEWG	Output	PIN_E13	S dsa[1] dsa[0]	Output	PIN_V16 PIN AA17
[™] LEWR	Output	PIN A7	- key	Input	PIN AA22
S LEWY	Output	PIN F13	# _count[5]	Output	
≅ LSNG	Output	PIN F10		Output	
		CONTRACTOR OF THE PARTY OF THE	≝ I count[2]	Output	
S LSNR	Output	PIN_B16	S I_count[1]	Output	
SUBJECT	Output	PIN D13	<pre># I_count[0]</pre> ## led[6]	Output	PIN N19
≝ a[3]	Output	150N	** led[5]	Output	PIN_N19
			35 led[4]	Output	PIN W14
[≅] a[2]	Output		3 led[3]	Output	PIN_AB16
≝ a[1]	Output		35 led[2]	Output	PIN_Y13
≝ a[0]	Output		<pre> led[1] led[0] </pre>	Output	PIN_AB14 PIN R19
	and the second second		out I - I - FCI	Output	PIN_R19
addr add	Input	PIN_AA15	seda[5]	Output	PIN W20
3 arrayg1[5]	Output	_	35 leda[4]	Output	PIN_R21
The state of the s	The state of the s		3 leda[3]	Output	PIN_P21
3 arrayg1[4]	Output		seleda[2]	Output	PIN_N21
3 arrayg1[3]	Output		<pre> leda[1] leda[0] </pre>	Output	PIN_N20 PIN M21
3 arrayg1[2]	Output		≅ left	Output	PIN_U12
			3 out[3]	Output	
Jg_[]	Output		sut[2] sut[1]	Output	
arrayg1[0]	Output		% out[1]	Output	
3 arrayg2[5]	Output		" r_count[5]	Output	
	The state of the s		ar_count[4]	Output	
□ arrayg2[4]	Output		" r_count[3]	Output	
3 arrayg2[3]	Output		<pre>" r_count[2]</pre> " r count[1]	Output	
3 arrayg2[2]	Output		<pre>" r_count[1]</pre> " r_count[0]	Output	
			- reset	Input	PIN R18
arrayg2[1]	Output		35 ring[1]	Output	
3 arrayg2[0]	Output		** ring[0]	Output	DIN EZ
≝ b[3]	Output		rules[1] rules[0]	Input	PIN_E7 PIN F8
			stop	Input	PIN_V13
⇒ b[2]	Output		sturn_out[1]	Output	
≝ b[1]	Output		sturn_out[0]	Output	
₩ b[0]d	Output		º≝ w_data[5]	Output	
				Output	
beep	Output		w_data[3] w_data[2]	Output	
[™] beep r	Output	PIN A8	35 w_data[1]	Output	
	Z C C C C C C C C C C C C C C C C C C C	PIN T1	™ w_data[0]	Output	
clk_50mhz	Input	LTIN_IT	- w_r	Input	PIN_N18

图 11.图 12.pin planner 分配图 (没分配引脚的变量是验证变量功能的时候残留下来的)

2、实验现象

实验开始后将 CS 开关开启,按下 key 按钮预制红灯,开启 adrr 开关摁下 key 预制黄灯。预制结束后将 CS 开关关闭,W_r 开关开启,红绿灯开始工作。红灯倒计时结束后进入黄灯状态,黄灯倒计时结束后进入左转状态,左转倒计时结束后进入红灯状态,并依次循环。在黄灯倒计时三秒内,及红灯倒计时十秒 内,蜂鸣器依次以较快的频率与较慢的频率蜂鸣。开启 stop 开关,将会亮起所有红灯并暂停倒计时。关闭 stop 开关,红绿灯按原状态继续运行。按下 reset 摁钮,红绿灯会回到初始状态。

五、问题总结

本次实验是数字逻辑的最终大实验,我们在进行实验的过程中遇到了很多困难,但是都一一解决,最后在规定时间内顺利完成了任务。


- ①项层文件编写的时候,我们出现了传错变量的情况,通过老师的指导,我们发现了错误赋值的变量并及时改正;
- ②由于实验涉及了四种不同的频率,因此跑波形图的时候会出现没波形的情况,如果通过波形图来验证实验的话,需要把所有的频率统一为 50mhz。
- ③预置时间的时候,我们的代码没有有效利用 if 语句,导致变量繁多复杂,无法赋值。通过不断演算,我们简化了代码,实现了预期的功能。
- ④状态机模块出错最多。一开始是状态转换逻辑出错,后来检查发现是倒计时模块有错,通过演算和仿真,我们去除了冗余的逻辑和变量,有效利用倒计时逻辑和 if 语句实现了预期功能。

实验 7

六、任务分配

模块	完成人
红绿灯状态机	高立扬
时间预置	高立扬
分频器	石昊阳
数字显示	石昊阳
蜂鸣器	石昊阳
顶层设计	高立扬







附图 1: 顶层电路及编译成功信息



实验 7



附图 2: 分频器模块代码




附图 3: 预置时间模块代码




附图 4: 状态机模块代码



实验 7



附图 5: 蜂鸣器模块代码



附图 6: LED 模块代码