第五章 锁存器与触发器

5.1 双稳态元件——锁存器和触发器

- 1. 有两个互补的输出端 Q 和 \overline{Q}
- 2. 有两个稳定状态。
- 3. 在一定输入信号作用下,可从一个稳定状态转移到另一个 稳定状态。
- 4. 输入信号作用前的状态称为现态,记作: Q_t 输入信号作用后的状态称为次态,记作: Q_{t+1}

锁存器和触发器的区别

单一存储单元(锁存器、触发器)的分析设计工具

•功能表: 反映输出端与输入端的逻辑关系。

• 次态真值表: 反映在输入端信号和触发器自身状态(现态)共同 (特性表) 作用下,触发器的下一步状态(次态)。


•次态卡诺图: 参照卡诺图排列而成的矩阵图表,表中填有触发器 (二进制状态表) 次态信息。

•次态方程: 由特性表或状态表而写出的反映触发器次态函数的(特性方程/状态方程)逻辑表达式。

•状态图: 反映触发器状态及状态转换条件的直观图形。

•时序图: 反映触发器各信号之间的时间关联(时序)及时间 参数的图形说明。 双稳态元件按其数据输入端的名称分为SR型、JK型、D型和T型。 锁存器和触发器是时序电路中的关键元件,要求掌握其外部特性 和逻辑功能

5.2 基本S—R 锁存器(Set—Reset Latch)



功能表


S	R	Q /Q
0	0	保持不变
0	1	0 1
1	0	1 0
+	4	9 0

次态真值表

S	R	Q(t)	Q (t+1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	d
1	1	1	d



S	R	Q(t+1)
0	0	Q(t)
0	1	0
1	0	1
1	1	d




次态卡诺图

次态方程(特性方程、状态方程)


$$Q(t+1) = S + \overline{R} \cdot Q(t)$$

约束条件 $RS = \theta$ (即不允许 $RS = 1$)


时序图




逻辑符号



状态图(SR)





基本SR锁存器的主要特点:

- 1. 结构简单
- 2. 具有置0、置1和保持功能,


由与非门构成的 S—R锁存器。

存在的问题:

- 1. 输入直接影响输出,给应用带来不便,抗干扰能力低。
- 2. 输入端S、R之间有约束。

5.3 带使能端的 S—R 锁存器

为加强锁存器的可控性,增加使能端。




当EN有效时,简化状态方程

$$Q(t+1) = S + \overline{R} \bullet Q(t)$$



•5.4 D (延迟型) 锁存器



在RS锁存器的特性方程基础上,用D代替R,得到特性方程:

$$Q_{(t+I)} = S \bullet EN + \overline{R \bullet EN} \bullet Q_{(t)}$$

$$= D \bullet EN + \overline{D} \bullet EN \bullet Q_{(t)}$$

$$= \underline{D \bullet EN} + \overline{EN} \bullet Q_{(t)}$$

使能端无效时,锁存器状态保持。


使能端有效时,锁 存器跟随D状态。

简化的状态方程: Q(t+1) = D

D锁存器逻辑符号

5.5 J—K锁存器(复合型锁存器)

SR锁存器输入端的约束条件,给应用带来麻烦,要求改进。最简单的想法就是用锁存器自身的状态来封堵。下图用J输入端代替S端,用K输入端代替R端。当Q为0时,封住K门,打开J门,因为此时无需复位操作;当Q为1时,封住J门,打开K门,此时无需置位操作,复位操作无阻。



$$Q_{(t+1)} = \overline{J \bullet \overline{Q_{(t)}}} \bullet \overline{K \bullet Q_{(t)}} \bullet \overline{Q_{(t)}}$$

$$= J \bullet \overline{Q_{(t)}} + \overline{K \bullet Q_{(t)}} \bullet \overline{Q_{(t)}}$$

$$= J \bullet \overline{Q_{(t)}} + \overline{K} \bullet \overline{Q_{(t)}}$$

功能表

$\overline{m{J}}$	K	Q	$\overline{\overline{\mathcal{Q}}}$
$\overline{\theta}$	0	保持不变	保持不变
0	1	0	1
1	0	I	0
1	1	采亚左右	采可左右


引起振荡,产生"空翻现象"

翻转

翻转

•5.6 JK主从结构触发器(74LS70/71/72/73)

由主从两组锁存器组成,左面一组是主锁存器,当CP为1时,输入信号 JK起作用。当CP由1变为0时,将锁存在主锁存器的状态输入从锁存器。这样,一个完整的数据存储,需要有一个完整脉冲的全过程,这个控制脉冲又称为 触发脉冲。



功能表:

\overline{J}	K	CP	Q	$\overline{oldsymbol{arrho}}$
×	×	0	保持不变	保持不变
×	×	1	保持不变	保持不变
×	×	↑	保持不变	保持不变
0	0		保持不变	保持不变
0	1		0	1
1	$\boldsymbol{\theta}$	J	1	0
1	1	Ţ	翻转	翻转


特性表:


JK	$Q_{(t)}$	$Q_{(t+1)}$
××	0	0
××	1	1
00	0	0
00	1	1
01	0	0
01	1	0
<i>10</i>	0	1
<i>10</i>	1	1
11	0	1
11	1	0
	×× ×× 00 00 01 01 10 10	×× 0 ×× 1 00 0 00 1 01 0 01 1 10 0 10 1 11 0

注意:此表中*CP*的0或1代表脉冲的有无。

次态卡诺图(二进制状态表):

CP J K 简化状态表(当CP有效时):





状态方程:

$$Q_{(t+1)} = CP \bullet J \bullet \overline{Q_{(t)}} + \overline{K} \bullet Q_{(t)} + \overline{CP} \bullet Q_{(t)}$$


$$= CP \bullet J \bullet \overline{Q_{(t)}} + CP\overline{K} \bullet Q_{(t)} + \overline{CP} \bullet Q_{(t)}$$

$$= CP(J \bullet \overline{Q_{(t)}} + \overline{K} \bullet Q_{(t)}) + \overline{CP} \bullet Q_{(t)}$$


简化状态方程:

$$Q_{(t+1)} = J\overline{Q_{(t)}} + \overline{K}Q_{(t)}$$

状态图:




功能符号:



5.7 负边沿J—K触发器(74XX112/113)

前面介绍的主从J—K触发器要求一个完整的时钟脉冲,且在其下降沿到来之前,输入端J、K必须稳定较长时间。而边沿触发器能够满足输入信号的建立时间和保持时间较短的要求,应用更广泛。



功能表


$oldsymbol{J}$	K	CP	Q	/ Q
×	×	0	保持不变	保持不变
×	×	1	保持不变	保持不变
×	×	↑	保持不变	保持不变
0	0	\downarrow	保持不变	保持不变
0	1	\downarrow	0	1
1	0	\downarrow	1	0
1	1	\downarrow	变反	变反

负边沿J-K触发器说明:


当CP为0时,3门和4门均被封住,其输出为1。这时用与或非门组成的锁存器处于稳态,假设为0状态,Q输出 $0,\overline{Q}$ 输出1。

当CP处于由0向1变化的上升沿时,首先使1门的左与门的输入端为1,和 \overline{Q} 为1的共同作用保证Q为0不变。虽然在CP为1状态时,3门和4门均被打开,若此时J=K=1,则因 \overline{Q} 为1,而3门输出0,K门因Q为0而保持1。注意是由于CP为1的信号先于3门输出的0信号,因此保证了Q端输出为0不变。

当CP处于由1向0变化的下降沿时,由于CP的变化先于3门的输出变化,而形成1门的两个与门同时为0,1门输出端Q为1。这个1与4门输出的1共同使 \overline{Q} 端为0,封住1门的与门,确保Q为1,进入下一个稳态。



5.8 正边沿D触发器(74XX74)



当CP为0时,3、4门的输出为1,1、2门组成的RS锁存器保持状态不变。6门输出为 \overline{D} ,5门输出为D。

当CP为↑时,3门将5门输出的D传递 输出为 \overline{D} 。若D=1,则3门输出为0, Q=D=1,并通过置1维持线反馈至5门 输入,确保5门稳定输出1,不再受6 门的输出影响,即不再受输入端D的 影响。同时通过3门至4门的置0阻塞 线确保4门输出为1。若D=0,则3门 输出为1,与6门输出的1共同使4门输 出为0,Q=D=0,并通过4至6门的 \mathbb{Z}_0 维持线确保输出为1,不再受输入端 D变化的影响。

当CP为1时,RS锁存器输入输出状态保持不变。

当CP为↓时,RS锁存器进入锁存状态。

功能表

CP	D	Q	/ Q
×	×	保持	不变
\uparrow	0	0	1
\uparrow	1	1	0

次态真值表 (特性表)

CP	D	$Q_{(t)}$	$Q_{(t+1)}$
×	×	×	保持不变
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

注意: 此表中CP的0或1代表脉冲上升沿的有无。


简化次态卡诺图

$$Q_{(t)}$$
 D
 0
 1
 0
 1
 1
 0
 1
 0
 1
 0
 1

次态方程

$$Q_{(t+I)} = D$$


逻辑符号



5.9 T 触发器和T'触发器

将JK触发器的J、K连在一起并命名为T就构成了T触发器,它是一种计数型触发器。

逻辑符号



次态方程

$$Q_{(t+1)} = T\overline{Q_{(t)}} + \overline{T}Q_{(t)}$$

T恒接1就构成了T' 触发器

5.10 不同触发器之间的相互转换

例1:将JK触发器转换为D触发器。


JK触发器状态方程:
$$Q_{(t+1)} = J\overline{Q_{(t)}} + \overline{K}Q_{(t)}$$
令: $D = J\overline{Q_{(t)}} + \overline{K}Q_{(t)}$

$$D(\overline{Q_{(t)}} + Q_{(t)}) = J\overline{Q_{(t)}} + \overline{K}Q_{(t)}$$


$$D\overline{Q_{(t)}} + DQ_{(t)} = J\overline{Q_{(t)}} + \overline{K}Q_{(t)}$$
有: $J = D$ $\overline{K} = D$

例2: 将D触发器转换为JK触发器。


D触发器状态方程:
$$Q_{(t+1)} = D$$




识别触发器的功能符号:




S—R(复位置位)锁存器




D(延迟型)锁存器



J—K触发器




负边沿J—K触发器



正边沿D触发器

实际应用的器件,通常带有异步清"0"端R和异步置"1"端S。



5.11 常用触发器的Verilog HDL描述

```
// D触发器
module D_FF (d, clk, q, qn);
 input d, clk;
 output q, qn;
 reg q, qn;
   always @ (posedge clk)
      begin
        q \ll d;
        qn \ll -d;
      end
endmodule
```

敏感表的特点?

功能描述: 非阻塞

```
// D触发器
module D_FF (d, clk, reset, q, qn);
 input d, clk, reset;
 output q, qn;
 reg q, qn;
   always @ (posedge clk or negedge reset )
      if (!reset) begin q<=0; qn<=1; end
      else
        begin
          q \ll d;
          qn \ll -d;
        end
endmodule
```

同步清"0"如何描述?

如何描述clk下降沿?

```
//JK触发器
module JK_FF (j, k, clk, reset, q);
 input j, k, clk, reset;
 output q;
 reg
      q;
    always @ ( negedge clk or posedge reset )
      if (reset) q<=0;
      else
        case ( { j, k } )
          2'b00: q \le q;
          2'b01: q <= 1'b0;
          2'b10: q <= 1'b1;
          2'b11: q \le q;
        endcase
endmodule
```

特点: clk下降沿, 清"0"端高有效, 只有一个输出。

双稳态电路

增加输入端

存储电路中的记忆元件——双稳态 元件(锁存器、触发器)的演变过 程

基本SR锁存器

 $Q_{(t+1)} = S + \overline{R} \bullet Q_{(t)}$

问题:输入直接影响输出、输入约束。

解决输入直接影响输出

带使能端 SR锁存器

解决约束, 但少输入端

D锁存器

 $Q_{(t+1)} = D$

边沿D触发器

实用

T触发器

T'触发器

实用

JK锁存器

 $Q_{(t+1)} = JQ_{(t)} + K \bullet Q_{(t)}$

使能有效时的空翻

解决约束,但空翻

带使能JK锁存器

边沿JK触发器

主从JK触发器

需完整脉冲, 存在一次变化

作业13: 5.1 5.2 5.3 5.5 (1, 2) 5.6 5.7