

实验4

学	期	2022-2023 学	年第1学期	实验日期	2023/2/21			
学	院	信息	学部	专业	计算机科学与技术 (实验班)			
班	级	210710	学 号	21071003	姓 名	高立扬		
组	号	43	学 号	21071004	姓名	石昊阳		

评阅内容

任务一	任务二	总结	格式	成绩

1

实验 4: 状态机电路设计

一、实验目的

- 1. 通过本实验掌握典型状态机电路的功能和特点;掌握摩尔型和米利型状态机的基本分析方法和设计方法;掌握使用硬件描述语言设计状态机电路的方法;巩固和加深对课程基本理论知识的理解。
- 2. 通过交通灯、流水灯、序列检测器等电路的设计与测试,掌握状态机电路的分析方法和设计方法;学会使用 Verilog HDL 设计状态机电路

二、任务一设计与实现

1. 要求

- (1) 输出用 LED 显示,显示模式为 LED 灯从左至右或从右至左轮流点亮,也可自定义显示模式。根据 实现模式,画出状态图。
- (2) 用 Verilog 编写状态机程序
- 2. 设计思路

任务一因为分频器只需要分出 1hz 信号,所以对原先的分频器代码进行简化,只输出 1hz 信号。流水灯根据书上的提示进行书写,我们流水灯设置的是,初始状态全灭,然后由右向左流水。





实验 4

图 1.设计思路

3. 详细设计

表 1.详细设计

输入	输出
reset	LED 灯
0	1111_1111_1111
1	1111_1111_1111
1	1111_1111_1110
1	1111_1111_1111_1101
1	1111_1111_1011
1	1111_1111_1111_0111
1	1111_1111_1110_1111
1	1111_1111_1101_1111
1	1111_1111_1011_1111
1	1111_1111_0111_1111
1	1111_1110_1111_1111
1	1111_1101_1111_1111
1	1111_1011_1111_1111
1	1111_0111_1111_1111
1	1110_1111_1111
1	1101_1111_1111
1	1011_1111_1111
1	0111_1111_1111

```
clk_1hz<=~clk_1hz;
cnt<='b0;</pre>
                                                                                                                                                                                                                                                                                                                         35
                                                                                                                                                                                                                                                                                                                          36
                                                                                                                                                                                                                                                                                                                          37
                                                                                                                                                                                                                                                                                                                                                                    end
                                                                                                                                                                                                                                                                                                                         38
                                                                                                                                                                                                                                                                                                                                                          else
                                                                                                                                                                                                                                                                                                                                                                   begin
                                                                                                                                                                                                                                                                                                                          40
                                                                                                                                                                                                                                                                                                                                                                   cnt<=cnt+'b1;
                                                                                                                                                                                                                                                                                                                          41
                                                                                                                                                                                                                                                                                                                          42
                                                                                                                                                                                                                                                                                                                                              always @(posedge clk_1hz)
                                                                                                                                                                                                                                                                                                                          43
                                                                                                                                                                                                                                                                                                                                         ⊟begin
                                                                                                                                                                                                                                                                                                                        44
45
                                                                                                                                                                                                                                                                                                                                                          if(!reset)
                                                                                                                                                                                                                                                                                                                                                                   state=st0;
                                                                                                                                                                                                                                                                                                                        46
47
                                                                                                                                                                                                                                                                                                                                                         else
                                                                                                                                                                                                                                                                                                                                                             case (state)
                                                                                                                                                                                                                                                                                                                         48
                                                                                                                                                                                                                                                                                                                                                                         st0:state<=st1;
                                                                                                                                                                                                                                                                                                                         49
                                                                                                                                                                                                                                                                                                                                                                             st1:state<=st2;
module flowing water_light(reset,out,clk);
input reset:
input clk;
output reg(15:0)out;
reg (4:0)state:
parameter 5:000,sti=1,st2=2,st3=3,st4=4,st5=5,st6=6,st7=7,st8=3,st9=9, st10=10, st11=11,st12=12,st13=13,st14=14,st15=15,st16=16
Balways (4:tate) begin
Balways (4:tate
                                                                                                                                                                                                                                                                                                                          50
                                                                                                                                                                                                                                                                                                                                                                           st2:state<=st3;
                                                                                                                                                                                                                                                                                                                          51
                                                                                                                                                                                                                                                                                                                                                                           st3:state<=st4;
                                                                                                                                                                                                                                                                                                                                                                           st4:state<=st5;
                                                                                                                                                                                                                                                                                                                                                                             st5:state<=st6;
                                                                                                                                                                                                                                                                                                                                                                           st6:state<=st7;
                                                                                                                                                                                                                                                                                                                                                                             st7:state<=st8;
                                                                                                                                                                                                                                                                                                                          56
                                                                                                                                                                                                                                                                                                                                                                            st8:state<=st9;
                                                                                                                                                                                                                                                                                                                          57
                                                                                                                                                                                                                                                                                                                                                                             st9:state<=st10;
                                                                                                                                                                                                                                                                                                                          58
                                                                                                                                                                                                                                                                                                                                                                            st10:state<=st11;
                                                                                                                                                                                                                                                                                                                          59
                                                                                                                                                                                                                                                                                                                                                                             st11:state<=st12;
                                                                                                                                                                                                                                                                                                                          60
                                                                                                                                                                                                                                                                                                                                                                            st12:state<=st13;
                                                                                                                                                                                                                                                                                                                                                                            st13:state<=st14;
                                                                                                                                                                                                                                                                                                                          61
                                                                                                                                                                                                                                                                                                                          62
                                                                                                                                                                                                                                                                                                                                                                            st14:state<=st15;
                                                                                                                                                                                                                                                                                                                          63
                                                                                                                                                                                                                                                                                                                                                                            st15:state<=st16;
                                                                                                                                                                                                                                                                                                                          64
                                                                                                                                                                                                                                                                                                                                                                             st16:state<=st0;
                                                                                                                                                                                                                                                                                                                          65
                                                                                                                                                                                                                                                                                                                                                                             default state<=st0;
reg clk lhz;
reg [31:0]cnt;
always @ (posedge clk)
if(cnt==32'd2/*5_000_000*/)
B begin
                                                                                                                                                                                                                                                                                                                          66
                                                                                                                                                                                                                                                                                                                                                                   endcase
                                                                                                                                                                                                                                                                                                                                                endmodule
```

图 2.流水灯



实验 4




图 3.顶层文件

4. 仿真验证




图 4.波形图

显而易见,流水灯正常工作。

5. 引脚分配

表 2.引脚分配

端	输	入端			
口	时钟信 时钟信	reset			
名	号 clk				
称					
引	T1	SW9			
脚					
编					
号					
平	T1	AB17			
台					
端					
П					

表 2.续表

输出端

LED

L								
	out[15]	out[14]	out[13]	out[12]	out[11]	out[10]	out[9]	out[8]
	В9	В8	В7	E14	C15	F11	C13	E11
	LED16	LED15	LED14	LED13	LED12	LED11	LED10	LED9



实验4

表 2.续表

输出端

LED

out[7]	out[6]	out[5]	out[4]	out[3]	out[2]	out[1]	out[0]
T17	R16	Y17	W15	W13	V15	V12	U12
LED8	LED7	LED6	LED5	LED4	LED3	LED2	LED1

Node Name	Direction	Location	I/O Bank	REF Grou	ter Locati	O Standa	Reserved	ent Strer	Slew Rate	erential I
⊳ clk_50mhz	Input	PIN_T1	2	B2_N0	PIN_T1	2.5ult)		8mAlt)		
s out[15]	Output	PIN_B9	8	B8_N0	PIN_B9	2.5ult)		8mAlt)	2 (dult)	
⁵ out[14]	Output	PIN_B8	8	B8_N0	PIN_B8	2.5ult)		8mAlt)	2 (dult)	
⁵ out[13]	Output	PIN_B7	8	B8_N0	PIN_B7	2.5ult)		8mAlt)	2 (dult)	
⁵ out[12]	Output	PIN_E14	7	B7_N1	PIN_E14	2.5ult)		8mAlt)	2 (dult)	
⁵ out[11]	Output	PIN_C15	7	B7_N1	PIN_C15	2.5ult)		8mAlt)	2 (dult)	
[≤] out[10]	Output	PIN_F11	7	B7_N1	PIN_F11	2.5ult)		8mAlt)	2 (dult)	
5 out[9]	Output	PIN_C13	7	B7_N1	PIN_C13	2.5ult)		8mAlt)	2 (dult)	
⁵ out[8]	Output	PIN_E11	7	B7_N1	PIN_E11	2.5ult)		8mAlt)	2 (dult)	
⁵ out[7]	Output	PIN_T17	5	B5_N1	PIN_T17	2.5ult)		8mAlt)	2 (dult)	
⁵ out[6]	Output	PIN_R16	4	B4_N0	PIN_R16	2.5ult)		8mAlt)	2 (dult)	
⁵ out[5]	Output	PIN_Y17	4	B4_N0	PIN_Y17	2.5ult)		8mAlt)	2 (dult)	
⁵ out[4]	Output	PIN_W15	4	B4_N0	PIN_W15	2.5ult)		8mAlt)	2 (dult)	
[≤] out[3]	Output	PIN_W13	4	B4_N1	PIN_W13	2.5ult)		8mAlt)	2 (dult)	
[™] out[2]	Output	PIN_V15	4	B4_N0	PIN_V15	2.5ult)		8mAlt)	2 (dult)	
[™] out[1]	Output	PIN_V12	4	B4_N1	PIN_V12	2.5ult)		8mAlt)	2 (dult)	
5 out[0]	Output	PIN_U12	4	B4_N1	PIN_U12	2.5ult)		8mAlt)	2 (dult)	
⊱ rst	Input	PIN AB17	4	B4 N0	PIN AB17	2.5ult)		8mAlt)		

6. 实验现象

程序开始执行后,工作台上的 LED 灯从左到右间隔一秒依次闪烁。在拨动 rst 开关后,程序重新执行,从第一个 LED 灯开始闪烁。本次实验符合所有输出预期。

三、任务二设计与实现

1. 要求

- (1) 设计一个 1010 序列检测器(不考虑序列重叠)或一个 8 位序列的序列检测器,序列为同组两位同学学号末两位相加,如相加后低于 16,需在和的基础上加 30(检测序列为结果对应的 8421BCD 码,如结果为 34,检测序列为 00110100)。
- (2) 采用 Verilog 实现状态机。
 - 2. 设计思路

任务二采用任务一的分频器,时钟信号输入到数据发生器,发生器产生的单个编码传入到检测器检测序列。检测器采用 Moore 型。



实验 4




图 5.设计思路

3. 详细设计




图 6.状态图

```
module seqdet(clk,x,reset,z,c_state,n_state);
input clk,x,reset;
                                                                    output reg z;
output reg [3:0] c_state,n_state;
parameter S0=0,S1=1,S2=2,S3=3,S4=4;
       module data_generate (clk,clr,dout);
input clk,clr;
                                                                     always @(posedge clk)
                                                                       begin
                                                                           if(c_state==S4) z=1'b1;
  else z=1'b0;
 3
       output dout;
                                                              10
 4
       reg [7:0] data;
                                                              11
 5
       reg dout;
                                                              12
                                                                        end
 6
       always@(posedge clk)
                                                              13
                                                              14
15
 7
     □ begin
                                                                     always @(c_state,x)
 8
         if(!clr)
                                                                       begin
                                                                  9
                                                                        begin
                                                              17
18
10
            dout<=0;
            data<=8'b00010100;
11
                                                              20
21
12
            end
13
         else
14
            begin
     23
                                                                           default: n_state<=S0;</pre>
15
            dout<=data[7];</pre>
                                                              24
                                                                     endcase
16
            data<={data[6:0],data[7]};</pre>
                                                              26
27
                                                                    always @(posedge clk)
if(!reset) c_state<=S0;
else c_state<=n_state;
17
18
         end
19
       endmodule
                                                                     endmodule
```

图 7.数据发生器

图 8.序列检测器



实验 4

```
module frequency_divider(clk_50mhz,rst,clk_lhz);
input clk_50mhz,rst;
output clk_lhz;
reg clk_lhz;
reg clk_lhz;
reg [31:0]cnt1;
// /parameter A=50000000;
parameter A = 2;
always@(posedge clk_50mhz)
Begin
| if(!rst)
| begin
| cnt1<=1'b0;
clk_lhz<=1'b0;
end
| else
| if(cnt1<A/2-1)
| cnt1<=cnt1+1'b1;
| else
| begin
| cnt1<=1'b0;
| clk_lhz<=-clk_lhz;
| end
| end</pre>
```

图 9.分频器




图 10.顶层文件

4. 仿真验证




图 11.波形图

可见 z 在状态机进入最后状态的时候变为 1 了,此时序列也正是检测到了 1010.

5. 引脚分配

表 3.引脚分配

端		输入	入端		输出端		
	rst	clr	clk	reset	Z		
名							
称							
引	C8	E7	T1	F8	U12		
脚							
编							
号							
平	SW6	SW7	T1	SW8	LED1		
台							
端							



实验 4

Node Name	Direction	Location	I/O Bank	REF Grou	ter Locati	O Standa	Reserved	ent Strer	Slew Rat€	erential I
⊫ clk	Input	PIN_T1	2	B2_N0	PIN_T1	2.5ult)		8mAlt)		
⊫ clr	Input	PIN_C8	8	B8_N0	PIN_E7	2.5ult)		8mAlt)		
⊫ reset	Input	PIN_F8	8	B8_N1	PIN_R18	2.5ult)		8mAlt)		
"⊳ rst	Input	PIN_E7	8	B8_N1	PIN_V21	2.5ult)		8mAlt)		
out Z	Output	PIN U12	4	B4 N1	PIN U12	2.5ult)		8mAlt)	2 (dult)	

6. 实验现象

先将 Reset 开关与 rst 开关置 1,将 clr 开关先置 0,再置 1,发现 LED 灯每隔 8 秒闪烁一次。将 Reset 开 关或 rst 开关置 0 再置 1 后,LED 灯闪烁间隔时间重置。本次实验符合所有输出预期。

四、扩展实验

1.设计思路

我们希望设计一个用户可以自行输入希望序列检测器检测的数据,于是我们在任务二的基础上增加了一个模块以实现该功能。




图 12.设计思路

2.详细设计

```
module seqdet(clk,x,reset,z,c_state,n_state);
                                                                    input clk, x, reset;
                                                                    output reg [3:0] c state,n state;
                                                                    parameter S0=0, S1=1, S2=2, S3=3, S4=4;
                                                                      always @(posedge clk)
                                                               8
                                                                        begin
                                                                            if(c state==S4) z=1'b1;
                                                               10
                                                                                else z=1'b0;
      module data generate (clk,clr,dout,indata);
                                                               11
      input clk,clr;
input [7:0] indata;
                                                               12
                                                              13
14
      output dout;
      reg [7:0] data;
reg dout;
                                                               15
                                                                      always @(c_state,x)
                                                              16 ⊟
17 ⊟
      always@(posedge clk)
                                                                          case (c state)
    □ begin
                                                                            S0:if(x) n_state<=S1; else n_state<=S0;
        if(!clr)
                                                                            S1:if(x) n_state<=S1; else n_state<=S2; S2:if(x) n_state<=S3; else n_state<=S0;
                                                              19
10
          begin
                                                              20
11
12
          dout<=0;
                                                              21
22
                                                                            S3:if(!x) n_state<=S4; else n_state<=S1;
          data<=indata;
                                                                            S4:if(x) n_state<=S1; else n_state<=S0; default: n_state<=S0;
13
14
                                                              23
                                                              24
25
                                                                   endcase
end
          dout<=data[7];
                                                                      always @ (posedge clk)
          data<={data[6:0],data[7]};</pre>
                                                              27
28
                                                                     if(!reset) c_state<=S0;</pre>
18
          end
                                                                    else c state<=n state;
    endmodule
```

图 13.数据发生器

图 14.序列检测器



实验4

```
module expand task(clk,clr,reset,rst,z,c state,n state,indata);
 2
           input clk,clr,reset,rst;
 3
           input [7:0] indata;
 4
           output z;
           output [3:0] c state, n state;
 5
           wire clk_lhz,dout;
 6
           frequency_divider(.clk_50mhz(clk),.rst(rst),.clk_1hz(clk_1hz));
 8
 9
           data_generate(.clk(clk_1hz),.clr(clr),.dout(dout),.indata(indata));
           \texttt{seqdet}(.\texttt{clk}(\texttt{clk}\_\texttt{1hz}),.\texttt{x}(\texttt{dout}),.\texttt{reset}(\texttt{reset}),.\texttt{z}(\texttt{z}),.\texttt{c}\_\texttt{state}(\texttt{c}\_\texttt{state}),.\texttt{n}\_\texttt{state}(\texttt{n}\_\texttt{state}));
10
11
12
       endmodule
```

图 15.顶层文件

3. 仿真验证




图 16.仿真验证

z 的频率变高,因为序列被设置为了 10101010。这个思路其实从另一种角度来说,构造出了新的分频器,如果控制 1010 出现的频率,分频器出的频率也可以随之改变。

4. 引脚分配

表 4.引脚分配

端				输入率	岩			
	indata[7]	indata[6]	indata[5]	indata[4]	indata[3]	indata[2]	indata[1]	indata[0
名]
称								
引	F8	E7	C8	D6	V13	AA15	M20	N18
脚								
编								
号								
平	SW8	SW7	SW6	SW5	SW4	SW3	SW2	SW1
台								
端								
端			输入	端			输出	端
	rst		clr	clk re		reset z		
名								
称								
引	E6		F7	T1		A3	U12	2
脚								
编								
号								
					<u> </u>			



数字逻辑实验报告 www.sw14 bh sw15 T1 Sw16 LED1

Node Name	Direction	Location	I/O Bank	REF Grou	ter Locati	O Standa	Reserved	ent Strer	Slew Rate	erential I
Sc_state[3]	Output				PIN_T16	2.5ult)		8mAlt)	2 (dult)	
Sc_state[2]	Output				PIN_G10	2.5ult)		8mAlt)	2 (dult)	
Sc_state[1]	Output				PIN_F10	2.5ult)		8mAlt)	2 (dult)	
Sc_state[0]	Output				PIN_D8	2.5ult)		8mAlt)	2 (dult)	
⊫ clk	Input	PIN_T1	2	B2_N0	PIN_T1	2.5ult)		8mAlt)		
⊫ clr	Input	PIN_F7	8	B8_N1	PIN_F7	2.5ult)		8mAlt)		
□ indata[7]	Input	PIN_F8	8	B8_N1	PIN_F8	2.5ult)		8mAlt)		
indata[6]	Input	PIN_E7	8	B8_N1	PIN_E7	2.5ult)		8mAlt)		
⇒ indata[5]	Input	PIN_C8	8	B8_N0	PIN_C8	2.5ult)		8mAlt)		
indata[4] indata	Input	PIN_D6	8	B8_N1	PIN_D6	2.5ult)		8mAlt)		
□ indata[3]	Input	PIN_V13	4	B4_N1	PIN_V13	2.5ult)		8mAlt)		
□ indata[2]	Input	PIN_AA15	4	B4_N1	PIN_AA15	2.5ult)		8mAlt)		
□ indata[1]	Input	PIN_M20	5	B5_N0	PIN_M20	2.5ult)		8mAlt)		
□ indata[0]	Input	PIN_N18	5	B5_N0	PIN_N18	2.5ult)		8mAlt)		
state[3]	Output				PIN_W7	2.5ult)		8mAlt)	2 (dult)	
state[2]	Output				PIN_E8	2.5ult)		8mAlt)	2 (dult)	
Sn_state[1]	Output				PIN_A5	2.5ult)		8mAlt)	2 (dult)	
state[0]	Output				PIN B5	2.5ult)		8mAlt)	2 (dult)	
reset	Input	PIN_A3	8	B8_N1	PIN_A3	2.5ult)		8mAlt)		
≗ rst	Input	PIN_E6	8	B8_N1	PIN_E6	2.5ult)		8mAlt)		
out Z	Output	PIN U12	4	B4 N1	PIN U12	2.5ult)		8mAlt)	2 (dult)	

5. 实验现象

我们将序列设置为 10101010,先将 Reset 开关与 rst 开关置 1,将 clr 开关先置 0,再置 1,发现 LED 灯 每隔 4 秒闪烁一次。将 Reset 开关或 rst 开关置 0 再置 1 后,LED 灯闪烁间隔时间重置。本次实验符合所有输出预期。

五、总结

我们小组由于疫情原因,本实验没能在上学期做完,而是在本学期去实验台上完成的实验。因为时间比较紧张,我们小组也出现了较多的低级错误。

- ①实验一中,流水灯模块是由石昊阳完成,而顶层文件则是由高立扬完成。石昊阳已经在流水灯中写入了分频器代码,而高立扬在写顶层文件的时候又加入了分屏器模块,因此是流水灯闪烁的时间间隔缩短了一倍。我们在之后的合作中会更加积极的向对方讲解自己的想法与代码,这大大的提高了我们的团队合作能力。
- ②实验一中,我们发现后八个 LED 灯不能闪烁。通过查找资料得知后八个 LED 灯需要在模式二下才能正常工作。
- ③实验二中,我们发现实验台上的现象与波形图不一致。老师告诉我们可以将顶端中的一些变量输出到实验台上,以便查找错误。我们用这个方法顺利的找到并修改了错误。




图 1-2.流水灯代码和顶层文件代码



数字逻辑实验报告 实验 4 - X T Z # # # 0 + # 0 0 0 0 0 0 4 4 4 4 8 4 图 3.流水灯波形图 图 4.状态机序列生成器 frequency_divider(.clk_Stehr(clk),.rst(rst),.clk_lhr(clk_lhr) data_generate(.clk)clk_lhr),.dr(clr),.dour(dout)); segdet(.clk)clk_lhr),.w(dout),.reset(reset),.r(z),.c_state(c_ NO A A 图 5.状态机本体 | Comment of the parameter for 图 7.任务二波形图 图 8.扩展任务序列生成器改版 G Quartus F64-B2 - Cultiforação ple pot year propos geogram D G of G & G OS O Propos sargustar frequency_divider(.clk_Shehriclk).rst(rst).clk_lhrick_hri): data_generate(.clk(clk_lhr).clr(clr).dout(dout).indata(indata)); seqder(.clk(clk_lhr).x(dout).reset(reset).x(r).c_state(c_atate).n_st NA O A A 图 9.任务二波形图 图 10.扩展任务序列生成器改版 10



实验 4




图 11.公用分频器