

实验 5

学	期	2022-2023 学	年第1学期	实验日期	2023/2/21			
学	院	信息	学部	专业	计算机科学与技	(实验班)		
班	级	210710	学 号	21071003	姓 名	高立扬		
组	号	43	学 号	21071004	姓 名	石昊阳		

评 阅 内 容

任务一	任务二	总结	格式	成绩

题	目
---	---

实验 5: 简单接口电路设计

一、实验目的

通过本实验内容的学习,掌握如何利用基本组合逻辑电路和基本时序电路解决实际问题;掌握常用简单接口电路的工作原理及控制方法,为后续综合设计的实现做好准备;学习在数字电路设计中,按模块设计电路的思想。

- 1. 通过基本逻辑电路的应用,掌握键盘扫描电路、动态数码管显示、直流电机控制、步进电机控制等电路的设计; 学会使用 Verilog HDL 设计简单接口的控制器。
- 2. 掌握在 EDA 软件中利用图形方式和硬件描述语言进行模块调用的方法。

二、任务一设计与实现

- 1. 要求:
- (1)系统时钟为 50MHz, 使用之前设计的分频器模块。
- (2)完成动态扫描模块的设计。
- (3)将个人学号显示在动态数码管上。(需要8个数码管,轮流点亮8个数码管)
- 2.设计思路

任务一要求设计一个能同时在数码管上显示出 8 位学号的电路。通过分析,我们发现可以将学号作为输入输入进 4 位 8 选 1 器中,再用扫描电路选择 4 位 8 选 1 的输出,并且决定某段数码管显示,再用 bcd 七段译码器将 4 位 8 选 1 的输出转换为数码管上的显示的数字,即可实现该电路。



实验 5




图 1.设计思路

3. 详细设计

表 1.扫描电路

· ·	
Sel	Ds
0	1111_1110
1	1111_1101
2	1111_1011
3	1111_0111
4	1110_1111
5	1101_1111
6	1011_1111
7	0111 1111

```
| State | Stat
                                                                                                                                                                                                                                                                                                                                                                                                                     module top(n_en, in1, in2, clk_50mhz, ds, led);
  input n_en, clk_50mhz;
  input [3:0] in1, in2;
                                                                                                                                                                                                                                                                                                                                                                             2
                                                                                                                                                                                                                                                                                                                                                                             3
                                                                                                                                                                                                                                                                                                                                                                                                                                               wire clk 100hz;
wire [2:0] sel;
output [7:0] ds;
output [6:0] led;
                                                                                                                                                                                                                                                                                                                                                                               4
                                                                                                                                                                                                                                                                                                                                                                             5
                                                                                                                                                                                                                                                                                                                                                                               6
                                                                                                                                                                                                                                                                                                                                                                                                                                                    wire [3:0] out;
                                                                                                                                                                                                                                                                                                                                                                             8
                                                                                                                                                                                                                                                                                                                                                                      10
                                                                                                                                                                                                                                                                                                                                                                                                                                                      // ds[7] 接入最左边的数码管,以此类推
                                                                                                                                                                                                                                                                                                                                                                                                                                                       // test02是数据选择器
                                                                                                                                                                                                                                                                                                                                                                      11
                                                                                                                                                                                                                                                                                                                                                                                                                                                  frequency_divider(.clk_50mhz(clk_50mhz), .clk_100hz(clk_100hz));
scan(.clk(clk_100hz), .ds(ds), .sel(sel));
test02(.sel(sel), .n_en(n_en), .out(out), .inl(inl), .in2(in2));
LED(.in(out), .n_en(n_en), .out(led));
                                                                                                                                                                                                                                                                                                                                                                      12
                                                                                                                                                                                                                                                                                                                                                                    13
```

图 2.扫描电路以及顶层文件

4.仿真验证



实验 5




图 3.扫描电路波形图




图 4.顶层文件波形图

如图 3 可知 ds 和 sel 的扫描电路准确无误。由图 4.,可找出初始学号被正确打印。

5.引脚分配

表 2.引脚分配

端	输	入端
П	时钟信	n_en
名	号 clk	
称		
引	T1	A3
脚		
编		
号		
平	T1	SW16
台		
端		
П		

表 2.续表

化4.沃化													
	输入端												
in1					ir	12							
in1[3]	in1[2]	in1[1]	in1[0]	in2[3]	in2[2]	in2[1]	in2[0]						



			釵	ナ	とも	ナガ・	迎了	及告			实验 5
N18		M20	AA15	V	13	AB1	17	AB18	3	С3	E5
SW1		SW2	SW3	SV	V4	SW	9	SW10)	SW11	SW12
表 2.续表											
2.2.2					输出	占端					
					d	S					
ds[7]		ds[6]	ds[5]	ds	[4]	ds[3	3]	ds[2]		ds[1]	ds[0]
							-				
V16		AA17	U22	V	22	W2	2	Y22		Y21	AB20
DS8		DS7	DS6	D	S5	DS	4	DS3		DS2	DS1
表 2.续表											
					输出	占端					
					le	d					
led[6]		led[5]	led[4	1]	led	[3]	le	ed[2]	1	led[1]	led[0]
AA20		W20	R21	L	P2	21	ı	N21		N20	M21
LA		LB	LC		L	D		LE		LF	LG
Node Name	Direction	n Location I/C) Bank REF Grou	ter Locati) Standa	Pecenyed	ant Stran	Slew Pate	erential (
- clk_50mhz		PIN_T1 2			2.5ult)		8mAlt)		erendar i		
3 ds[7]	Output	PIN_V16 4	B4_N0		2.5ult)		8mAlt)	2 (dult)			
ds[6] ds[5]	Output	PIN_AA17 4 PIN_U22 5	B4_N0 B5_N0		7 2.5ult) 2.5ult)			2 (dult) 2 (dult)			
35 ds[4]	Output	PIN_V22 5	B5_N1	PIN_V22	2.5ult)		8mAlt)	2 (dult)			
s ds[3] ds[2]	Output	PIN_W22 5 PIN_Y22 5	B5_N1 B5_N1		2.5ult) 2.5ult)			2 (dult) 2 (dult)			
⇔ ds[2] ⇔ ds[1]	Output	PIN_122 5	B5_N1	PIN_122	2.5ult)			2 (dult)			
3 ds[0]	Output	PIN_AB20 4	B4_N0		2.5ult)			2 (dult)			
in1[3]	Input	PIN_N18 5	B5_N0	PIN_N18	2.5ult)		8mAlt)				
in1[2] in 1[1]	Input	PIN_M20 5	B5_N0		2.5ult)		8mAlt)				
in1[1] in1[0]	Input Input	PIN_AA15 4 PIN_V13 4	B4_N1 B4_N1		2.5ult) 2.5ult)		8mAlt) 8mAlt)				
⇒ in2[3]	Input	PIN_AB17 4	B4_N0		2.5ult)		8mAlt)				
in2[2]	Input	PIN_AB18 4	B4_N0	PIN_AB18	3 2.5ult)		8mAlt)				
⇒ in2[1]	Input	PIN_C3 8	B8_N1		2.5ult)		8mAlt)				
in2[0] sed[6]	Input	PIN_E5 8	B8_N1		2.5ult)		8mAlt)	2 (dult)			
led[6] led[5]	Output	PIN_AA20 4 PIN_W20 5	B4_N0 B5_N1		2.5ult) 2.5ult)		8mAlt)	2 (dult) 2 (dult)			
- ICUI J	Output	PIN_W20 5	B5_N0		2.5ult)			2 (dult)			
	Output	PIN_P21 5	B5_N0		2.5ult)			2 (dult)			
			B5_N0		2.5ult)			2 (dult)			
<pre> siled[4] siled[3] siled[2]</pre>	Output	PIN_N21 5									
5 led[4]5 led[3]5 led[2]5 led[1]	Output	PIN_N20 5	B5_N0	PIN_N20	2.5ult)			2 (dult)			
<pre> siled[4] siled[3] siled[2]</pre>				PIN_N20 PIN_M21				2 (dult) 2 (dult)			

LED 屏上从左到右依次输出 21071000。若改变输入端,输出的学号也会随输入端的改变而改变。如果 改变 en 开关, LED 屏被关闭。与实验预期相符。

三、任务二设计与实现



实验 5

1. 要求

- (1)系统时钟为 50MHz, 使用之前设计的分频器模块。
- (2)实现 4×4 键盘识别。
- (3)将按键显示在数码管上。(只需要1位数码管,按下某个键时数码管显示对应数字)

2. 设计思路

任务二要求设计一个用 4*4 键盘识别的数码管显示器。通过分析发现,该任务难点在与如何判断键盘上哪个按键被摁下。我们发现可以将键盘分别以行和列分组,当按键被摁下,其对应的行线和列线变为低电平。用高频扫描其状态即可判断哪一按键被摁下。




图 5.设计思路

3. 详细设计

```
35
                                                                                       case (swc)
          dule button(swc, swr0, swr1,swr2,swr3, clk ,key);
input clk;
input [3:0] swc;
output reg swr0, swr1, swr2, swr3;
output reg [3:0] key;
                                                                             36
                                                                                                                           4'b0111:key <= 4'b0111;
                                                                             37
                                                                                                                          4'b1011:key <= 4'b0110;
                                                                             38
                                                                                                                           4'b1101:key <= 4'b0101;
         always@(posedge clk)
    case({swr0, swr1, swr2, swr3})
    4'b011:{swr0, swr1, swr2, swr3} <= 4'b101;
    4'b101:{swr0, swr1, swr2, swr3} <= 4'b110;
    4'b110:{swr0, swr1, swr2, swr3} <= 4'b110;
    4'b110:{swr0, swr1, swr2, swr3} <= 4'b110;
    default:{swr0, swr1, swr2, swr3} <= 4'b011;
    default:{swr0, swr1, swr2, swr3} <= 4'b011;
                                                                             39
                                                                                                                           4'b1110:key <= 4'b0100;
                                                                                                                           default: key <= 4'b00000;
                                                                             40
                                                                             41
                                                                                                                   endcase
                                                                             42
                                                                                                          else if(swr0==0)
             endcase
                                                                             43
                                                                                       case (swc)
          always@(posedge clk)
             if(swr3==0)
                (swr3==0)
case(swc)
4'b0111:key <= 4'b1111;
4'b1011:key <= 4'b1101;
4'b1011:key <= 4'b1101;
4'b1101:key <= 4'b1101;
default:key <= 4'b1000;
endcase
se if(swr2==0)
case(swc)
4'b0111:key <= 4'b1001;
4'b1011:key <= 4'b1001;
4'b1011:key <= 4'b1001;
4'b1101:key <= 4'b1000;
endcase
                                                                             44
                                                                                                                           4'b0111:key <= 4'b0011;
                                                                             45
                                                                                                                          4'b1011:key <= 4'b0010;
                                                                             46
                                                                                                                           4'b1101:key <= 4'b0001;
                                                                             47
                                                                                                                           4'b1110:key <= 4'b00000;
                                                                                                                          default: key <= 4'b00000;
                                                                             48
                                                                             49
                                                                                                                   endcase
                                                                             50
                                                                                                   end
             endcase
else if(swr1==0)
                                                                             51
                                                                                                   endmodule
```

图 6.键盘扫描电路

```
module top(clk_50mhz, swc, n_en, sel, keyboard sel, l input n_en, clk_50mhz, keyboard_sel;// 键盘模式开关input [3:0] swc;
                                                                                  ledout);
 2
 3
           output sel = 1'b0;
 4
           wire clk;
 5
 6
           wire [3:0] key;
 7
           output [6:0] ledout;
 8
           frequency_divider(.clk_50mhz(clk_50mhz), .clk_100hz(clk));
 9
           button(.clk(clk), .swc(swc), .key(key));
led(.in(key), .n_en(n_en), .out(ledout));
10
11
12
       endmodule
13
14
```



实验 5

图 7.顶层文件

表 3.键盘扫描

Swr[3:0]低->高位(in)	Swc[3:0]高->低位(out)	Key(out)高->低位
0111	1110	0000
	1101	0001
	1011	0010
	0111	0011
1011	1110	0100
	1101	0101
	1011	0110
	0111	0111
1101	1110	1000
	1101	1001
	1011	1010
	0111	1011
1110	1110	1100
	1101	1101
	1011	1110
	0111	1111

4. 仿真验证




图 8.波形图

由图 8.,再根据代码所写和 3.中的功能表,可以看出键盘扫描得到的结果准确无误,与键盘上数字 对应关系一致。

5. 引脚分配

表 4.引脚分配

端		输入端										
		sv	wc	n_en	clk	sel						
名 称	swc[3]	Swc[2]	Swc[1]									
引	A13	F9	D10	E7	T1	V16						
脚												
编												
号												



实验 5

平	SWC3	SWC2	SWC1	SWC0	SW7	T1	DS8
台							
端							
口							

表 4.续表

输出端

led

led[6]	led[5]	led[4]	led[3]	led[2]	led[1]	led[0]
AA20	W20	R21	R21 P21		N20	M21
LA	LB	LC	LD LE		LF	LG
Swr0		Swr1		Swr2		Swr3
A14		A15	A15			C4
Swr0		Swr1		Swr2	Swr3	

Node Name	Direction	Location	I/O Bank	REF Grou	ter Locati	O Standa	Reserved	ent Strer	Slew Rate	erential
≝ clk	Output	PIN W15	4	B4 N0	PIN W15	2.5ult)		8mAlt)	2 (dult)	
clk_50mhz	Input	PIN_T1	2	B2_N0	PIN_T1	2.5ult)		8mAlt)		
s key[3]	Output	PIN_U12	4	B4_N1	PIN_U12	2.5ult)		8mAlt)	2 (dult)	
key[2]	Output	PIN_V12	4	B4_N1	PIN_V12	2.5ult)		8mAlt)	2 (dult)	
s key[1]	Output	PIN_V15	4	B4_N0	PIN_V15	2.5ult)		8mAlt)	2 (dult)	
s key[0]	Output	PIN_W13	4	B4_N1	PIN_W13	2.5ult)		8mAlt)	2 (dult)	
s ledout[6]	Output	PIN_AA20	4	B4_N0	PIN_AA20	2.5ult)		8mAlt)	2 (dult)	
s ledout[5]	Output	PIN_W20	5	B5_N1	PIN_W20	2.5ult)		8mAlt)	2 (dult)	
<pre>s ledout[4]</pre>	Output	PIN_R21	5	B5_N0	PIN_R21	2.5ult)		8mAlt)	2 (dult)	
<pre>s ledout[3]</pre>	Output	PIN_P21	5	B5_N0	PIN_P21	2.5ult)		8mAlt)	2 (dult)	
s ledout[2]	Output	PIN_N21	5	B5_N0	PIN_N21	2.5ult)		8mAlt)	2 (dult)	
s ledout[1]	Output	PIN_N20	5	B5_N0	PIN_N20	2.5ult)		8mAlt)	2 (dult)	
s ledout[0]	Output	PIN_M21	5	B5_N0	PIN_M21	2.5ult)		8mAlt)	2 (dult)	
⊸ n_en	Input	PIN_E7	8	B8_N1	PIN_E7	2.5ult)		8mAlt)		
sel sel	Output	PIN_V16	4	B4_N0	PIN_V16	2.5ult)		8mAlt)	2 (dult)	
swc[3]	Input	PIN_A13	7	B7_N1	PIN_A13	2.5ult)		8mAlt)		
swc[2]	Input	PIN_F9	8	B8_N1	PIN_F9	2.5ult)		8mAlt)		
⇒ swc[1]	Input	PIN_D10	8	B8_N0	PIN_D10	2.5ult)		8mAlt)		
swc[0]	Input	PIN_B10	8	B8_N0	PIN_B10	2.5ult)		8mAlt)		
≝ swr0	Output	PIN_A14	7	B7_N1	PIN_A14	2.5ult)		8mAlt)	2 (dult)	
≝ swr1	Output	PIN_A15	7	B7_N1	PIN_A15	2.5ult)		8mAlt)	2 (dult)	
≝ swr2	Output	PIN_A16	7	B7_N1	PIN_A16	2.5ult)		8mAlt)	2 (dult)	
swr3	Output	PIN_C4	8	B8_N1	PIN_C4	2.5ult)		8mAlt)	2 (dult)	
< <nede>></nede>	·	_			100000					

6. 实验现象

摁下键盘的某一按钮,其对应的数字可以在 LED 屏上显示出来。如果改变 en 开关,LED 屏被关闭。与实验预期相符。

四、扩展实验

1.设计思路

我们希望将任务一和二结合起来,设计一个可以使用户通过键盘扫描,自行决定数码管后两位的学号,于是我们将任务一和二相连,稍作修改,添加了 num_sel 来决定键盘输入的是两位中的哪一位,新增了



实验 5

keyl 和 key2 寄存器分别负责记录 in1 和 in2, 修改 case 中的 default 使得不按下键盘的时候, key 保留上一次的输入




图 9.设计思路

2. 详细设计

```
53
         always @ (posedge clk)
// 给key1赋值
54
55
             if(num_sel == 0)
56
    begin
                   key1 <= key;
57
58
                   key2 <= key2;
59
                end
         // 给key2赋值
60
61
             else
                begin
62
    F
                   key1 <= key1;</pre>
63
                   key2 <= key;
64
                end
65
```

图 10.键盘扫描电路新增代码

```
| module expand task(num sel, n en, clk_50mhz, ds, led, swc);
| input n en, clk_50mhz, num_sel;
| input [3:0] swc;
| wire (3:0] inl, in2;
| wire clk_100hz;
| wire clk_100hz;
| wire (2:0] sel;
| output [7:0] ds;
| output [7:0] ds;
| output [6:0] led;
| wire (3:0] out;
| // ds[0] ½&&& coutput [6:0] led;
| wire (3:0] out;
| // ds[0] ½&&& coutput [6:0] led;
| wire (3:0] out;
| // ds[0] ½&&& coutput [6:0] led;
| wire (3:0] out;
| // ds[0] ½&&& coutput [6:0] led;
| ds[0] ½&& coutput
```

图 11.顶层文件

3. 仿真验证



实验 5




图 12.仿真验证

如图 12., 我们通过 num_sel 分别控制键盘输入后两位学号, 我们将两位学号分别写入为 C 和 2, 可见学号随即打印为 210710C2, 证明了准确性, 也证明了修改 case 中的 default 使得最近一次键盘输入确实被保留。由于扫描频率很高, 因此键盘颤动带来的影响可以忽略。

4.引脚分配

表 5.引脚分配

端	输入端										
П		SV	n en	clk	Num sel						
名			_		_						
称	swc[3]										
引	A13	F9	D10	B10	E7	T1	F8				
脚											
编											
号											
平	SWC3	SWC2	SWC1	SWC0	SW15	T1	SW8				
台											
端											
口											

表 5.续表

1		1111
输	ш	77
THI	iTi	1/2 rfrr

ds

ds[7]	ds[6]	ds[5]	ds[4]	ds[3]	ds[2]	ds[1]	ds[0]
V16	AA17	U22	V22	W22	Y22	Y21	AB20



		数	字逻辑	异实品	俭报告			实验 5				
DS8	DS7	DS6	DS5	DS4	DS3	3	DS2	DS1				
	输出端											
	led											
led[6]	led[5]	led[4]	led[4] le		[3] led[2]		led[1]	led[0]				
AA20	W20	R21	P	21	N21		N20	M21				
LA	LB	LC	L	LD			LF	LG				
Sw	vr0	Sw	r1	Swr2		Swr3		wr3				
A	14	Al	15	A16 C		C4						
Swr0		Sw	r1		Swr2		S	wr3				

Node Name	Direction	Location	I/O Bank	REF Grou	ter Locati	O Standa	Reserved	ent Strer	Slew Rate	erential
clk 50mhz	Input	PIN T1	2	B2 N0	PIN T1	2.5ult)		8mAlt)		
5 ds[7]	Output	PIN V16	4	B4 N0	PIN V16	2.5ult)		8mAlt)	2 (dult)	
5 ds[6]	Output	PIN AA17	4	B4 N0	PIN AA17	2.5ult)		8mAlt)	2 (dult)	
5 ds[5]	Output	PIN U22	5	B5 N0	PIN U22	2.5ult)		8mAlt)	2 (dult)	
5 ds[4]	Output	PIN_V22	5	B5_N1	PIN V22	2.5ult)		8mAlt)	2 (dult)	
5 ds[3]	Output	PIN_W22	5	B5_N1	PIN_W22	2.5ult)		8mAlt)	2 (dult)	
[™] ds[2]	Output	PIN_Y22	5	B5_N1	PIN_Y22	2.5ult)		8mAlt)	2 (dult)	
[™] ds[1]	Output	PIN_Y21	5	B5_N1	PIN_Y21	2.5ult)		8mAlt)	2 (dult)	
[™] ds[0]	Output	PIN_AB20	4	B4_N0	PIN_AB20	2.5ult)		8mAlt)	2 (dult)	
led[6]	Output	PIN_AA20	4	B4_N0	PIN_AA20	2.5ult)		8mAlt)	2 (dult)	
led[5]	Output	PIN_W20	5	B5_N1	PIN_W20	2.5ult)		8mAlt)	2 (dult)	
5 led[4]	Output	PIN_R21	5	B5_N0	PIN_R21	2.5ult)		8mAlt)	2 (dult)	
5 led[3]	Output	PIN P21	5	B5 N0	PIN P21	2.5ult)		8mAlt)	2 (dult)	
5 led[2]	Output	PIN_N21	5	B5_N0	PIN_N21	2.5ult)		8mAlt)	2 (dult)	
5 led[1]	Output	PIN_N20	5	B5_N0	PIN_N20	2.5ult)		8mAlt)	2 (dult)	
5 led[0]	Output	PIN_M21	5	B5_N0	PIN_M21	2.5ult)		8mAlt)	2 (dult)	
⊸ n_en	Input	PIN_E7	8	B8_N1	PIN_E7	2.5ult)		8mAlt)		
⊸ num_sel	Input	PIN_F8	8	B8_N1	PIN_F8	2.5ult)		8mAlt)		
swc[3]	Input	PIN_A13	7	B7_N1	PIN_A13	2.5ult)		8mAlt)		
swc[2]	Input	PIN_F9	8	B8_N1	PIN_F9	2.5ult)		8mAlt)		
swc[1]	Input	PIN_D10	8	B8_N0	PIN_D10	2.5ult)		8mAlt)		
swc[0]	Input	PIN_B10	8	B8_N0	PIN_B10	2.5ult)		8mAlt)		
≝ swr0	Output	PIN_C4	8	B8_N1	PIN_C4	2.5ult)		8mAlt)	2 (dult)	
≝ swr1	Output	PIN_A16	7	B7_N1	PIN_A16	2.5ult)		8mAlt)	2 (dult)	
≝ swr2	Output	PIN_A15	7	B7_N1	PIN_A15	2.5ult)		8mAlt)	2 (dult)	
≝ swr3	Output	PIN A14	7	B7 N1	PIN A14	2.5ult)		8mAlt)	2 (dult)	

5.实验现象

LED 屏上从左到右依次输出 21071000。若通过键盘改变输入端,输出的学号也会随输入端的改变而改变。可以通过 sel 选择希望改变的位。如果改变 en 开关,LED 屏被关闭。与实验预期相符。

五、总结

在任务一中,我们第一次将代码下载到到实验台上的现象是 LED 屏幕上显示乱码。于是我们重新下载了程序,并重启了实验台,让实验台显示恢复了正常

在任务二中,由于疫情过后对软件操作生疏,在引脚分配的时候没有设置 swr 和 clk,导致实验出错。 经过此次实验,我们在实验六和七中每次都详细检查引脚分配错误和少分配的问题,极大地避免了因为 此错误导致的实验结果错误。



实验 5




图 1-2 扫描电路和顶层文件




图 3-4 扫描电路和顶层文件波形图




图 5-6 键盘扫描电路和顶层文件




图 7.顶层文件波形图

图 8.扩展任务键盘扫描



实验 5




图 9.扩展任务顶层文件

图 10.扩展任务仿真验证