
1. ЖИВЛЕННЯ J4 акумулятор –> 3V3_AON (завжди) і 5V_SW (за WAKE) –> модуль FPGA




J4 Micro–Fit 3.0 кутовий 43650–0200 (парна частина 43645–0200, контакти 43030), 5 A, на краю плати під J1.

F1 2 A інерційний; D2 SMBJ36A перед D1: мовчить при 35 В (ISO 16750–2 B), імпульси ISO 7637–2 тисне до ~50 В.

3V3_AON (U5) завжди: FOT, U1, U4; на стоянці разом ~50 мкА. Без 3V3_AON обхід мертвий і кільце розірване.

5V_SW (U6, 80 В, 400 кГц) за WAKE: модуль FPGA, від його виводу 16 ще U3 і J6, ~0.3 A. L2 + C44/C45: 400 кГц не в джгут.


2. ПРОБУДЖЕННЯ (U4)



U4: кожен фронт RX перезапускає ~0.1 с (R6 x C9). Кільце спить –> WAKE = 0 –> U6 вимкнений, FPGA без живлення. Полярність STATUS знати не треба. Світло з'явилось –> за один фронт WAKE = 1, U6 стартує, модуль конфігурується з власної флеш–пам'яті (~0.3 с) і слухає.

Сторожа обходу (U11 у MOST25–to–AUDIO) тут немає: обхід не перемикається, він завжди прямий.

3. КІЛЬЦЕ J1 = вхід і вихід MOST (обидва волокна); прямий прохід, завжди живлено



волокно ВІД попереднього вузла –> RX

волокно ДО наступного вузла <– TX


R3 || R42 = 2 x 27k = 13k5: RGAIN –> TXVCC (AN 5344: 13.5..33k).

FB1/FB2 + 100n + 10u: RX і TX окремо.

R7: RXD у 0, коли приймач спить.


RX –> R1 –> U1 –> R2 –> TX: прямий прохід завжди, як обхід вузла OS8104 після скидання. Мережа нас не бачить. FPGA лише слухає RX_BUF (через U3) і нічого в кільце не повертає; мультиплексора і регенерації тут немає.

4. РОЗВ'ЯЗКА FPGA



U3 від 3V3_SW: поки FPGA не працює, він (Ioff) не вантажить лінію кільця. Один сигнал у FPGA: RX_BUF –> RX_IN. Тригера U9 немає: FPGA нічого не передає в кільце.

5. FPGA Sipeed Tang Nano 20K



Контакти 1..20 / 21..40 згори вниз, від USB–C, навпаки — від GW2AR + що на ньому на платі (datasheet v1.3).

RX_IN –> 27 (LCD_B7) через IDES8 на 792 Мвиб/с (1.26 нс), як у MOST25–to–AUDIO; 28 (його пара) вільний.

SPDIF_F <– 42 (LCD_R3, IOB42B) через OSER8 на тій самій сітці; пара IOB42A у QN88 не виведена. Обидва лише на порожньому роз'ємі L

3V3_SW = вивід FPGA 16 (контакт 7, LED1) у постійній 1: U3 і J6. 3V3 модуля (19, 36) вільні; 3V3_SW не перетинає WAKE.

D3: USB і 5V_SW разом не з'єднуються; U6 дає 5.3 В, на модулі ~5.0 В. Решта виводів вільна; логи – USB–UART модуля.

0. ПРО ПЛАТУ


Зчитувач кільця MOST25 для JLR (XF X250): стоїть у кільці як прямий оптичний прохід (J1, U1), а FPGA слухає копію лінії. Вона бере стерео головного пристрою з каналів, які називає Connect підсилювачу, гучність і mute з його ж повідомлень (SpeakerLevel у ØБ або статус шлюзу 0xF0.0x409), і віддає S/PDIF на TOSLINK (J6).

Один тактовий домен: такт кільця живе в поїзді тіків FPGA, фронти S/PDIF на сітці 1.26 нс через OSER8.

Проти MOST25–to–AUDIO v1.5 немає: U2, U9, U11 (регенерація), U7 Si514 з U8, M2 ESP32 з U10, U12..U17 (вхід TOSLINK, ASRC, ЦАП, лінійний вихід), J2, J3, J5, J7. Нумерація решти збережена, щоб порівнювати з тією платою.

Нічого на кільце не передається: обхід живиться завжди (3V3_AON), FPGA вмикається за світлом у волокні (WAKE). Що дасть лише запис у машині: яке з двох повідомлень гучності йде підсилювачу, крива байта 0x409, Connect.


6. ВИХІД J6 TOSLINK: S/PDIF з FPGA (OSER8, сітка 1.26 нс)



SPDIF_F (FPGA 42) –> R28 –> J6 PLT237/T10WH: один вихід, лише TOSLINK (коаксіального J7 немає).

Vcc передавача з 3V3_SW (вивід FPGA 16): 5.5 мА типово, до 10 мА. C31 100n біля J6; C32 лише 1u: при старті його заряджає ніжка FPGA. Корпус T10: виводи 8.76 мм від краю, лапка на краю, порт за краєм на 2.35 мм.

7. ТЕСТОВІ ТОЧКИ



Шини і земля під щуп. Лінії кільця без точок: RX_BUF на виводі 4 U1, RX_IN на U3.

MOST25 bypass, an FPGA listening, S/PDIF out on TOSLINK, one clock
Generated by reader_hw/gen_reader.py, cut from MOST25–to–AUDIO v1.5

Sheet: /
File: most_reader.kicad_sch

Title: JLR MOST Reader: the board

Size: A3	Date: 2026–10–03	**Rev: 0.1**
KiCad E.D.A. 10.0.6		Id: 1/1