
1. ЖИВЛЕННЯ J4 акумулятор –> 3V3_AON (завжди) і 5V_SW (за WAKE) –> 5V_HOST (M2)




Захист: F1 запобіжник, D1 від переполюсовки, D2 TVS.

3V3_AON (U5) завжди: FOT, U1, U2, U4, U11. На стоянці (кільце спить) разом до ~60 мкА: FOT у сні <= 25, логіка, LDO 2.7.

5V_SW (U6) вмикає WAKE: модуль FPGA. VOUT = 1.0 В x (1 + R4/R5) = 5.31 В; після D3 ~5.0 В.

5V_HOST (U10): живлення M2 (ESP32), до 0.52 А (R22); 5 В з USB модуля назад у 5V_SW не проходять.


2. ПРОБУДЖЕННЯ (U4) І СТОРОЖ ОБХОДУ (U11)



U4: кожен фронт RX перезапускає ~0.1 с (R6 x C9). Кільце спить –> WAKE = 0 –> U6 вимк., FPGA без живлення. Полярність STATUS знати не треба.


U11: TX_SEL = 1, лише поки LOCK = 1 і фронти TX_REGEN є (R23 x C25 ~10 мкс; TX без фронтів довше – не MOST). TX став (такт, U9, FPGA) –> TX_SEL = 0: обхід. R8: FPGA не завантажена –> LOCK = 0 –> обхід.

8. ХОСТ M2 = ESP32-DevKitC-VIE



M2: ESP32-DevKitC-VIE (WROVER-IE): 8 МБ PSRAM, антена IPEX (виносна, 2.4 ГГц), –40...85 °C. Гнізда 2 x 1x19, крок 2.54, між рядами 25.40 мм. 5V_HOST –> 5V: USB модуля – через його діод. UART 3 Мбод: IO33 <– UART_TX, IO25 –> UART_RX. I2S slave: IO34/35 <– BCLK/LRCK, IO27 –> DIN.

3. КІЛЬЦЕ J1 = вхід і вихід MOST (обидва волокна); ретрансляція, завжди живлено



волокно ВІД попереднього вузла –> RX

волокно ДО наступного вузла <– TX

R3 13k7: RGAIN –> TXVCC (AN 5344).


FB1/FB2 + 100n + 10u: RX і TX окремо.

R7: RXD у 0, коли приймач спить.

S = TX_SEL = 0: FPGA вимкнена, без захоплення або TX став –> прямий прохід RX –> TX.

S = 1 (LOCK і фронти TX, U11): TX = перегенерований сигнал з FPGA. Мережа нас не бачить.

4. РОЗВ'ЯЗКА FPGA, ТРИГЕР TX




U3, U9 від 3V3_SW: коли FPGA вимкнена, вони (Ioff) не вантажать лінії.

U9: фронти TX на такті Si514 (RT_CLK).

Q –> U2 (TX_REGEN) і в FPGA (TX_FB).

5. FPGA Sipeed Tang Nano 20K




Контакти 1..20 / 21..40 згори вниз, від USB-C; назва = вивід GW2AR + що на ньому на платі (datasheet v1.3).

Кільце і Si514 – лише на виводах LCD (порожній роз'єм). На HSPI і TF (80, 85) – лише UART, MCLK, I2S, SD1.

CLK_1024 (Si514) –> 77 (GCLKT_1). TX_FB –> 25 через IDES8 (1.26 нс); він займає пару, тому 26 не підключено.

D3: USB і 5V_SW разом не з'єднуються; U6 дає 5.3 В, на модулі ~5.0 В.

6. ТАКТ ПЕРЕГЕНЕРАЦІЇ Si514 = 1024 x FS кільця (45.16 / 49.15 МГц), крутить FPGA




U7 Si514: будь-який з полиці з 3.3 В CMOS – у номері після 514 літера C, M або N. Під U7 три посадкові місця (5x7, 3.2x5, 2.5x3.2): паяти одне.

CLK+ –> FPGA (clk_r = 1024 Fs) і через R15 на U9: фронти TX стоять на такті Si514, а не на виході FPGA. CLK– не потрібен.

FPGA сама знаходить I2C адресу Si514 (перебирає 0x08..0x77) і крутить M (dpll.v): затримка TX_FB відносно RX_IN до 1.26 нс, крок 0.026 ppb.

На старті центрування (FCAL, до 10 мс): вихід Si514 тоді у високому імпедансі, R14 і R17 тримають лінії в 0. U8: окремий LDO з 5V_SW.

7. ВИХОДИ J2: аналізатор (MCLK, 2 x TDM8, UART_TX); J3: стерео I2S для ЦАП / DSP



J2 SDO/SD1: байти кадру 0..31 / 32..63, кадр TDM = кадр MOST.

J2 UART_TX: сирі керувальні блоки (ті самі, що читає M2).

J3: I2S, BCLK 64 Fs, слоти 32 біт, 24 біт з регулюваннями ГУ.

Входів на J2 і J3 немає: хост один – M2 (блок 8).

RN1, RN2, R18..R21 (33 Ом) – біля виводів FPGA.

MCLK на J2 і J3 – з окремих виводів FPGA, без відгалуження.

Repeater with regeneration and a bypass watchdog; FPGA; ESP32 host; TDM, UART, I2S out
Generated by listener_hw/gen_listener.py

Sheet: /
File: most_listener.kicad_sch

Title: MOST25 to AUDIO: listener board

Size: A3	Date: 2026-09-26	Rev: 0.2
KiCad E.D.A. 10.0.6		Id: 1/1