1. ЖИВЛЕННЯ   J4 акумулятор -> 3V3_AON (завжди) і 5V_SW (за WAKE) -> 5V_HOST (M2)


J4
VBAT
GND
VBAT_IN
F1 2A T
D1 SS34
L2 22u
D2 SMBJ36A
C83 100n 100V
C1 10u 100V
C2 100n 100V
VBAT_P
U5 TPS788133DRV
3V3_AON
C80 100n
C3 2u2
5V_SW
U10 TPS25530BVR
5V_HOST
C23 10u 16V
C24 10u 6V3
R22 24k9 1%
U6 LMR38020F
VIN
BOOT
RT/SYNC
EN
SW
FB
PG
C82 100n 100V
C47 100n 100V
C45 100u 63V
C46 100n 100V
C44 100u 63V
C43 100n 100V
C4 4u7 100V
R31 64k9 1%
C6 100n
L1 15u
R4 100k
R5 23k2
C7 47u 10V
WAKE

J4 Molex Micro-Fit 3.0 кутовий 43650-0200 на лівому краю під J1 (відповідна частина 43645-0200, контакти 43030), із защіпкою, 5 А. Захист: F1 2 А інерційний; D2 SMBJ36A перед D1: мовчить при 35 В (ISO 16750-2 B), імпульси ISO 7637-2 тисне до ~50 В.

3V3_AON (U5) завжди: FOT, U1, U2, U4, U11. На стоянці (кільце спить) разом до ~60 мкА: FOT у сні <= 25, логіка, LDO 2.7.

5V_SW (U6 LMR38020, 80 В, 400 кГц) вмикає WAKE: модуль FPGA і U14 (3V3_DA, блок 9). VOUT 5.31 В. C44/C45 + L2 22 мкГн: дзвін джгута і 400 кГц не в джгут.

5V_HOST (U10): живлення M2 (ESP32), межа ~1 А (R22 24k9): радіо модуля бере піки понад 0.5 А; 5 В з USB модуля назад у 5V_SW не проходять.

2. ПРОБУДЖЕННЯ (U4) І СТОРОЖ ОБХОДУ (U11)


3V3_AON
C8 100n
U4
CLR
B
A
REXT/CEXT
CEXT
Q
74LVC1G123
RX_BUF
R6 100k
C9 1u
WAKE
C26 100n
U11
LOCK
R8 10k
TX_REGEN
R23 10k
C25 1n
TX_SEL

U4: кожен фронт RX перезапускає ~0.1 с (R6 x C9). Кільце спить -> WAKE = 0 -> U6 вимк., FPGA без живлення. Полярність STATUS знати не треба.

U11: TX_SEL = 1, лише поки LOCK = 1 і фронти TX_REGEN є (R23 x C25 ~10 мкс; TX без фронтів довше — не MOST). TX став (такт, U9, FPGA) -> TX_SEL = 0: обхід. R8: FPGA не завантажена -> LOCK = 0 -> обхід.

8. ХОСТ   M2 = ESP32-DevKitC-VIE


M2
3V3
GND
IO23
IO22
IO21
GND
IO27
GND
IO13
IO4
IO15
5V
CLK
I2S_LRCK_D
I2S_BCLK_D
R21 33
I2S_DIN_F
OPT_NPCM
OPT_ERR
UART_TX_F
R20 33
UART_RX_F
5V_HOST
ESP32-DevKitC-VIE

M2: ESP32-DevKitC-VIE (WROVER-IE): 8 МБ PSRAM, антена IPEX (виносна, 2.4 ГГц), -40...85 °C.
Гнізда 2 x 1x19, крок 2.54, між рядами 25.40 мм.
5V_HOST -> 5V; USB модуля — через його діод.
UART 3 Мбод: IO4 <- UART_TX, IO15 -> R20 -> UART_RX.
I2S slave: IO22/23 <- BCLK/LRCK, IO21 -> R21 -> DIN.
IO13 <- OPT_ERR, IO27 <- OPT_NPCM (U12, блок 9; v1.3).
v1.2: зв'язки з FPGA — на ряду, що дивиться на M1.

11. ЛІНІЙНИЙ ВИХІД   стерео J3 -> U15 PCM5102A -> J8 L, J9 R (RCA, 2.1 Brms)


5V_A
U16 LP5907MFX-3.3
3V3_DAC
C50 1u
C51 1u
I2S_BCLK_D
I2S_LRCK_D
I2S_DOUT_D
LOCK
BCK
LRCK
DIN
XSMT
SCK
FMT
FLT
DEMP
U15
PCM5102A
CPVDD
AVDD
DVDD
OUTL
OUTR
CAPP
CAPM
VNEG
LDOO
CPGND
AGND
DGND
R32 4k7
R43 4k7
C69 820p
C71 390p
U17 OPA1678
R45 100
C61 2n2
D5 PESD5V0S1BL
J8 LINE L
R33 4k7
R44 4k7
C72 390p
C70 820p
VNEG_A
R46 100
C62 2n2
D6 PESD5V0S1BL
J9 LINE R
C57 2u2
C58 2u2
C59 100n
C60 10u
5V_SW
C73 1u
C74
U18 TPS60403
VNEG_P
C75 4u7
C52 100n
C53 2u2
C54 100n
C55 4u7
C56 100n
C78 100u 16V
C79 100n
C76 100n
C77 100n

U15 PCM5102A, апаратний режим: FMT = 0 (I2S), FLT = 0 (звичайна затримка), DEMP = 0. SCK на землі: PLL бере такт з BCK (3 проводи, BCK = 64 Fs).

Вхід — те саме стерео, що на J3. XSMT = LOCK: без захоплення кільця і до конфігурації FPGA (R8) ЦАП приглушений; спад і підйом за 104 відліки.

Вихід 2.1 Brms відносно землі, без розділових конденсаторів. U17: повторювач з ФНЧ Саллена-Кі 2-го порядку (Баттерворт, 60 кГц), C0G; далі 100 Ом + 2.2 нФ і D5, D6 (ESD)

U17 живиться від +5V_SW і VNEG_A (-5.2 В, U18 TPS60403): вихід до шин, вхід до V-, тож +-3 В сигналу проходять з запасом. J8, J9 пад 3: як у J7, зміряти на зразку.

U16 LP5907: 3V3_DAC від 5V_SW. Ємність на його виході — до 10 мкФ, тому AVDD 4.7 мкФ і CPVDD 2.2 мкФ замість 10 мкФ з рис. 33.

На платі кожен конденсатор ряду стоїть біля свого виводу: C52, C53 — CPVDD; C54, C55 — AVDD; C56 — DVDD.

3. КІЛЬЦЕ   J1 = вхід і вихід MOST (обидва волокна); ретрансляція, завжди живлено


3V3_AON
FB1 600R
FB2 600R
C18 10u
C10 100n
C19 100n
C20 10u
R3 27k
R42 27k
J1
RXVCC
TXVCC
RGAIN
RXD
STATUS
TXD
RXGND
TXGND
SHIELD
1-1394640-1
R1 150
R7 100k
U1
74LVC1G34
C17 100n
R53 33
RX_BUF
TX_REGEN
TX_SEL
U2
74LVC1G157
R9 10k
C11 100n
R2 150

волокно ВІД попереднього вузла -> RX
волокно ДО наступного вузла <- TX
R3 || R42 = 2 x 27k = 13k5: RGAIN -> TXVCC (AN 5344: 13.5..33k).
FB1/FB2 + 100n + 10u: RX і TX окремо.
R7: RXD у 0, коли приймач спить.

S = TX_SEL = 0: FPGA вимкнена, без захоплення або TX став -> прямий прохід RX -> TX.
S = 1 (LOCK і фронти TX, U11): TX = перегенерований сигнал з FPGA. Мережа нас не бачить.

4. РОЗВ'ЯЗКА FPGA, ТРИГЕР TX


3V3_SW
C12 100n
U3
RX_BUF
RX_IN_U3
74LVC1G125
C16 100n
U9
TX_PRE
RT_CLK
TX_REGEN
R16 33
TX_FB
74LVC1G79

U3, U9 від 3V3_SW: коли FPGA вимкнена, вони (Ioff) не вантажать лінії.
U9: фронти TX на такті Si514 (RT_CLK).
Q -> U2 (TX_REGEN) і в FPGA (TX_FB).

5. FPGA   Sipeed Tang Nano 20K

v1.2: лінії праворуч — з правого ряду в порядку J2, J3, ЦАП, хост; U13 (SRC_BCLK, SRC_LRCK, DIN2) — з лівого ряду понад модулем.


M1
SRC_BCLK_F
SRC_LRCK_F
I2S_DIN2_F
CLK_1024
RX_IN
TX_PRE
TX_FB
SI_SCL
SI_SDA
LOCK
3V3_SW
D3 SS34
5V_SW
UART_RX_F
SPDIF_F
BCLK_F
UART_TX_F
MCLK_F
FS_F
SD1_F
SD0_F
I2S_DIN_F
I2S_BCLK_F
I2S_LRCK_F
I2S_DOUT_F
I2S_MCLK_F
C63 100u 16V
C64 100n
C65 100n
C66 100n
C67 100n
C68 100n
Tang Nano 20K

Контакти 1..20 / 21..40 згори вниз, від USB-C; назва = вивід GW2AR + що на ньому на платі (datasheet v1.3).

Кільце і Si514 — лише на виводах LCD (порожній роз'єм): LOCK на 31, S/PDIF на 42. HSPI, 54..56 (входи підсилювача модуля; PA_EN = 51 тримає його вимкненим), EDID 52/53: UART, MCLK, I2S, SD1, DIN2.

CLK_1024 (Si514) -> 77 (GCLKT_1). TX_FB -> 25 через IDES8 (1.26 нс); він займає пару, тому 26 не підключено.

D3: USB і 5V_SW разом не з'єднуються; U6 дає 5.3 В, на модулі ~5.0 В.

12. v2.0: ФІЛЬТРИ ЖИВЛЕННЯ U17, УЗГОДЖЕННЯ I2S ДО ЦАП І RX_IN


5V_SW
R47 10
5V_A
C84 10u
R48 10
VNEG_P
VNEG_A
C85 10u
I2S_BCLK_F
R49 33
I2S_BCLK_D
I2S_LRCK_F
R50 33
I2S_LRCK_D
I2S_DOUT_F
R51 33
I2S_DOUT_D
RX_IN_U3
R52 33
RX_IN

U17 (OPA1678) більше не живиться прямо від шин: V+ = 5V_A (5V_SW через R47 10 Ом, C84 10 мкФ; від 5V_A живиться й U16, LDO ЦАП), V- = VNEG_A (VNEG_P насоса U18 чер

RC 10 Ом / 10 мкФ: зріз 1.6 кГц, на 250 кГц (насос) і на частоті перетворювача близько 45 дБ; спад на R47 до 0.2 В (U17 + U16 з ЦАП), на R48 близько 50 мВ. Бусина з 10

R49-R51: 33 Ом біля FPGA на гілці I2S до ЦАП і ESP32 (BCLK, LRCK, DOUT: 35-45 мм, кілька навантажень; PCM5102A бере такт з BCLK). J3 має свої R39-R41.

R52: 33 Ом на виході U3 (RX_IN до FPGA, близько 60 мм).

R53: 33 Ом на виході U1 (RX_BUF до U2, U3, U4; через U2 і R2 — TX кільця), як R43 у рідері v2.0; стоїть у блоці 3.

6. ТАКТ ПЕРЕГЕНЕРАЦІЇ   Si514 = 1024 x FS кільця (45.16 / 49.15 МГц), крутить FPGA


5V_SW
U8 LP5907MFX-3.3
C15 1u
C14 1u
C13 100n
3V3_SW
R12 2k
R11 2k
SI_SCL
SI_SDA
U7
Si514
SCL
SDA
VDD
CLK+
CLK-
R10 22
CLK_1024
R14 10k
R15 22
RT_CLK
R17 10k

U7 Si514: будь-який з полиці з 3.3 В CMOS — у номері після 514 літера C, M або N; корпус 3.2x5 або 2.5x3.2 (літера перед AG: B або C), обидва сідають на одне посадкове місце.

CLK+ -> FPGA (clk_r = 1024 Fs) і через R15 на U9: фронти TX стоять на такті Si514, а не на виході FPGA. CLK- не потрібен.

FPGA сама знаходить I2C адресу Si514 (перебирає 0x08..0x77) і крутить M (dpll.v): затримка TX_FB відносно RX_IN до 1.26 нс, крок 0.026 ppb.

На старті центрування (FCAL, до 10 мс): вихід Si514 тоді у високому імпедансі, R14 і R17 тримають лінії в 0. U8: окремий LDO з 5V_SW.

7. ВИХОДИ   J2: аналізатор (MCLK, 2 x TDM8, UART_TX);   J3: стерео I2S для ЦАП / DSP


I2S_MCLK_F
R38 33
I2S_DOUT_F
R41 33
I2S_LRCK_F
R40 33
I2S_BCLK_F
R39 33
J3
MCLK
DOUT
LRCK
BCLK
GND
I2S
SD0_F
R36 33
SD1_F
R37 33
FS_F
R35 33
MCLK_F
R19 33
UART_TX_F
R18 33
BCLK_F
R34 33
J2
SD0
SD1
FS
MCLK
UART_TX
BCLK
GND
ANALYSER

J2 SD0/SD1: байти кадру 0..31 / 32..63, кадр TDM = кадр MOST.

J2 UART_TX: сирі керувальні блоки (ті самі, що читає M2).

J3: I2S, BCLK 64 Fs, слоти 32 біт, 24 біт з регулюваннями ГУ; те саме S/PDIF — J6, J7 (блок 9).

Входів на J2 і J3 немає: хост один — M2 (блок 8).

R18..R21, R34..R41 (33 Ом): кожен біля свого виводу FPGA (узгодження джерела); R38..R41 — під M2.

MCLK на J2 і J3 — з окремих виводів FPGA, без відгалуження.

v1.2: порядок контактів J2 і J3 — як їхні виводи на правому ряду M1, доріжки без перехрещень.

9. ЦИФРОВЕ АУДІО   J5 TOSLINK IN -> U12 DIR9001 -> U13 SRC4192 -> I2S_DIN2_F;   SPDIF_F -> J6 TOSLINK OUT і J7 коаксіал


3V3_DA
C30 100n
FB3 600R
J5
FCR684208R
RST_AIN
R25 100
OPT_ERR
OPT_NPCM
R24 680
C27 68n
C28 4n7
U12
DIR9001
RST
RXIN
ERROR
AUDIO
FILT
XTO
BCKO
LRCKO
DOUT
SCKO
EMPH
FSOUT0
FSOUT1
BFRAME
CLKST
COUT
UOUT
X1
24.576MHz
U13
SRC4192
BCKI
LRCKI
SDIN
RCKI
SDOUT
BCKO
LRCKO
RDY
MUTE
RST
NC
R29 33
I2S_DIN2_F
SRC_BCLK_F
SRC_LRCK_F
RST_AIN
5V_SW
C81 100u 16V
C48 1u
U14 LP5907MFX-3.3
C49 1u
SPDIF_F
R28 33
J6
FCR684208T
R26 240
R27 110
C29 100n
J7
RCA 75R
D4 PESD5V0S1BL
R30 10k
C40 1u
C31 100n
C32 100n
C33 10u
C34 100n
C35 10u
C36 100n
C37 10u
C38 100n
C39 100n

v1.3: RDY -> MUTE — тиша, поки SRC4192 не визначив співвідношення частот.

C31 J6; C32/C33 U12 VDD; C34/C35 U12 VCC;
C36/C37 U13 VDD; C38 U13 VIO; C39 X1: біля виводів.

J5 TOSLINK IN -> R25 -> U12 DIR9001: PLL відновлює такт із сигналу, вихід I2S 24 біт (FMT1 FMT0 = HH), CKSEL = L. XTI на землю: кварц не потрібен.

U13 SRC4192: обидва порти slave (MODE = 000); вхід I2S 24 біт (IFMT = 001) від U12; вихід I2S 24 біт (OFMT = 01, OWL = 00) на тактах FPGA (власні копії BCLK, LRCK: SRC_BCLK_F, SRC_LRCK_F) -> I2S_DIN2_F.

X1 24.576 МГц: опорний такт оцінювача швидкості SRC4192 (RCKI), асинхронний до обох портів. RST_AIN: R30/C40 = 10 мс, коли X1 уже іде (SRC4192 без POR).

OPT_ERR (U12 ERROR) -> M2 IO13: 1 = TOSLINK без сигналу або помилка парності; OPT_NPCM (U12 AUDIO) -> M2 IO27: 1 = не PCM (AC-3/DTS DIR9001 не глушить); хост тоді не інжектує. Джерело: команда 02, біт M[2].

S/PDIF OUT: SPDIF_F (FPGA 42) -> R28 -> J6 FCR684208T; R26/R27: 0.5 В на 75 Ом, вихідний опір 75 Ом; C29 без постійної -> J7 RCA. Той самий потік, що й на J3.

U14 LP5907: 3V3_DA (250 мА) для блоку 9 від 5V_SW, не з LDO модуля. J7 пад 3 (тонкий штир поза віссю): функції в кресленні BKL нема, зміряти на зразку.

10. ТЕСТОВІ ТОЧКИ (стенд)


3V3_AON
TP6
3V3_AON
5V_SW
TP7
5V_SW
TP9
GND

Під щуп на стенді: шини 3V3_AON і 5V_SW, земля. Лінії кільця без точок: відвід на їхніх фронтах зайвий. RX_BUF — на виводі 4 U1, TX_SEL — на виводі 6 U2, TX_REGEN і RT_CLK — на U9 і на M1 (TX_FB).

Repeater with regeneration and a bypass watchdog; FPGA; ESP32 host; TDM, UART, I2S out; S/PDIF in
Generated by listener_hw2/gen_listener2.py from listener_hw/gen_listener.py: the circuit of v1.6

Sheet: /
File: most_listener_v2.kicad_sch

Title: MOST25 to AUDIO: listener board v2.0

Size: A2	Date: 2026-10-11	**Rev: 2.0**
KiCad E.D.A. 10.0.6		Id: 1/1