1. ЖИВЛЕННЯ J4 акумулятор -> 3V3_AON (завжди) і 5V_SW (за WAKE) -> 5V_HOST (M2)



J4 Molex Micro-Fit 3.0 кутовий 43650-0200 на лівому краю під J1 (відповідна частина 43645-0200, контакти 43030), із защіпкою, 5 А. Захист: F1 2 А інерційний; D2 SMBJ36A перед D1: мовчить при 35 В (ISO 16750-2 B), імпульси ISO 7637-2 тисне до ~50 В.

3V3_AON (U5) завжди: FOT, U1, U2, U4, U11. На стоянці (кільце спить) разом до ~60 мкА: FOT у сні <= 25, логіка, LDO 2.7.

5V_SW (U6 LMR38020, 80 В, 400 кГц) вмикає WAKE: модуль FPGA і U14 (3V3_DA, блок 9). VOUT 5.31 В. C44/C45 + L2 22 мкГн: дзвін джгута і 400 кГц не в джгут.

5V_HOST (U10): живлення M2 (ESP32), межа ~1 А (R22 24k9): радіо модуля бере піки понад 0.5 А; 5 В з USB модуля назад у 5V_SW не проходять.

2. ПРОБУДЖЕННЯ (U4) І СТОРОЖ ОБХОДУ (U11)



U4: кожен фронт RX
перезапускає ~0.1 с
(R6 x C9). Кільце спить
-> WAKE = 0 -> U6 вимк.,
FPGA без живлення.
Полярність STATUS
знати не треба.

U11: TX_SEL = 1, лише
поки LOCK = 1 і фронти
TX_REGEN є (R23 x C25
~10 мкс; TX без фронтів
довше - не MOST).
TX став (такт, U9, FPGA)
-> TX_SEL = 0: обхід.
R8: FPGA не завантажена
-> LOCK = 0 -> обхід.

8. ХОСТ M2 = ESP32-DevKitC-VIE



M2: ESP32-DevKitC-VIE (WROVER-IE): 8 МБ PSRAM,
антена IPEX (виносна, 2.4 ГГц), -40...85 °C.
Гнізда 2 x 1x19, крок 2.54, між рядами 25.40 мм.
5V_HOST -> 5V; USB модуля - через його діод.
UART 3 Мбод: IO4 <- UART_TX, IO15 -> R20 -> UART_RX.
I2S slave: IO22/23 <- BCLK/LRCK, IO21 -> R21 -> DIN.
IO13 <- OPT_ERR, IO27 <- OPT_NPCM (U12, блок 9; v1.3).
v1.2: зв'язки з FPGA - на ряду, що дивиться на M1.

11. ЛІНІЙНИЙ ВИХІД стерео J3 -> U15 PCM5102A -> J8 L, J9 R (RCA, 2.1 Brms)



U15 PCM5102A, апаратний режим: FMT = 0 (I2S), FLT = 0 (звичайна затримка), DEMP = 0. SCK на землі: PLL бере такт з BCK (3 проводи, BCK = 64 Fs).

Вхід - те саме стерео, що на J3. XSMT = LOCK: без захоплення кільця і до конфігурації FPGA (R8) ЦАП приглушений; спад і підйом за 104 відліки.

Вихід 2.1 Brms відносно землі, без розділових конденсаторів. U17: повторювач з ФНЧ Саллена-Кі 2-го порядку (Баттерворт, 60 кГц), C0G; далі 100 Ом + 2.2 нФ і D5, D6 (ESD).

U17 живиться від +5V_SW і VNEG_A (-5.2 В, U18 TPS60403): вихід до шин, вхід до V-, тож +-3 В сигналу проходять з запасом. J8, J9 пад 3: як у J7, зміряти на зразку.

U16 LP5907: 3V3_DAC від 5V_SW. Ємність на його виході - до 10 мкФ, тому AVDD 4.7 мкФ і CPVDD 2.2 мкФ замість 10 мкФ з рис. 33.

На платі кожен конденсатор ряду стоїть біля свого виводу: C52, C53 - CPVDD; C54, C55 - AVDD; C56 - DVDD.

3. КІЛЬЦЕ J1 = вхід і вихід MOST (обидва волокна); ретрансляція, завжди живлено



волокно ВІД попереднього вузла -> RX
волокно ДО наступного вузла <- TX
R3 || R42 = 2 x 27k = 13k5: RGAIN -> TXVCC (AN 5344: 13.5..33k).
FB1/FB2 + 100n + 10u: RX і TX окремо.
R7: RXD у 0, коли приймач спить.

S = TX_SEL = 0: FPGA вимкнена, без захоплення або TX став -> прямий прохід RX -> TX.
S = 1 (LOCK і фронти TX, U11): TX = перегенерований сигнал з FPGA. Мережа нас не бачить.

4. РОЗВ'ЯЗКА FPGA, ТРИГЕР TX



U3, U9 від 3V3_SW: коли FPGA
вимкнена, вони (Ioff) не вантажать лінії.
U9: фронти TX на такті Si514 (RT_CLK).
Q -> U2 (TX_REGEN) і в FPGA (TX_FB).

5. FPGA Sipeed Tang Nano 20K

v1.2: лінії праворуч - з правого ряду в порядку J2, J3, ЦАП, хост; U13 (SRC_BCLK, SRC_LRCK, DIN2) - з лівого ряду понад модулем.



Контакти 1..20 / 21..40 згори вниз, від USB-C; назва = вивід GW2AR + що на ньому на платі (datasheet v1.3).

Кільце і Si514 - лише на виводах LCD (порожній роз'єм): LOCK на 31, S/PDIF на 42. HSPI, 54..56 (входи підсилювача модуля; PA_EN = 51 тримає його вимкненим), EDID 52/53: UART, MCLK, I2S, SD1, DIN2.

CLK_1024 (Si514) -> 77 (GCLKT_1). TX_FB -> 25 через IDES8 (1.26 нс); він займає пару, тому 26 не підключено.

D3: USB і 5V_SW разом не з'єднуються; U6 дає 5.3 В, на модулі ~5.0 В.

6. ТАКТ ПЕРЕГЕНЕРАЦІЇ Si514 = 1024 x FS кільця (45.16 / 49.15 МГц), крутить FPGA



U7 Si514: будь-який з полиці з 3.3 В CMOS - у номері після 514 літера C, M або N; корпус 3.2x5 або 2.5x3.2 (літера перед AG: B або C), обидва сідають на одне посадкове місце.

CLK+ -> FPGA (clk_r = 1024 Fs) і через R15 на U9: фронти TX стоять на такті Si514, а не на виході FPGA. CLK- не потрібен.

FPGA сама знаходить I2C адресу Si514 (перебирає 0x08..0x77) і крутить M (dpll.v): затримка TX_FB відносно RX_IN до 1.26 нс, крок 0.026 ppb.

На старті центрування (FCAL, до 10 мс): вихід Si514 тоді у високому імпедансі, R14 і R17 тримають лінії в 0. U8: окремий LDO з 5V_SW.

7. ВИХОДИ J2: аналізатор (MCLK, 2 x TDM8, UART_TX); J3: стерео I2S для ЦАП / DSP



J2 SD0/SD1: байти кадру 0..31 / 32..63, кадр TDM = кадр MOST.

J2 UART_TX: сирі керувальні блоки (ті самі, що читає M2).

J3: I2S, BCLK 64 Fs, слоти 32 біт, 24 біт з регулюваннями ГУ; те саме S/PDIF - J6, J7 (блок 9).

Входів на J2 і J3 немає: хост один - M2 (блок 8).

R18..R21, R34..R41 (33 Ом): кожен під M1 біля свого виводу FPGA (узгодження джерела).

MCLK на J2 і J3 - з окремих виводів FPGA, без відгалуження.

v1.2: порядок контактів J2 і J3 - як їхні виводи на правому ряду M1, доріжки без перехрещень.

9. ЦИФРОВЕ АУДІО J5 TOSLINK IN -> U12 DIR9001 -> U13 SRC4192 -> I2S_DIN2_F; SPDIF_F -> J6 TOSLINK OUT і J7 коаксіал



v1.3: RDY -> MUTE - тиша, поки SRC4192
не визначив співвідношення частот.

C31 J6; C32/C33 U12 VDD; C34/C35 U12 VCC;
C36/C37 U13 VDD; C38 U13 VIO; C39 X1: біля виводів.

J5 TOSLINK IN -> R25 -> U12 DIR9001: PLL відновлює такт із сигналу, вихід I2S 24 біт (FMT1 FMT0 = HH), CKSEL = L. XTI на землю: кварц не потрібен.

U13 SRC4192: обидва порти slave (MODE = 000); вхід I2S 24 біт (IFMT = 001) від U12; вихід I2S 24 біт (OFMT = 01, OWL = 00) на тактах FPGA (власні копії BCLK, LRCK: SRC_BCLK_F, SRC_LRCK_F) -> I2S_DIN2_F.

X1 24.576 МГц: опорний такт оцінювача швидкості SRC4192 (RCKI), асинхронний до обох портів. RST_AIN: R30/C40 = 10 мс, коли X1 уже іде (SRC4192 без POR).

OPT_ERR (U12 ERROR) -> M2 IO13: 1 = TOSLINK без сигналу або помилка парності; OPT_NPCM (U12 AUDIO) -> M2 IO27: 1 = не PCM (AC-3/DTS DIR9001 не глушить); хост тоді не інжектує. Джерело: команда 02, біт M[2].

S/PDIF OUT: SPDIF_F (FPGA 42) -> R28 -> J6 PLT133; R26/R27: 0.5 В на 75 Ом, вихідний опір 75 Ом; C29 без постійної -> J7 RCA. Той самий потік, що й на J3.

U14 LP5907: 3V3_DA (250 мА) для блоку 9 від 5V_SW, не з LDO модуля. J7 пад 3 (тонкий штир поза віссю): функції в кресленні BKL нема, зміряти на зразку.

10. ТЕСТОВІ ТОЧКИ (стенд)



Під щуп на стенді: WAKE, шини 3V3_AON і 5V_SW, земля. Лінії кільця без точок: відвід на їхніх фронтах зайвий. RX_BUF - на виводі 4 U1, TX_SEL - на виводі 6 U2, TX_REGEN і RT_CLK - на U9 і на M1 (TX_FB).

Repeater with regeneration and a bypass watchdog; FPGA; ESP32 host; TDM, UART, I2S out; S/PDIF in
Generated by listener_hw/gen_listener.py

Sheet: /
File: most_listener.kicad_sch

Title: MOST25 to AUDIO: listener board

Size: A2
Date: 2026-10-01
Rev: 1.4
KiCad E.D.A. 10.0.6
Id: 1/1