Міністерство освіти і науки України Національний університет "Львівська політехніка"



Звіт

3 лабораторної роботи №1

3 дисципліни « МОДЕЛЮВАННЯ КОМПЮТЕРНИХ СИСТЕМ »

На тему: « Інсталяція та ознайомлення з середовищем розробки Xilinx ISE » Варіант 4

Виконав: ст.гр. КІ-201

Гірняк О.Р.

Прийняв:


Козак Н.Б

Мета роботи: Побудувати дешифратор 3->7 за допомогою ISE WebPACK Schematic Capture та моделювання його роботи за допомогою симулятора ISim. **Завдання**:

- 1. Створення облікового запису на www.xilinx.com
- 2. Інсталяція Xilinx ISE та отримання ліцензії.
- 3. Побудова пристрою «3 в 7» за допомогою ISE Webpack Schematic Capture та моделювання його роботи за допомогою симулятора ISim.
- 4. Генерування Віт файла та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA. Хід роботи 1. Використовуючи компоненти з бібліотеки, реалізовую схему згідно із завданням. Схема дешифратора 3->7 на логічних елементах бібліотеки Xilinx ISE.

Хід роботи

1. Використовуючи компоненти з бібліотеки, реалізовую схему згідно із завданням. Схема дешифратора 3->7 на логічних елементах бібліотеки Xilinx ISE.



2. Додав до проєкту User Constraint файл та призначив виводам схеми виводи цільової FPGA.

```
# Clock 12 MHz
13
     # NET "Clk"
                                      LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz:
14
15
18
19
    20
                                                 LED
21
    22
23
                                   LOC = P46 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
24
                                  LOC = P47 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;


LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;


LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;


LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
26 NET "OUT_1"
27 NET "OUT_3"
28 NET "OUT_4"
29 NET "OUT_5"
30 NET "OUT_6"
31 # NET "LED[7]"
         NET "OUT_1"
25
                                     LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
32
34
                                            DP Switches
    35
36
37
         NET "IN O"
                             LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
41 # NET "DPSwitch[4]" LOC = P63 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
42 # NET "DPSwitch[5]" LOC = P60 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
43 # NET "DPSwitch[6]" LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
44 # NET "DPSwitch[7]" LOC = P58 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
```

3. Для кожного вхідного сигналу викликаю контекстне меню і встановлюю значення (0 або 1). Проводжу симуляцію роботи схеми для наборів вхідних значень. В результаті отримую певну діаграму.




4. У параметрах процесу Generate Programming File активував опцію Create Binary Configuration File, послідовно запустив процеси Synthesize-XST, Implement Design, Generate Programming File та переконався, що вони виконалися успішно.






- 5. Запрограмував лабораторний стенд отриманим файлом:
- Запустив утиліту ElbertV2Config.exe.
- Встановив номер СОМ порта який використовується для підключення лабораторного стенда.
- Натиснув кнопку Open File.



• Перейшов в папку проекту вибрати згенерований .ВІХ файл і натиснув Ореп



• Натиснув Program. Дочекавшись закінчення процесу переконався що програмування відбулось успішно.



Висновок: під час виконання даної лабораторної роботи я ознайомився з середовищем розробки Xilinx ISE, стендом Elbert V2 - Spartan 3A FPGA, реалізував схему дешифратора 3 на 7 та провів моделювання його роботи в симуляторі Іsim та згенерував файли прошиття.