Міністерство освіти і науки України НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» Кафедра ЕОМ



3 лабораторної роботи № 1

3 дисципліни «Моделювання комп'юткрних систем»

На тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE.

Ознайомлення зі стендом Elbert V2 - Spartan 3A FPGA»

Виконав: ст. гр. КІ-202

Душний О.І.

Прийняв:

Козак Н. Б.

Мета: ознайомлення з середовищем розробки Xilinx ISE та побудова дешифратора 3-7.

Виконання завдання

Згідно завдання було розроблено схему дешифратора 3 в 7.




Рис.1. Схема дешифратора 3 в 7

Згодом було додану до проекту User Constraint файл, в якому було додано змінений вміст файлу DecToConstraints.ucf.

```
2 # This file is a .ucf for ElbertV2 Development Board
3 # To use it in your project :
4 # * Remove or comment the lines corresponding to unused pins in the project
5 # * Rename the used signals according to the your project
£ #++----
  8
                        UCF for ElbertV2 Development Board
9 #
11 CONFIG VCCAUX = "3.3";
12
  # Clock 12 MHz
13
  #NET "Clk"
                LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
14
15
18 #
19
20
               LOC = P46 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
21
   NET "OUT €"
               LOC = P47 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
22
   NET "OUT 5"
                LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
23
               LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
24
    NET "OUT 3"
   NET "OUT 2"
25
   NET "OUT 1"
26
27
DP Switches
29 #
31
    NET "IN 0"
            LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
32
   NET "IN 1"
            LOC = P69 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
33
    NET "IN 2"
            LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
34
35
```

Рис.2. User Constraint файл

За допомогою симулятора ISim у режимі Simulation було перевірено роботу схеми.




Рис.3. Запуск симуляції

Згодом було створено конфігураційний файл і були послідовно запущені процеси, щоб переконатися що всі процеси успішно виконалися.




Рис.4. Виконання процесів

Висновок: у цій лабораторній роботі побудував дешифратор 3 в 7 і ознайомився з середовищем Xilinx ISE.