# Міністерство освіти і науки України Національний університет "Львівська політехніка"

Кафедра ЕОМ



Звіт

3 лабораторної роботи  $N \hspace{-.08cm} \underline{\hspace{0.08cm}} \hspace{0.1cm} 2$ 

3 дисципліни "Моделювання комп'ютерних систем"

На тему: "Структурний опис цифрового автомата. Перевірка роботи автомата за допомогою стенда"

Варіант - 2

Виконав: ст.гр. KI-202 Душний О.І. Перевірив: Козак Н.Б. **Мета роботи :** На базі стенда Elbert V2 – Spartan 3A FPGA, реалізувати цифровий автомат світлових ефектів.

#### Завдання

#### Варіант - 2:

• Пристрій повинен реалізувати 8 комбінацій вихідних сигналів згідно таблиці:

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
0	1	0	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0
2	1	1	1	0	0	0	0	0
3	1	1	1	1	0	0	0	0
4	1	1	1	1	1	0	0	0
5	1	1	1	1	1	1	0	0
6	1	1	1	1	1	1	1	0
7	1	1	1	1	1	1	1	1

- Пристрій повинен використовувати 12MHz тактовий сигнал від мікроконтролера IC1 і знижувати частоту за допомогою внутрішнього подільника. Мікроконтролер IC1 є частиною стенда Elbert V2 – Spartan 3A FPGA. Тактовий сигнал заведено нв вхід LOC = P129 FPGA (див. Додаток – 1).
- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (МОДЕ):
  - Якщо MODE=0 то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
  - Якщо MODE=1 то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
- Інтерфейс пристрою повинен мати однорозрядний вхід керування швидкістю роботи(SPEED):
  - Якщо SPEED=0 то автомат працює зі швидкістю, визначеною за замовчуванням.
  - Якщо SPEED=1 то автомат працює зі швидкістю, В 2 РАЗИ НИЖЧОЮ ніж в режимі (SPEED=0).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів (див. Додаток – 1).
- Для керування сигналами RESET/SPEED використати будь як з PUSH BUTTON кнопок (див. Додаток – 1).

# Виконання роботи:

## Файл OutputLogic:

- -- Company:
- -- Engineer:

\_\_

- -- Create Date: 11:41:55 04/08/2023
- -- Design Name:
- -- Module Name: out logic intf out logic arch
- -- Project Name:
- -- Target Devices:
- -- Tool versions:

```
-- Description:
-- Dependencies:
-- Revision:
-- Revision 0.01 - File Created
-- Additional Comments:
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC STD.ALL;
-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM:
--use UNISIM.VComponents.all;
entity out logic intf is
Port (IN BUS: in std logic vector(2 downto 0);
      OUT BUS: out std logic vector(7 downto 0)
                  );
end out logic intf;
architecture out logic arch of out logic intf is
begin
  OUT BUS(0) \leq ((not(IN BUS(2)) and not(IN BUS(1)) and not(IN BUS(0)))
or(not(IN BUS(2)) and not(IN BUS(1)) and IN BUS(0)) or (not(IN BUS(2)) and
IN BUS(1) and not(IN BUS(0))) or (not(IN BUS(2)) and IN BUS(1) and
IN BUS(0)) or (IN BUS(2) and not(IN BUS(1)) and not(IN BUS(0))) or
(IN BUS(2) and not (IN BUS(1)) and IN BUS(0)) or (IN BUS(2) and IN BUS(1)
and not(IN BUS(0))) or (IN BUS(2) and IN BUS(1) and IN BUS(0)));
      OUT BUS(1) \leq ((not(IN BUS(2)) and not(IN BUS(1)) and IN BUS(0)) or
(not(IN BUS(2)) and IN BUS(1) and not(IN BUS(0))) or (not(IN BUS(2)) and
IN BUS(1) and IN BUS(0)) or (IN BUS(2) and not(IN BUS(1)) and
not(IN BUS(0))) or (IN BUS(2) and not (IN BUS(1)) and IN BUS(0)) or
(IN BUS(2) and IN BUS(1) and not(IN BUS(0))) or (IN BUS(2) and IN BUS(1)
```

 $OUT\_BUS(2) \mathrel{<=} ((not(IN\_BUS(2)) \text{ and } IN\_BUS(1) \text{ and } not(IN\_BUS(0))) \text{ or } (not(IN\_BUS(2)) \text{ and } IN\_BUS(1) \text{ and } IN\_BUS(0)) \text{ or } (IN\_BUS(2) \text{ and } not(IN\_BUS(1)) \text{ and } not(IN\_BUS(0))) \text{ or } (IN\_BUS(2) \text{ and } not (IN\_BUS(1)) \text{ and } not(IN\_BUS(1)) \text{ and } not(IN$ 

and IN BUS(0));

IN\_BUS(0)) or (IN\_BUS(2) and IN\_BUS(1) and not(IN\_BUS(0))) or (IN\_BUS(2) and IN\_BUS(1) and IN\_BUS(0)));

 $OUT\_BUS(3) <= (((not(IN\_BUS(2)) \ and \ IN\_BUS(1) \ and \ IN\_BUS(0))) \ or \\ ((IN\_BUS(2) \ and \ not(IN\_BUS(1)) \ and \ not(IN\_BUS(0)))) \ or \\ ((IN\_BUS(1)) \ and \ IN\_BUS(0))) \ or \\ ((IN\_BUS(2)) \ and \ IN\_BUS(1)) \ and \\ not(IN\_BUS(0)))) \ or \\ ((IN\_BUS(2)) \ and \ IN\_BUS(1)));$ 


 $OUT\_BUS(4) <= ((IN\_BUS(2) \text{ and } not(IN\_BUS(1)) \text{ and } not(IN\_BUS(0))) \text{ or } (IN\_BUS(2) \text{ and } not (IN\_BUS(1)) \text{ and } IN\_BUS(0)) \text{ or } (IN\_BUS(2) \text{ and } IN\_BUS(1) \text{ and } not(IN\_BUS(0))) \text{ or } (IN\_BUS(2) \text{ and } IN\_BUS(1) \text{ and } IN\_BUS(0)));$ 

 $OUT\_BUS(5) <= ((IN\_BUS(2) \text{ and not } (IN\_BUS(1)) \text{ and } IN\_BUS(0)) \text{ or } \\ ((IN\_BUS(2)) \text{ and } IN\_BUS(1) \text{ and not} (IN\_BUS(0))) \text{ or } (IN\_BUS(2) \text{ and } IN\_BUS(1) \\ \text{and } IN\_BUS(0)));$ 

 $OUT_BUS(6) \le ((IN_BUS(2) \text{ and } IN_BUS(1) \text{ and } not(IN_BUS(0))) \text{ or } (IN_BUS(2) \text{ and } IN_BUS(1) \text{ and } IN_BUS(0)));$ 

 $OUT_BUS(7) \le (IN_BUS(2) \text{ and } IN_BUS(1) \text{ and } IN_BUS(0));$ 

end out\_logic\_arch;



Puc. 1 Діаграма проведеної симуляції для OutputLogic

```
Файл TransitionLogic:
-- Company:
-- Engineer:
-- Create Date:
                16:13:21 02/23/2020
-- Design Name:
-- Module Name:
                   transition logic intf-transition logic arch
-- Project Name:
-- Target Devices:
-- Tool versions:
-- Description:
-- Dependencies:
-- Revision:
-- Revision 0.01 - File Created
-- Additional Comments:
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC STD.ALL;
-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
entity transition logic intf is
  Port (CUR_STATE: in std_logic vector(2 downto 0);
      MODE: in std logic;
      NEXT STATE: out std logic vector(2 downto 0);
    RESET: in std logic
     );
end transition logic intf;
architecture transition_logic_arch of transition logic intf is
begin
NEXT STATE(0) \le (not(RESET) \text{ and } not(MODE) \text{ and } not(CUR STATE(2)) \text{ and}
not(CUR STATE(1)) and not(CUR STATE(0))) or -- 000 -> 001
                                    (not(RESET) and not(MODE) and
not(CUR STATE(2)) and CUR STATE(1) and not(CUR STATE(0))) or -- 010 ->
011
```

```
(not(RESET) and not(MODE) and
CUR STATE(2) and not(CUR STATE(1)) and not(CUR STATE(0))) or -- 100 ->
101
                               (not(RESET) and not(MODE) and
CUR STATE(2) and CUR STATE(1) and not(CUR STATE(0))) or -- 110 -> 111
                                (not(RESET) and MODE and
not(CUR STATE(2)) and (CUR STATE(1)) and not(CUR STATE(0))) or -- 001 <-
010
                               (not(RESET) and MODE and
(CUR STATE(2)) and not(CUR STATE(1)) and not(CUR STATE(0))) or -- 011 <-
100
                                (not(RESET) and MODE and CUR STATE(2)
and (CUR STATE(1)) and not(CUR STATE(0))) or -- 101 <- 110
                                (not(RESET) and MODE and
not(CUR STATE(2)) and not(CUR STATE(1)) and not(CUR STATE(0)); -- 111
<- 000
NEXT STATE(1) <= (not(RESET) and not(MODE) and not(CUR STATE(2)) and
not(CUR STATE(1)) and CUR STATE(0)) or -- 001 -> 010
                                (not(RESET) and not(MODE) and
not(CUR STATE(2)) and CUR STATE(1) and not(CUR STATE(0))) or -- 010 ->
011
                               (not(RESET) and not(MODE) and
CUR STATE(2) and not(CUR STATE(1)) and CUR STATE(0)) or -- 101 -> 110
                                (not(RESET) and not(MODE) and
CUR STATE(2) and CUR STATE(1) and not(CUR STATE(0))) or -- 110 -> 111
                                (not(RESET) and MODE and
not(CUR STATE(2)) and (CUR STATE(1)) and (CUR STATE(0))) or -- 010 <-
011
                               (not(RESET) and MODE and CUR STATE(2)
and not(CUR STATE(1)) and not(CUR STATE(0))) or -- 011 <- 100
                                (not(RESET) and MODE and CUR STATE(2)
and CUR STATE(1) and CUR STATE(0)) or -- 110 <- 111
                               (not(RESET) and MODE and
not(CUR STATE(2)) and not(CUR STATE(1)) and not(CUR STATE(0)); -- 111
<- 000
NEXT STATE(2) <= (not(RESET) and not(MODE) and not(CUR STATE(2)) and
CUR STATE(1) and CUR STATE(0)) or -- 011 -> 100
                               (not(RESET) and not(MODE) and
CUR STATE(2) and not(CUR STATE(1)) and not(CUR STATE(0))) or -- 100 ->
101
                               (not(RESET) and not(MODE) and
CUR STATE(2) and not(CUR STATE(1)) and CUR STATE(0)) or -- 101 -> 110
                               (not(RESET) and not(MODE) and
CUR STATE(2) and CUR STATE(1) and not(CUR STATE(0))) or -- 110 -> 111
                                (not(RESET) and MODE and CUR STATE(2)
and not(CUR STATE(1)) and CUR STATE(0)) or -- 100 <- 101
```

(not(RESET) and MODE and CUR\_STATE(2)

and CUR\_STATE(1) and not(CUR\_STATE(0))) or -- 101 <- 110

(not(RESET) and MODE and CUR STATE(2)

and CUR STATE(1) and CUR STATE(0)) or -- 110 <- 111

(not(RESET) and MODE and

not(CUR\_STATE(2)) and not(CUR\_STATE(1)) and not(CUR\_STATE(0))); -- 111 < - 000

end transition logic arch;





Рис. 2 Діаграма проведеної симуляції для TransitionLogic


## Схема для Light controller




Puc. 3 Схема LightController



Рис. 4 Діаграма проведеної симуляції для LightController



Puc. 5 Cxema TopLevel



Puc. 6 Діаграма проведеної симуляції для TopLevel

Створення Constant файлу:

```
# To use it in your project :
# * Rename the used signals according to the your project
UCF for ElbertV2 Development Board
CONFIG VCCAUX = "3.3" :
# Clock 12 MHz
 NET "CLOCK"
                LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
NET "OUT_BUS(0)"
NET "OUT_BUS(1)"
NET "OUT_BUS(2)"
NET "OUT_BUS(3)"
                 LOC = P46
                        | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                 LOC = P47
LOC = P48
LOC = P49
                         IOSTANDARD = LVCMOS33 | SLEW = SLOW |
                                             DRIVE = 12;
                        TOSTANDARD = LVCMOS33 | SLEW = SLOW |
                                             DRIVE = 12:
                        IOSTANDARD = LVCMOS33 | SLEW = SLOW |
                 NET "OUT_BUS(4)"
NET "OUT_BUS(5)"
  NET "OUT_BUS (6)"
NET "OUT_BUS (7)"
.
           LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P80 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P79 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
  NET "RESET"
```

**Висновок:** на цій лабораторній роботі, я на базі стенда Elbert V2 – Spartan 3A FPGA, реалізувала цифровий автомат світлових ефектів.