# Міністерство освіти і науки України НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» Кафедра ЕОМ



3 лабораторної роботи № 1

3 дисципліни «Моделювання комп'юткрних систем»

На тему: «Структурний опис цифрового автомата Перевірка роботи

автомата за допомогою стенда»

Виконав: ст. гр. КІ-202

Довганюк О. С.

Прийняв: ст. в.

Козак Н. Б.

## Мета роботи

На базі стенда реалізувати цифровий автомат світлових ефектів.

#### Завдання

- Інтерфейс пристрою та функціонал реалізувати згідно отриманого варіанту завдання.
   Дивись розділ Завдання.
- 2. Логіку переходів реалізувати з використанням мови опису апаратних засобів *VHDL*. Заборонено використовуючи оператори *if, switch, for, when*.
- 3. Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів *VHDL*. Заборонено <u>використовуючи оператори if, switch, for, when</u>.
- 4. Згенерувати *Schematic* символи для *VHDL* описів логіки переходів та логіки формування вихідних сигналів.
- 5. Зінтегрувати всі компоненти (логіку переходів, логіку формування вихідних сигналів та пам'ять станів) в єдину систему за допомогою ISE WebPACK™ Schematic Capture.
  Пам'ять станів реалізувати за допомогою графічних компонентів з бібліотеки.
- 6. Промоделювати роботу окремих частин автомата та автомата вцілому за допомогою симулятора *ISim*.
- 7. Інтегрувати створений автомат зі стендом  $Elbert\ V2$   $Spartan\ 3A\ FPGA$  (додати подільник частоти для вхідного тактовового сигналу, призначити фізичні виводи на FPGA).
- 8. Згенерувати *BIT* файал та перевірити роботу за допомогою стенда *Elbert V2 Spartan 3A*
- 9. Підготувати і захистити звіт.

# Варіант 1(7):

• Пристрій повинен реалізувати комбінацій вихідних сигналів згідно таблиці:

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
0	1	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0
2	0	0	1	0	0	0	0	0
3	0	0	0	1	0	0	0	0
4	0	0	0	0	1	0	0	0
5	0	0	0	0	0	1	0	0
6	0	0	0	0	0	0	1	0
7	0	0	0	0	0	0	0	1

- Пристрій повинен використовувати тактовий сигнал від мікроконтролера і знижувати частоту за допомогою внутрішнього подільника Мікроконтролер  $\epsilon$  частиною стенда.
- Інтерфейс пристрою повинен мати вхід синхронного скидання
- Інтерфейс пристрою повинен мати вхід керування режимом роботи:

Якщо то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів;

Якщо то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів;


• Інтерфейс пристрою повинен мати однорозрядний вхід керування швидкістю роботи


Якщо SPEED=0 то автомат працює зі швидкістю визначеною за замовчуванням Якщо SPEED=1 то автомат працює зі швидкістю В РАЗИ ВИЩОЮ ніж в режимі SPEED=0

• Для керування сигналом MODE використати будь який з 8 DIP перемикачів Додаток


## Виконання роботи

- 1) Спочатку створюю новий проект користуючись методичними вказівками до лабораторної роботи No1.
- 2) Додаю до проекту два нових файли в яких реалізовую логіку формування вихідних сигналів та логіку формування переходів:






- 3) Генерую Schematic символи для створених файлів.
- 4) Додаю до проекту новий файл в якому реалізовую пам'ять стану автомата та зв'язую між яобою всі його частини.



- 5) Генерую Schematic символ для файлу LightController.sch;
- 6) Створюю файл TopLevel.sch, реалізую подільник вхідної частоти та інтегрую його зі створеним автоматом (використовуючи створений символ зі схеми автомата):




7) Створюю файл Constraints.ucf та призначаю виводам схеми фізичні виводи цільової FPGA:

```
CONFIG VCCAUX = "3.3";
11
12
   # Clock 12 MHz
13
    NET "CLOCK"
                          LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
14
15
   16
                                 LED
17
   18
19
                                     | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                            LOC = P46
      NET "OUT BUS (0) "
20
      NET "OUT BUS (1) "
                            LOC = P47
                                     | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
21
      NET "OUT_BUS(2)"
NET "OUT_BUS(3)"
                            LOC = P48
                                     | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
22
23
                            LOC = P49
                                     | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "OUT BUS (4) "
                            LOC = P50
                                     | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
24
      NET "OUT_BUS (5) "
                                     | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                            LOC = P51
25
26
      NET "OUT BUS (6) "
                            LOC = P54
                                     | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "OUT BUS (7) "
                            LOC = P55
                                     | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
27
28
   29
30
                              DP Switches
   31
32
33
      NET "MODE"
                   LOC = P70
                            | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "RESET"
                   LOC = P80
                             | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
34
      NET "SPEED"
                   LOC = P79
                            | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
35
36
                          Constraints.ucf
```


8) Створюю файл TestBenchTopLevel.vhd та прописую в ньому поведінку вхідних сигналів для тестування схеми за допомогою симулятора:


```
BEGIN
1 LIBRARY ieee;
                                                                              CLOCK <= '0';
                                                                   40
    USE ieee.std_logic_1164.ALL;
                                                                              wait for PERIOD / 2;
                                                                   41
3 USE ieee.numeric std.ALL;
                                                                   42
   LIBRARY UNISIM:
                                                                   43
                                                                              CLOCK <= '1';
   USE UNISIM. Vcomponents. ALL;
                                                                              wait for PERIOD / 2;
                                                                   44
 6 ENTITY TopLevel TopLevel sch tb IS
                                                                          END PROCESS;
                                                                   45
   END TopLevel TopLevel sch tb;
                                                                   46
    ARCHITECTURE behavioral OF TopLevel TopLevel sch tb IS
8
                                                                           main : PROCESS
                                                                   47
9
                                                                           BEGIN
                                                                   48
       COMPONENT TopLevel
10
                                                                             RESET <= '1';
                                                                   49
       PORT ( CLOCK : IN STD_LOGIC;
11
                                                                             wait for TEST DELAY;
                                                                   50
              MODE : IN STD_LOGIC;
SPEED : IN STD LOGIC;
12
                                                                   51
13
                                                                             MODE <= '0';
                                                                   52
              RESET : IN STD LOGIC;
14
                                                                              SPEED <= '0';
15
              OUT BUS : OUT STD LOGIC VECTOR (7 DOWNTO 0));
                                                                              RESET <= '0';
                                                                   54
      END COMPONENT;
16
                                                                              wait for TEST DURATION;
                                                                   55
17
                                                                   56
       SIGNAL CLOCK : STD_LOGIC;
18
                                                                              RESET <= '1';
                                                                   57
19
       SIGNAL MODE
                      : STD LOGIC;
                                                                   58
                                                                              wait for TEST_DELAY;
                      : STD LOGIC;
20
       SIGNAL SPEED
                                                                   59
       SIGNAL RESET : STD LOGIC;
21
                                                                   60
                                                                              RESET <= '0';
22
       SIGNAL OUT BUS : STD LOGIC VECTOR (7 DOWNTO 0);
                                                                              MODE <= '1';
                                                                   61
23
                                                                              wait for TEST DURATION;
                                                                   62
                                : time := 83 ns;
       CONSTANT PERIOD
                                                                   63
       CONSTANT TEST_DURATION : time := 5000 ms;
CONSTANT TEST_DELAY : time := 1000 ms;
25
                                                                              RESET <= '1';
                                                                   64
26
                                                                              MODE <= '0';
                                                                   65
27
                                                                              wait for TEST DELAY;
                                                                   66
28 BEGIN
                                                                   67
29
                                                                   68
                                                                              RESET <= '0';
       UUT: TopLevel PORT MAP (
30
                                                                              SPEED <= '1';
                                                                   69
          CLOCK
                 => CLOCK,
                                                                              wait for TEST DURATION;
                                                                   70
          MODE
                   => MODE,
32
                                                                   71
33
          SPEED
                  => SPEED.
                                                                   72
                                                                              RESET <= '1';
34
          RESET
                   => RESET,
                                                                              wait for TEST DELAY;
                                                                   73
          OUT_BUS => OUT BUS
35
                                                                   74
36
                                                                              RESET <= '0';
                                                                   75
37
                                                                              MODE <= '1';
                                                                   76
       clock proc : PROCESS
38
                                                                              wait for TEST DURATION;
                                                                   77
       BEGIN
39
                                                                           END PROCESS:
                                                                   78
                                                                   79
                                                                        END:
                                 Test_Bench_TopLevel.vhd*
                                                                   80
```


9) Запускаю симулятор для файла TestBenchTopLevel.vhd та перевіряю правильність роботи схеми:



10) Генерую бінарний файл та запрограмовую ним стенд:









**Висновок:** у цій лабораторній роботі я реалізував цифровий автомат світлових ефектів та навчився писати Test Bench файл.