

Projeto Final de Laboratórios de Sistemas Digitais

Universidade de Aveiro

Olha Buts, André Correia



VERSÃO 0.1

Projeto Final de Laboratórios de Sistemas Digitais

Dept. de Eletrónica, Telecomunicações e Informática
Universidade de Aveiro

Olha Buts, André Correia
(112920) o.buts@ua.pt, (87818) amcorreia@ua.pt

28 de maio de 2023

Resumo

popopopopopopqewp

Conteúdo

Capítulo 1

Introdução

Os alunos da Unidade Curricular de **L**aboratórios de **S**istemas **D**igitais (*LSD*, código 40333) da **L**icenciatura em **E**ngenharia de **C**omputadores e **I**nmática (*LECI*, código 8316) da **U**niversidade de **A**veiro (*UA*) foram propostos ao desenvolvimento de um Projeto Final que contempla três componentes: desenvolvimento do sistema digital de uma Máquina Automática de Fazer Pão (Projeto Número 8, Versão 2), criação de um relatório do desenvolvimento anteriormente referido, e a defesa do projeto perante um Juri.

O sistema digital da Máquina Automática de Fazer Pão deve ser modelado em *Very High Speed Integrated Circuits **H**ardware **D**escription **L**anguage* (*VHSIC-HDL*, ou *VHDL*) e testado numa **F**ield-**P**rogrammable **G**ate **A**rray (*FPGA*). Neste sentido, a máquina desenvolvida apresenta dois modos de operação principal: Fazer Pão Caseiro (Modo 1), ou Fazer Pão Rústico (Modo 2). Apesar de cada um destes modos ser caracterizado por diferentes parâmetros temporais, ambos partilham a mesma *pipeline*, ou procedimento de 'fazer pão' (o amassar da massa, o descanso da massa para levedar, e a cozedura no final).

Relativamente ao documento, este apresenta o relatório do desenvolvimento do sistema digital da Máquina Automática de Fazer Pão (Versão 2 do Projeto 8) de acordo com as competências adquiridas na Unidade Curricular de LSD. Neste sentido, o documento divide-se em quatro componentes, sendo estas a arquitetura do sistema digital (descrição conceptual do sistema), a implementação efetuada para a anterior arquitetura (representação gráfica do sistema digital), os métodos de validação usados (simulações efetuadas sobre a implementação da arquitetura), e por fim, um manual de utilizador da máquina como um todo (em ambiente de desenvolvimento através de uma FPGA).

Capítulo 2

Desenvolvimento do Sistema Digital

O desenvolvimento e implementação do sistema digital desta máquina passa por três fases: arquitetura (desenho lógico de todo o funcionamento do sistema), implementação (em VHDL, usando o programa Intel® Quartus® Prime) e uma posterior validação (testes via *testbenches* em VHDL e via uso normal, numa ótica de utilizador).

2.1 Arquitetura do Sistema

Neste capítulo aborda-se a estrutura do sistema digital através de uma descrição conceptual da lógica que gerou o produto final (em ambiente de desenvolvimento por via de FPGA). Neste sentido, a arquitetura aplicada neste projeto divide-se em duas zonas que estão intrinsecamente interligadas:

- Zona de controlo do sistema, responsável pelos inputs – por exemplo:
 - Conjunto (físico / *hardware*) de *keys*.
 - Conjunto de *switches*.
 - Comportamento (lógico) de *Start/Stop*.
 - Comportamento de *reset* do sistema.
- Zona de controlo do procedimento de 'fazer pão', responsável pelo output, e por toda a funcionalidade, da máquina (como um todo) – por exemplo:
 - Comportamento de cada etapa do processo de amassar, levedar e cozer o pão.
 - Output do estado atual da máquina, assim como de informações ao utilizador, através de componentes físicos tais como o *Liquid-Crystal Display* (LCD) e os *7-Segment Displays* da FPGA.

Estas duas zonas de controlo são ambas compostas por elementos lógicos *standard*, assim como por controladores – Máquinas de Estados Finitos (MEF, ou FSM em Inglês). Estas FSM caracterizam-se por serem comunicantes, o que possibilita comportamentos que interligam simultaneamente a lógica das duas zonas de controlo – destacando-se o caso da possibilidade de adicionar um tempo extra de atraso (antes de iniciar o procedimento de 'fazer pão'), ou a possibilidade de adicionar um tempo de cozedura extra (no final do processo de 'fazer pão').

Assim,

2.1.1 Utilização de acrónimos

Esta é a primeira invocação do acrónimo **ua!** (**ua!**). E esta é a segunda **ua!**. Outra referência à **leci!** (**leci!**).

2.1.2 Referências bibliográficas

Informação relativa à estrutura formal de um relatório pode ser obtida na página do **glisc!** (**glisc!**)**glisc**.

2.2 Implementação do Sistema

2.2.1 Utilização de acrónimos

Esta é a primeira invocação do acrónimo **ua!**. E esta é a segunda **ua!**.

2.3 Validação do Sistema

2.3.1 Utilização de acrónimos

Esta é a primeira invocação do acrónimo **ua!**. E esta é a segunda **ua!**.

Capítulo 3

Manual de Utilizador

Descreve os resultados obtidos.

Capítulo 4

Conclusões

A arquitetura da Máquina Automática de Fazer Pão e a posterior implementação através de Máquinas de Estados Finitos Comunicantes, e toda a envolvente lógica digital, demonstrou atingir um nível de complexidade que necessita de procedimentos de desenvolvimento bem definidos desde o início do projeto.

Deste modo, é de importância realçar a necessidade de estratégias de desenvolvimento faseadas e de mecanismos de controlo, tais como versões de projeto, assim como metodologia em todas as etapas do projeto.

Contudo —

Contribuições dos autores

Resumir aqui o que cada autor fez no trabalho. Usar abreviaturas para identificar os autores, por exemplo AS para António Silva.

Indicar a percentagem de contribuição de cada autor.

Olha Buts, André Correia: 50%, 50%