TP EN 1B CHRONOMETRE 2021-2022

Oliver BELLIARD & Fahd RAFIK

BELLIARD & RAFIK 1/7

La préparation se trouve en annexe.


<u>Réalisation 1 :</u> L'annexe numéro 2 est le code Disp1Digit complété. Nous avons dû réécrire le code 1 fois car nous avons appris que le MSB et le LSB sont inversées après avoir testé sur la carte.

<u>Analyse par blocs logiques (RTL) avant implémentation 1 :</u> nous avons mis le fichier de contraintes en annexe (3). Nous n'avons rencontré aucune difficulté particulière compléter le fichier ni pour l'utiliser.

<u>Implémentation et test sur maquette 1 :</u> les tests sur la maquette ont permis d'identifier l'inversion du MSB et du LSB ainsi que d'apprendre à debugger car on avait mal recopié une des sorties dans le fichier de contraintes.

Analyse par ressource FPGA 1:

Nous avons ci-dessous le schéma avec des LUT2 de notre sortie ENAN.




Nous choisissons de voir la table de vérité du premier LUT2 qui donne :

| 11 | 10 | O=I0 + I1 |
|----|----|-----------|
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |

L'équation de ce premier LUT2 correspond à l'équation logique du bit ENAN[0] selon les entrées S[0] et S[1] (nos interrupteurs).

BELLIARD & RAFIK 2 / 7



La photo ci-dessus montre le résultat des premières manipulations. On a le numéro 5 qui s'affiche dans l'afficheur sélectionné (les deux interrupteurs tout à gauche à 0) et selon la valeur binaire équivalente des 4 interrupteurs tout à gauche.

Réalisation 2 : vous trouverez le fichier VHDL MUX4x4v1x4 en annexe.

Simulation 2 : notre simulation nous donne le résultat suivant :

| Name | Value | 0 ns 500 ns | | | |
|---------------------|-------|---------------|--|--|--|
| > W A[3:0] | 2 | 2 | | | |
| > W B[3:0] | 6 | 6 | | | |
| > W C[3:0] | 7 | 7 | | | |
| > W D[3:0] | 9 | 9 | | | |
| > W O[3:0] | 9 | 2 \ 6 \ 7 \ 9 | | | |
| > W Sel[1:0] | 3 | 0 1 2 3 | | | |


Ces résultats nous confirmant le bon fonctionnement de notre multiplexeur 4x4v1x4.


BELLIARD & RAFIK 3 / 7


Annexe 1:

Préparation

BELLIARD & RAFIK 4 / 7







Annexe 2 : Disp1Digit complété

BELLIARD & RAFIK 5 / 7

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
-- Uncomment the following library declaration if instantiating
-- any Xilinx leaf cells in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
entity Disp1Digit is
    Port ( V : in STD_LOGIC_VECTOR (3 downto 0);
           N : in STD_LOGIC_VECTOR (1 downto 0);
           S : out STD_LOGIC_VECTOR (6 downto 0);
           ENAN : out STD_LOGIC_VECTOR (3 downto 0));
end Disp1Digit;
architecture Behavioral of Disp1Digit is
type tt is array (0 to 15) of std_logic_vector(6 downto 0);
-- Le MSB et le LSB sont inversés dans la carte donc on doit inverser
-- les valeurs trouvés à la prépa.
constant table:tt:=("1000000",
                    "1111001",
                    "0100100",
                    "0110000",
                    "0011001",
                    "0010010",
                    "0100000",
                    "1111000",
                    "000000",
                    "0010000",
                    "1111111",
                    "1111111",
                    "1111111",
                    "1111111",
                    "1111111",
                    "1111111");
begin
    ENAN <= "1110" when N="00" else
            "1101" when N="01" else
            "1011" when N="10" else
            "0111";
            table(to_integer(unsigned(V)));
    S <=
end Behavioral;
```

Annexe 3:

Disp1Digit_Basys3.xdc complété (Fichier de contraintes)

BELLIARD & RAFIK 6 / 7

```
# Basys3 Pin Assignments
# pour Disp1Digit.vhd
# version du 24/11/2016
#####################################
# On-board Slide Switches #
# Connection: V(3) de Disp1Digit sur SW3 => W17
set_property PACKAGE_PIN W17 [get_ports {V[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {V[3]}]
# Connection: V(2) de Disp1Digit sur SW2 => W16
set_property PACKAGE_PIN W16 [get_ports {V[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {V[2]}]
# Connection: V(1) de Disp1Digit sur SW1 => V16
set_property PACKAGE_PIN V16 [get_ports {V[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {V[1]}]
# Connection: V(0) de Disp1Digit sur SW0 => V17
set_property PACKAGE_PIN V17 [get_ports {V[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {V[0]}]
#maintenant Nous de complter un peu plus!
#n'oubliez pas de dfcommenter les lignes Complter
# Connection: N(1) de Disp1Digit sur SW15 => __vous
#set_property PACKAGE_PIN _vous [get_ports {N[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {N[1]}]
# Connection: N(0) de Disp1Digit sur SW14 => \widehat{\text{L}}vous
#set_property PACKAGE_PIN _vous [get_ports {N[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {N[0]}]
# On-board 7-segment Display #
# SEGMENTS
# Connection: S(6) de Disp1Digit sur vous => vous
#set_property PACKAGE_PIN _vous [get_ports {S[6]}]
set_property IOSTANDARD LVCMOS33 [get_ports {S[6]}]
# Connection: S(5) de Disp1Digit sur _vous => _vous
#set_property PACKAGE_PIN _vous [get_ports {S[5]}]
set_property IOSTANDARD LVCMOS33 [get_ports {S[5]}]
# Connection: S(4) de Disp1Digit sur _vous => _vous
#set_property PACKAGE_PIN _vous [get_ports {S[4]}]
set_property IOSTANDARD LVCMOS33 [get_ports {S[4]}]
# Connection: S(3) de Disp1Digit sur _vous => _vous
#set_property PACKAGE_PIN _vous [get_ports {S[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {S[3]}]
# Connection: S(2) de Disp1Digit sur _vous => _vous
#set_property PACKAGE_PIN _vous [get_ports {S[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {S[2]}]
# Connection: S(1) de Disp1Digit sur _vous => _vous
#set_property PACKAGE_PIN _vous [get_ports {S[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {S[1]}]
# Connection: S(0) de Disp1Digit sur _vous => _vous
#set_property PACKAGE_PIN _vous [get_ports {S[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {S[0]}]
# Connection: ENAN(3) de Disp1Digit sur _vous => _vous
#set_property PACKAGE_PIN _vous [get_ports {ENAN[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {ENAN[3]}]
# Connection: ENAN(2) de Disp1Digit sur vous => vous
#set_property PACKAGE_PIN _vous [get_ports {ENAN[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {ENAN[2]}]
# Connection: ENAN(1) de Disp1Digit sur _vous ⇒ vous
#set_property PACKAGE_PIN _vous [get_ports {ENAN[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {ENAN[1]}]
# Connection: ENAN(0) de Disp1Digit sur _vous => _vous
#set_property PACKAGE_PIN _vous [get_ports {ENAN[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {ENAN[0]}]
```

Annexe 4 : MUX4x4v1x4

7/7 BELLIARD & RAFIK

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity MUX4x4v1x4 is
   Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
           B : in STD_LOGIC_VECTOR (3 downto 0);
           C : in STD_LOGIC_VECTOR (3 downto 0);
           D : in STD_LOGIC_VECTOR (3 downto 0);
           Sel : in STD_LOGIC_VECTOR (1 downto 0);
           0 : out STD_LOGIC_VECTOR (3 downto 0));
end MUX4x4v1x4;
architecture Behavioral of MUX4x4v1x4 is
begin
   0 <=
           A when Sel="00" else
            B when Sel="01" else
           C when Sel="10" else
            D;
end Behavioral;
```