Proyecto de Diseño 2

Números y Visualizadores

El objetivo de esta práctica es diseñar circuitos combinacionales que realicen conversiones numéricas de binario a decimal y adición en sistema BCD (abreviación del inglés "binary-coded-decimal").

Parte 1

Se desea desplegar en cada visualizador de siete segmentos $HEX3$-$HEX0$, el dígito en sistema decimal correspondiente al valor binario dado por el estado de los interruptores SW_{15-0} conforme a la siguiente división: $SW_{15-12} \rightarrow HEX3$, $SW_{11-8} \rightarrow HEX2$, $SW_{7-4} \rightarrow HEX1$, $SW_{3-0} \rightarrow HEX0$. Su diseño deberá desplegar los dígitos decimales del 0 al 9, e ignorar los valores binarios 1010 y 1111.

Realice los siguientes pasos para implementar su diseño:

1. Cree un nuevo proyecto en el IDE Quartus II. Seleccione el dispositivo Cyclone II EP2C35F672C6 como destino de su diseño, que es el dispositivo reconfigurable usado en la tarjeta DE2.
2. Añada en un archivo de diseño nuevo, el código VHDL que describa su diseño. Haga uso solo de lógica combinatoria para derivar las expresiones booleanas para cada uno de los siete segmentos del visualizador.
3. Incluya en su proyecto la asignación de patillas para la tarjeta DE2 como se describió en la sesión anterior. El procedimiento de asignación de patillas se encuentra descrito en el tutorial *Quartus II Introduction using VHDL Desing*, disponible en el sitio web del Programa Universitario de Altera y dentro del disco compacto *DE2 System CD* incluido con la tarjeta DE2.
4. Compile su proyecto y programe el dispositivo reconfigurable con su diseño. Pruebe la funcionalidad del circuito cambiando el estado de los interruptores y observando el cada visualizador de siete segmentos.

Parte 2

El objetivo de esta parte de la sesión es diseñar un circuito que convierta un numero binario de cuatro bits $V = v_3v_2v_1v_0$ en su equivalente decimal de dos dígitos $D = d_0d_1$. La Tabla 1 muestra los dígitos que deben mostrarse en cada visualizador para cada valor binario. La Figura 1 muestra un bosquejo del diseño requerido. Este diagrama incluye un comprador que indica cuando el valor V es mayor que 9, y usa la salida de este comprador para controlar los visualizadores de siete segmentos asignados a d_0 y d_1. Escriba el código VHDL que describa el diseño mostrado en la Figura 1, incluyendo el comparador, los multiplexores, y el bloque identificado como "Circuito A" (no incluya todavía el bloque "Circuito B" o el decodificador de siete segmentos). Su entidad VHDL debe contener una entrada de cuatro bits V, una salida de cuatro bits M y la salida z. El objetivo de este ejercicio es que use asignaciones simples para especificar las funciones lógicas requeridas, usando solamente expresiones booleanas. Su código VHDL no debe de incluir ningún tipo de sentencias `IF-ELSE`, `CASE`, o similares.

Realice los siguientes pasos para implementar su diseño:

1. Cree un nuevo proyecto en el IDE Quartus II.
2. Compile su circuito y use la simulación funcional para verificar la correcta operación del comprador, multiplexor y el bloque "Circuito A".

Binario $v_3\ v_2\ v_1\ v_0$	Decimal $d_1\ d_0$
0 0 0 0	0 0
0 0 0 1	0 1
0 0 1 0	0 2
...	...
1 0 0 1	0 9
1 0 1 0	1 0
1 0 1 1	1 1
1 1 0 0	1 2
1 1 0 1	1 3
1 1 1 0	1 4
1 1 1 1	1 5

Tabla 1: Conversión de valores binario a decimal

3. Extienda su código para incluir el bloque "Circuito B", así como el decodificador de siete segmentos. Cambie las entradas y salidas de su diseño de forma que use los interruptores SW_{3-0} en la tarjeta DE2 para representar el número binario V, y los visualizadores $HEX1$ y $HEX0$ para desplegar los dígitos decimales d_1 y d_0. Asegurese de incluir en su proyecto la asignación de patillas adecuada para la tarjeta DE2.
4. Recompile su proyecto y programe el dispositivo reconfigurable EP2C35F672C6.
5. Pruebe su diseño con todos los valores posibles de la entrada V y observando los dígitos desplegados en los visualizadores.






Figura 1: Diseño parcial del circuito convertidor de binario a decimal.

Parte 3

La Figura 2a muestra un circuito sumador completo (FA por sus siglas en inglés), que tiene las entradas a, b, y c_i, y produce las salidas s y c_o. En las Figuras 2b y 2c se muestra el símbolo y la tabla de verdad del sumador completo, el cual produce la suma binaria $c_o s = a + b + c_i$. La Figura 3 muestra como cuatro instancias del sumador completo pueden ser usadas para diseñar un circuito que sume dos números de cuatro bits. Este circuito usualmente se conoce como "sumador de rizo" por la forma en que la señal de acarreo se conecta entre dos sumadores completos. Escriba el código VHDL que describa este circuito.



(a) Circuito



(b) Símbolo

b	a	c_i	c_o	s
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

(c) Tabla de verdad

Figura 2: Sumador completo.




Figura 3: Sumador de rizo de cuatro bits.

Implemente su diseño siguiendo los pasos que a continuación se listan:

1. Cree un nuevo proyecto en el IDE Quartus II. Escriba el código VHDL que describa el circuito sumador completo. Cree una entidad de alto nivel que describa el sumador de rizo instanciando cuatro veces en sumador completo.
2. Use los interruptores SW_{7-4} y SW_{3-0} para representar las entradas A y B. Use el interruptor SW_8 para el acarreo de entrada c_{in}. Conecte los interruptores SW a los LEDs rojos para monitorear su estado, y las salidas del sumador de rizo c_{out} y S a los LEDs verdes.
3. Incluya la asignación de patillas adecuada para la tarjeta DE2 y compile su diseño. Programe el dispositivo reconfigurable con su diseño.
4. Compruebe la funcionalidad de su diseño probando diferentes valores para A, B, y c_{in}.

Parte 4

En la Parte 2 diseñamos un circuito convertidor de números binarios a sus correspondientes dígitos decimales. Aveces es útil construir circuitos que usen este tipo de representación numérica, donde cada dígito decimal es representado usando cuatro bits. Este tipo de representación es conocida como "decimal codificado binario" (BCD por sus siglas en inglés). Por ejemplo, el valor decimal 59 es codificado en BCD como 0101 1001.

Diseñe un circuito que sume dos dígitos en representación BCD. Las entradas al circuito son los números en BCD A y B, mas un bit de acarreo c_{in}. La salida debe ser un número de dos dígitos en BCD S_1S_0 que represente la suma. Note que la suma mas grande que este circuito debe de manejar es $S_1S_0 = 9 + 9 + 1 = 19$.

Realice los siguientes pasos para implementar su diseño:

1. Cree un nuevo proyecto en el IDE Quartus II. Debe de usar el sumador de rizo de cuatro bits diseñado en la Parte 3 para producir la suma de cuatro bits y el acarreo de salida para la operación $A + B$. Diseñe un circuito que convierta el resultado de cinco bits de la suma, cuyo valor máximo será 19, en dos dígitos BCD (Tip: Este circuito puede ser diseñado de forma similar al convertidor de binario a decimal de la Parte II). Escriba el código VHDL de su diseño usando asignaciones simples para especificar las funciones lógicas requeridas - no use asignaciones condicionales u otro tipo de estructuras condicionales, como `IF-ELSE` o `CASE`, para este ejercicio.
2. Use los interruptores SW_{7-4} y SW_{3-0} para asignar valores a las entradas A y B, y el interruptor SW_8 para el acarreo de entrada. Conecte los interruptores a los LEDs rojos para monitorear su estado, y la suma de cuatro bits, junto con el acarreo de salida, a los LEDs verdes. Muestre los valores BCD de A y B en los visualizadores de siete segmentos $HEX6$ y $HEX4$; despliegue el resultado S_1S_0 en los visualizadores $HEX1$ y $HEX0$.
3. Dado que su diseño debería manejar solo dígitos BCD, encienda el LED verde $LEDG_8$ para indicar un error, cuando los valores A o B sean mayores a nueve.
4. Incluya la asignación de patillas adecuada para la tarjeta DE2, compile su circuito, y programe el dispositivo reconfigurable con su diseño.
5. Pruebe el correcto funcionamiento de su diseño con diferentes valores para A, B y c_{in}

Parte 5

Diseñe un circuito que sume dos números en representación BCD de dos dígitos, A_1A_0 y B_1B_0, y produzca la suma en representación BCD de tres dígitos $S_2S_1S_0$. Use dos instancias del circuito diseñado en la Parte 4.

Realice los siguientes pasos para implementar su diseño:

1. Use los interruptores SW_{15-8} y SW_{7-0} para formar dos palabras de 8 bits que representen los números BCD de dos dígitos A_1A_0 y B_1B_0, respectivamente. Los valores para A_1A_0 deberán mostrarse en los visualizadores de siete segmentos $HEX7$ y $HEX6$, mientras que los valores de B_1B_0 deberán mostrarse en $HEX5$ y $HEX4$. Despliegue la suma BCD $S_2S_1S_0$ en los visualizadores $HEX2$, $HEX1$ y $HEX0$.
2. Incluya la asignación de patillas adecuada para la tarjeta DE2.
3. Programe el dispositivo reconfigurable EP2C35F672C6, y compruebe la correcta operación de su diseño.

Parte 6

En la Parte 5 de esta sesión, usted creo un circuito sumador de dos números en representación BCD de dos dígitos, usando dos instancias del circuito sumador de dos números en BCD de un dígito, diseñado en la Parte 4. Una forma diferente de describir el circuito diseñado en la Parte 5 es mediante el algoritmo representado por el siguiente pseudo-código:

```
(1)  T0 = A0 + B0
(2)  if (T0 > 9)
(3)    then
(4)          Z0 = 10;
(5)          c1 = 1;
(6)     else
(7)          Z0 = 0;
(8)          c1 = 0;
(9)  fi
(10) S0 = T0 - Z0
(12) T1 = A1 + B1 + c1
(13) if (T1 > 9)
(14)   then
(15)         Z1 = 10;
(16)         c2 = 1;
(17)    else
(18)         Z1 = 0;
(19)         c2 = 0;
(20) fi
(21) S1 = T1 - Z1
(22) S2 = c2
```

Es relativamente directo ver que circuito puede usarse para implementar el pseudo-código anterior. Las lineas 1, 10, 12, y 21 representan sumadores, las lineas 2-9 y 13-20 corresponden a multiplexores, y las condiciones $T_0 > 9$ y $T_1 > 9$ pueden ser implementadas con compradores. Escriba el código VHDL que corresponda al pseudo-código anterior. Note que usted puede realizar una suma en lugar de la resta en las lineas 10 y 21. El objetivo de esta parte del ejercicio es examinar el efecto de permitir al compilador de VHDL sintetizar el circuito a partir de sentencias IF-ELSE y de operadores como '+' y '>'.

Ejecute los siguientes pasos para implementar su diseño:

1. Cree un nuevo proyecto en el IDE Quartus II. Use los mismos interruptores, LEDs, y visualizadores que en la Parte 5. Compile su circuito.
2. Use la herramienta RTL Viewer, integrada en el IDE Quartus II, para examinar el circuito producido por el compilador. Comprare este circuito con el que diseño en la Parte 5.
3. Programe el dispositivo reconfigurable, y pruebe el correcto funcionamiento de su diseño.

Parte 7

Diseñe un circuito combinaciones que convierta un número binario de seis bits a un número decimal de dos dígitos representado en forma BCD. Use los interruptores SW_{5-0} como entradas de su diseño, y los visualizadores de siete segmentos $HEX1$ y $HEX0$ para desplegar el número decimal resultante. Implemente su diseño en la tarjeta DE2 y compruebe su adecuado funcionamiento.