A.A. 2021-2022

Elementi di Elettronica (INF) Prof. Paolo Crippa

Circuiti Logici Combinatori – P3

Progettazione di Circuiti Combinatori

Un circuito combinatorio è composto da porte logiche le cui uscite sono istante per istante funzioni logiche dei valori assunti dagli ingressi



La progettazione di un circuito combinatorio consta dei seguenti (cinque) passi fondamentali:


- Definizione delle specifiche
- Sintesi
- Ottimizzazione
- Implementazione
- Verifica

Esempio


Si progetti il circuito combinatorio a 3 ingressi e 1 uscita. L'uscita vale 1 quando il valore binario degli ingressi accostati è minore di 3 e 0 negli altri casi. Si usino soltanto porte NAND.

neg	li alt	ri C	casi. Si usino soltanto porte NAND.
Х Ү	Z	F	X XY
0 0	0	1	z 00 01 11 10 2
0 0	1	1	
0 1	. 0	1	
0 1	. 1	0	
1 0	0	0	Y
1 0	1	0	
1 1	. 0	0	$F = \bar{X} \cdot \bar{Y} + \bar{X} \cdot \bar{Z}$
1 1	. 1	0	

XOR



$$X \oplus Y = X \cdot \overline{Y} + \overline{X} \cdot Y = X \cdot (\overline{X} + \overline{Y}) + Y \cdot (\overline{X} + \overline{Y})$$




Funzione Dispari

A_0	A_1	A_2	Ρ
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

$$\begin{split} P &= A_0 \oplus A_1 \oplus A_2 \\ &= \left(A_0 \oplus A_1\right) \oplus A_2 \\ &= \left(A_0 \cdot \overline{A_1} + \overline{A_0} \cdot A_1\right) \cdot \overline{A_2} + \left(A_0 \cdot A_1 + \overline{A_0} \cdot \overline{A_1}\right) \cdot A_2 \\ &= A_0 \cdot \overline{A_1} \cdot \overline{A_2} + \overline{A_0} \cdot A_1 \cdot \overline{A_2} + \overline{A_0} \cdot \overline{A_1} \cdot A_2 + A_0 \cdot A_1 \cdot A_2 \end{split}$$

 -> definizione di funzione dispari per l'operatore XOR a 3 o più variabili

$$P = A_0 \oplus A_1 \oplus A_2$$




Elementi di Elettronica (INF) A.A. 2021-22

Generazione e Controllo di Parità

M	essagg a 3 bit	Bit di parità (pari)	
A_0	A ₁	A_2	P
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1
			· /
	_!	Dia.	·:

Generatore di Parità



$$P = A_0 \oplus A_1 \oplus A_2$$


Controllore di Parità

$$A_0$$
 A_1
 A_2
 A_2


$$C = A_0 \oplus A_1 \oplus A_2 \oplus P$$

Parità PARI C = 1 -> ERRORE

Progettazione Gerarchica



Progettazione Gerarchica



Si progetti un convertitore di codice da "codice BCD" a "Codice Eccesso-3"


1) Tabella di verità

Funzione logica a 4 ingressi (BCD) e 4 uscite (Eccesso-3)

Cifra Decimale	lı	Ingresso BCD			Uscita Eccesso-3			
	A	В	С	D	W	Х	Υ	Z
0	0	0	0	0	0	0	1	1
1	0	0	0	1	0	1	0	0
2	0	0	1	0	0	1	0	1
3	0	0	1	1	0	1	1	0
4	0	1	0	0	0	1	1	1
5	0	1	0	1	1	0	0	0
6	0	1	1	0	1	0	0	1
7	0	1	1	1	1	0	1	0
8	1	0	0	0	1	0	1	1
9	1	0	0	1	1	1	0	0


1) Tabella di verità completa

	Ingress	so BCD		ι	Jscita E	ccesso-	3
Α	В	С	D	W	X	Y	Z
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0
1	0	1	0	d	d	d	d
1	0	1	1	d	d	d	d
1	1	0	0	d	d	d	d
1	1	0	1	d	d	d	d
1	1	1	0	d	d	d	d
1	1	1	1	d	d	d	d



2)

Mappe di Karnaugh



$$W = A + B \cdot C + B \cdot D$$
$$= A + B \cdot (C + D)$$

$$X = \overline{B} \cdot C + \overline{B} \cdot D + B \cdot \overline{C} \cdot \overline{D}$$
$$= \overline{B} \cdot (C + D) + B \cdot \overline{C} \cdot \overline{D}$$

$$Y = C \cdot D + \overline{C} \cdot \overline{D}$$
$$= \overline{C \oplus D}$$

$$Z = \overline{D}$$

3) Diagramma Logico - I

- A due livelli: direttamente dalle mappe di Karnaugh






Diagramma Logico - II

 Multilivello: manipolando i risultati precedenti cioè le espressioni algebriche derivate dalle mappe di Karnaugh



3) Diagramma Logico - III

Multilivello (5 AND, 4 OR, 3 NOT)




4) Implementazione con sole porte NAND (NOR)

Dato un circuito ottimizzato costituito da porte AND, OR e NOT, è possibile ottenere un circuito con soli NAND (NOR) senza limitazioni di fan-in (e di fan-out) basandosi sulla seguente procedura:

- Sostituire ogni porta AND e ogni porta OR con il proprio circuito equivalente costituito da una porta NAND (NOR) e da uno o più invertitori.
- Eliminare le coppie di invertitori ottenute a seguito delle sostituzioni precedenti.
- 3. Spostare gli inverter che si trovano **tra** un ingresso del circuito o l'uscita di una porta NAND (NOR) che pilota un ramo **e** un ingresso a una porta NAND (NOR) pilotata verso la porta NAND (NOR) pilotata eliminando le coppie di inverter che si vanno via via formando.
- Sostituire un inverter che pilota n rami in parallelo con n invertitori sui rami in parallelo pilotati.
- 5. Ripetere gli ultimi due passi precedenti sino a quando non si ha, al più, un singolo invertitore **tra** un ingresso del circuito o l'uscita di una porta NAND (NOR) che pilota il ramo **e** la porta NAND (NOR) pilotata.


4) Implementazione (con porte NOR o con porte NAND)

Rappresentazione a porte NAND




4) Implementazione (con porte NOR o con porte NAND)

Rappresentazione a porte NOR



4) Implementazione (con porte NOR o con porte NAND)

Passaggio di un inverter (NOT) attraverso un "punto"




Cancellazione di coppie di inverter



5)


Verifica funzionale (manuale)

In	_	ess	60			cita ess	
Α	В	С	D	W	X	Y	Z
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0




In	_	ess	50	l		cita ess 3	
Α	В	С	D	W	X	Y	Z
0	0	0	0				1
0	0	0	1				
0	0	1	0		1		1
0	0	1	1		1	1	
0	1	0	0				1
0	1	0	1	1			
0	1	1	0	1			1
0	1	1	1	1		1	
1	0	0	0	1			1
1	0	0	1	1			

5) Verifica funzionale (mediante simulatore)



Si progetti un convertitore di codice da "codice BCD" a "Codice a 7 segmenti"



Denominazione dei 7 segmenti



Scelta dei segmenti per la rappresentazione delle diverse 10 cifre decimali

1) Tabella di verità

Funzione logica a 4 ingressi (BCD) e 7 uscite (7 segmenti)

I	Ingresso BCD				Conv	ertitor	e set	te-seg	menti	
Α	В	С	D	a	b	С	d	е	f	g
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1
tutt	ti gli alt	ri ingre	essi	0	0	0	0	0	0	0

Mappe di Karnaugh (7 mappe a 4 variabili)

$$a = \overline{A}C + \overline{A}BD + \overline{B}\overline{C}\overline{D} + A\overline{B}\overline{C}$$

$$b = \overline{A}\overline{B} + \overline{A}\overline{C}\overline{D} + \overline{A}CD + A\overline{B}\overline{C}$$

$$c = \overline{A}B + \overline{A}D + \overline{B}\overline{C}\overline{D} + A\overline{B}\overline{C}$$

$$d = \overline{A}C\overline{D} + \overline{A}\overline{B}C + \overline{B}\overline{C}\overline{D} + A\overline{B}\overline{C} + \overline{A}B\overline{C}D$$

$$e = \overline{A}C\overline{D} + \overline{B}\overline{C}\overline{D}$$

$$f = \overline{A}B\overline{C} + \overline{A}\overline{C}\overline{D} + \overline{A}B\overline{D} + A\overline{B}\overline{C}$$

$$g = \overline{A}C\overline{D} + \overline{A}BC + \overline{A}B\overline{C} + A\overline{B}\overline{C}$$

Diagramma Logico (14 porte AND e 7 porte OR)

Decodificatori (Decoders)

Un **decodificatore** (**decoder**) è un circuito combinatorio che converte le informazioni binarie codificate a n bit applicate agli ingressi nelle corrispondenti 2ⁿ che si trovano in uscita. Se alcune delle possibili informazioni codificate con n bit non sono utilizzate, il decoder può utilizzare un numero di uscite minore di 2ⁿ

Schema di Principio

enable inputs

DECODER

input code word


output code word

input code : codice binario a n bit

output code: 1-out-of-m (un solo bit = 1 su un totale di m bit)

Decodificatori n-m (m ≤ 2ⁿ)

Esempio: decodificatore 3-8 (n = 3, m = 8)



Decodificatori n-m (m ≤ 2ⁿ)

Esempio: decodificatore 3-8 (n = 3, m = 8)


Tabella di Verità

lı	ngress	Si	Uscite							
A_2	A ₁	A_0	D ₇	D_6	D ₅	D_4	D_3	D_2	D ₁	D_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	(1)	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

Funzioni Logiche Elementari

Assegnazione di Costante, Trasferimento e Negazione

 $\frac{\text{Vdd}}{\text{F}} = 1 \qquad X$




Funzioni Logiche Elementari

Abilitazione (Enabling)

Decodificatori n-m (m ≤ 2ⁿ)


Decodificatore 1-2

A_0	D_0	D_1
0	1	0
1	0	1




Decodificatore 2-4


A ₁	A_0	D_0	D ₁	D ₂ 0 0 1 0	D_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1



Elementi di Elettronica (INF) A.A. 2021-22








mintermini

Decodificatori n-m con Abilitazione



OSS.: solo porte AND a 2 ingressi


Ε	\mathbf{A}_{1}	A_0	D_0	D_1	D_2	D_3
0	X 0 0 1 1	X	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	0
1	1	1	0	0	0	1



Demultiplexer 1-4!!

Espansione dei Decodificatori

Decodificatore 3-8 realizzato con due Decodificatori 2-4



$$A2 = 0$$
 -> (1) ABILITATO -> D0, D1, D2, D3 (D4 = D5 = D6 = D7 = 0)

$$A2 = 1$$
 -> (2) ABILITATO -> D4, D5, D6, D7 (D0 = D1 = D2 = D3 = 0)

Espansione dei Decodificatori

Decodificatore 3-8 realizzato con due Decodificatori 2-4


Ingressi			Uscite							
A ₂	A ₁	A_0	D ₇	D ₆	D ₅	D ₄	D_3	D ₂	D ₁	D ₀
0	0	0	0	0	0	0	0	0	0	(1)
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	 0	0	0	1	0	0	0	0
1	0	1	0	0	(1)	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

$$A2 = 0$$
 -> (1) ABILITATO -> D0, D1, D2, D3 (D4 = D5 = D6 = D7 = 0)

$$A2 = 1$$
 -> (2) ABILITATO -> D4, D5, D6, D7 (D0 = D1 = D2 = D3 = 0)

Decodificatori a NAND

Decodificatore 2-4: circuito logico e tabella di verità



E	\mathbf{A}_{1}	A_0	$\overline{D_0}$	$\overline{D_1}$	$\overline{D_2}$	$\overline{D_3}$
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0
1	X	Χ	1	1	1 1 0 1	1

TABELLA DI VERITA'

$$\overline{D_0} = \overline{E \cdot \overline{A_1} \cdot \overline{A_0}}$$

$$\overline{D_1} = \overline{E \cdot \overline{A_1} \cdot A_0}$$

$$\overline{D_2} = \overline{E \cdot A_1 \cdot \overline{A_0}}$$

$$\overline{D_3} = \overline{E \cdot A_1 \cdot A_0}$$

OSS. Enable e uscite sono complementate


EQUAZIONI LOGICHE

Elementi di Elettronica (INF) A.A. 2021-22

Implementazione di Circuiti Combinatori Mediante Decodificatori (e Porte OR)

Un decoder fornisce 2ⁿ mintermini corrispondenti alle n variabili di ingresso

Un qualunque circuito combinatorio a n ingressi e m uscite può essere implementato con un decoder <u>n-2</u>ⁿ e m porte OR



Implementazione di Circuiti Combinatori Mediante Decodificatori (e Porte OR)

Sommatore binario: tabella di verità

X (Cin)	Y	Z	C (Cout)	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Codificatori

Un **codificatore** (*encoder*) è un circuito combinatorio che esegue operazioni inverse rispetto a quelle eseguite da un decodificatore

2ⁿ (o meno) ingressi

n uscite

Esempio: codificatore da ottale a binario

			Ingr	essi				Į.	Uscite	2
D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0	A_2	A_1	A_0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

Codificatori

$$A_0 = D_1 + D_3 + D_5 + D_7$$

$$A_1 = D_2 + D_3 + D_6 + D_7$$

$$A_2 = D_4 + D_5 + D_6 + D_7$$

Il codificatore da ottale a binario può essere implementato con 3 porte OR a 4 ingressi

Ambiguità:

- 1) due ingressi attivi contemporaneamente
 - -> occorre stabilire una priorità
- 2) ingressi tutti nulli a cui corrispondono uscite tutte nulle (coincide con la condizione $D_0 = 1$)
 - -> occorre aggiungere un'uscita che indichi che almeno un ingresso = 1

Codificatori con Priorità


Un codificatore con priorità è un circuito combinatorio che comprende una funzione di priorità: se 2 o più ingressi sono contemporaneamente uguali a 1 ha precedenza l'ingresso con priorità maggiore


Tabella di verità densa


	Ingr	essi			Uscite	
D_3	D_2	D_1	D_0	A_1	A_0	V
0	0	0	0	d	d	0
0	0	0	1	0	0	1
0	0	1	$X \ge_{2r}$	ighe 0	1	1
0	1	X	X } 4r	ighe 1	0	1
1	X	X	χ } 8r	ighe 1	\ 1	1
					1	
					don't	care

Elementi di Elettronica (INF) A.A. 2021-22

Codificatori con Priorità








Mappe di Karnaugh

Codificatori con Priorità

$$A_0 = D_3 + D_1 \cdot \overline{D}_2$$

 $A_1 = D_2 + D_3$
 $V = D_0 + D_1 + D_2 + D_3$


Diagramma logico per un codificatore con priorità a 4 ingressi




Multiplexer

Un **multiplexer** (**selettore**) è un circuito combinatorio che seleziona segnali binari provenienti da una o più linee di ingresso e li dirige a una singola linea di uscita


 $Y = \overline{S}_1 \cdot \overline{S}_0 \cdot D_0 + \overline{S}_1 \cdot S_0 \cdot D_1 + S_1 \cdot \overline{S}_0 \cdot D_2 + S_1 \cdot S_0 \cdot D_3$







Multiplexer







Multiplexer con Trasmission Gate







Multiplexer Combinati in Parallelo



Realizzazione di Circuiti Combinatori con Multiplexer

Una funzione Booleana a n variabili $(X_1, X_2, ..., X_n)$ può essere realizzata con un multiplexer a n-1 ingressi di selezione

- prime n-1 variabili $(X_1, X_2, ..., X_{n-1})$ -> ingressi di selezione
- ultima variabile (X_n) -> ingresso dati come X_n , \overline{X}_n , 0, 1

Esempi:

$$F(X,Y,Z) = \sum_{XYZ} m(1,2,6,7)$$

Tabella di verità

v v 7 | F

	_X	Y	Z	F	
0	0	0	0	0	
	0	0	1	1	F = Z
1	0	1	0	1	_
1	0	1	1	0	F = Z
2	1	0	0	0	_
_	1	0	1	0	F = 0
0	1	1	0	1	
3	1	1	1	1	F = 1

Υ —	S ₀		
X —	S ₁		
		MUX	
z —	0	4 x 1	— F
Z ─	1		
0 —	2		
1 —	3		

Implementazione con Multiplexer

Realizzazione di Circuiti Combinatori con Multiplexer


Elementi di Elettronica (INF) A.A. 2021-22

Tabella di verità

Α	В	С	D	F	
0	0	0	0	0	
0	0	0	1	1	F = D
0	0	1	0	0	
0	0	1	1	1	F = D
0	1	0	0	1	_
0	1	0	1	0	F = D
0	1	1	0	0	
0	1	1	1	0	F = 0
1	0	0	0	0	
1	0	0	1	0	F = 0
1	0	1	0	0	
1	0	1	1	1	F = D
1	1	0	0	1	
1	1	0	1	1	F = 1
1	1	1	0	1	
1	1	1	1	1	F = 1

5


$$F(A,B,C,D) = \sum_{ABCD} m(1,3,4,11,12,13,14,15)$$



Demultiplexer


Un **demultiplexer (distributore)** è un circuito combinatorio che esegue l'operazione inversa rispetto a quella svolta da un multiplexer, ovvero riceve informazioni da una singola linea e le trasmette a una delle possibili 2ⁿ linee di uscita

Esempio: Demultiplexer 1x4



Funzioni Aritmetiche

Circuiti Combinatori Iterativi



I Sommatori Binari ...

... possono essere visti come circuiti combinatori iterativi!

Blocco Funzionale: Half-Adder

 Un sommatore binario a singolo bit con 2 ingressi che esegue le seguenti operazioni:


X	0	0	1	1
<u>+ Y</u>	+ 0	+1	+ 0	+ 1
C S	0 0	0 1	0 1	10


- Un half adder somma due bit per produrre una somma a due bit
- La somma è espressa come un bit somma, S ed un bit riporto, C
- ullet L' half adder può essere definito dalla tabella di verità (per S e C) \implies

X	Υ	С	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Half-Adder: Semplificazione Logica

Le K-Map per S e C sono:





Banalmente si deriva:

$$S = X \cdot \overline{Y} + \overline{X} \cdot Y = X \oplus Y$$

$$S = (X + Y) \cdot (\overline{X} + \overline{Y})$$

e

$$C = X \cdot Y$$

$$C = \overline{\left(\overline{X \cdot Y}\right)}$$

Da queste equazioni si deducono differenti implementazioni.

Half-Adder: Differenti Implementazioni

 Possiamo derivare I seguenti 5 insiemi di equazioni per un half-adder:

(a)
$$S = X \cdot \overline{Y} + \overline{X} \cdot Y = X \oplus Y$$

 $C = X \cdot Y$

(d)
$$S = (X + Y) \cdot \overline{C}$$

 $\overline{C} = (\overline{X} + \overline{Y})$

(b)
$$S = (X + Y) \cdot (\overline{X} + \overline{Y})$$

 $C = X \cdot Y$

(e)
$$S = X \oplus Y$$

 $C = X \cdot Y$

(c)
$$S = \overline{(C + \overline{X} \cdot \overline{Y})}$$


 $C = X \cdot Y$

- (a), (b), ed (e) sono implementazioni SOP, POS, e XOR per S.
- In (c), la funzione C è utilizzata come un termine nell' implementazione AND-NOR di S; in (d), la funzione c è utilizzata in un termine POS di S.

Half-Adder: Circuiti Logici

L'implementazione più comune di un half adder è:

$$S = X \oplus Y$$
$$C = X \cdot Y$$




Un'implementazione a sole porte NAND è:

$$S = X \oplus Y = X \cdot \overline{Y} + \overline{X} \cdot Y = X \cdot \left(\overline{X} + \overline{Y}\right) + Y \cdot \left(\overline{X} + \overline{Y}\right) = X \cdot \left(\overline{X} \cdot \overline{Y}\right) + Y \cdot \left(\overline{X} \cdot \overline{Y}\right)$$

$$= \overline{\left[X \cdot \left(\overline{X \cdot Y} \right) \right] \cdot \left[Y \cdot \left(\overline{X \cdot Y} \right) \right]}$$

$$C = \overline{\left(\overline{X \cdot Y}\right)}$$




Elementi di Elettronica (INF) A.A. 2021-22

Half-Adder: Circuiti Logici

L'implementazione più comune di un half adder è:

$$S = X \oplus Y$$
$$C = X \cdot Y$$




Un'implementazione a sole porte NAND è:

$$S = X \oplus Y = X \cdot \overline{Y} + \overline{X} \cdot Y = X \cdot \left(\overline{X} + \overline{Y}\right) + Y \cdot \left(\overline{X} + \overline{Y}\right) = X \cdot \left(\overline{X} \cdot \overline{Y}\right) + Y \cdot \left(\overline{X} \cdot \overline{Y}\right)$$

$$= \overline{\left[X \cdot \left(\overline{X \cdot Y} \right) \right] \cdot \left[Y \cdot \left(\overline{X \cdot Y} \right) \right]}$$


$$C = \overline{\left(\overline{X \cdot Y}\right)}$$



Half-Adder: Circuiti Logici

L'implementazione più comune di un half adder è:

$$S = X \oplus Y$$
$$C = X \cdot Y$$




Un'implementazione a sole porte NAND è:

$$S = X \oplus Y = X \cdot \overline{Y} + \overline{X} \cdot Y = X \cdot \left(\overline{X} + \overline{Y}\right) + Y \cdot \left(\overline{X} + \overline{Y}\right) = X \cdot \left(\overline{X} \cdot \overline{Y}\right) + Y \cdot \left(\overline{X} \cdot \overline{Y}\right)$$

$$= \overline{\left[X \cdot \left(\overline{X \cdot Y} \right) \right]} \cdot \overline{\left[Y \cdot \left(\overline{X \cdot Y} \right) \right]}$$

$$C = \overline{\left(\overline{X \cdot Y}\right)}$$



Blocco Funzionale: Full Adder

 Il full adder è simile all'half adder, eccetto che include il bit di riporto (carry-in) Z. Come l'half-adder, calcola un bit di somma, S, e un bit di riporto (carry-out), C.


_	Per un carry-in (Z) di 0
	è come per l'half-adder:


Full Adder: Ottimizzazione Logica

Tabella di Verità del Full-Adder :

<u>X</u>	Υ	Z	С	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Mappe di Karnaugh del Full-Adder :





Full Adder: Implementazione

Dalle K-Map:

$$S = X \cdot \overline{Y} \cdot \overline{Z} + \overline{X} \cdot Y \cdot \overline{Z} + \overline{X} \cdot \overline{Y} \cdot Z + X \cdot Y \cdot Z$$

$$C = X \cdot Y + X \cdot Z + Y \cdot Z$$

 La funzione S è una funzione XOR a 3 bit (Funzione dispari):


$$S = X \oplus Y \oplus Z$$

 Il bit di riporto C è 1 se sia X che Y sono 1 (la somma è 2), oppure se la somma è 1 e si ha un carry-in (Z) di 1.
 Pertanto C si può riscrivere come:


$$C = X \cdot Y + (X \oplus Y) \cdot Z$$

- Il termine $X \cdot Y$ è il carry generate.
- Il termine $X \oplus Y$ è il carry propagate.

Full Adder: Circuito Logico




Full Adder: Circuito Logico a NAND




Elementi di Elettronica (INF) A.A. 2021-22

Sommatore a 4-bit con riporto in cascata (4-bit Ripple Carry Adder) realizzato con quattro Full Adder:




Sommatore/Sottrattore Binario



Sommatore / Sottrattore Binario

$$S = 0 \longrightarrow A + B$$

$$S = 1 \longrightarrow A - B$$



Numeri Negativi

Decimale	Complemento a 2 con segno	Complemento a 1 con segno	Modulo e segno
+7	0111	0111	0111
+6	0110	0110	0110
+5	0101	0101	0101
+4	0100	0100	0100
+3	0011	0011	0011
+2	0010	0010	0010
+1	0001	0001	0001
+0	0000	0000	0000
-0		1111	1000
-1	1111	1110	1001
-2	1110	1101	1010
-3	1101	1100	1011
-4	1100	1011	1100
-5	1011	1010	1101
-6	1010	1001	1110
-7	1001	1000	1111
-8	1000		

Overflow (Addizione Compl. a 2)

Nell'addizione in complemento a 2, si ha overflow quando la somma eccede il range consentito:


ciò avviene se il segno dei due addendi è lo stesso, e se il segno della somma è differente dal segno degli addendi.

_ 7	1001
+ - 6 —	+1010
-13	+3 = 0011

$$\begin{array}{r}
 + 5 & 0101 \\
 + + 6 & +0110 \\
 \hline
 + 11 & -5 = \overline{1011}
 \end{array}$$


Overflow (Sottrazione Compl. a 2)

L'overflow nella sottrazione di numeri in complemento a 2 si può rilevare esaminando il segno del minuendo e del sottraendo complementato usando la stessa regola dell'addizione.



Circuito di Overflow

Nei calcolatori il numero di bit per rappresentare i numeri è fisso: bisogna segnalare la condizione di overflow!



Numeri senza segno:

C = 1 overflow per la somma (la sottrazione non necessita di correzione)

C = 0 correzione per la sottrazione (la somma non presenta overflow)

Numeri con segno:

V = 0 nessun overflow per la somma (o la sottrazione)

V = 1 overflow per la somma (o la sottrazione)

Elementi di Elettronica (INF) A.A. 2021-22

Moltiplicazione: Scorrimento e Somma

9	1001	1001
x 11	x 1011	x 1011
99	1001	01001
	1001	10010
	0000	011011
	1001	000000
	1100011	0011011
		1001000
		1100011


Overflow (Addizione Compl. a 2)


Nell'addizione in complemento a 2, si ha overflow quando la somma eccede il range consentito:

ciò avviene se il segno dei due addendi è lo stesso, e se il segno della somma è differente dal segno degli addendi.

$$\begin{array}{rrrr}
 & + 4 & 0100 \\
 & + + 5 & + 0101 \\
 \hline
 & = + 9 & -7 = 1001
\end{array}$$

Moltiplicatore Binario





Moltiplicatore Binario

