

Založení projektu ve Vivadu


1)Klineme na záložku File/Project/New...




2)Otevře se nám okno s vytvořením nového projektu, klikneme na Next




3) Zde zvolíme jméno projektu a jeho umístění




4) Typ projektu zvolíme RTL




5) Vytvoříme VHDL souce file se stejným názvem jako projekt




6) Constrain soubory nevytváříme




7) Nahoře vybereme záložku Boards




8) Zvolíme desku Nexys A7-50




9) A potvrdíme vytvoření objektu



10) Pokud chceme můžeme předdefinovat vstupy




11) Nyní máme vytvořený projekt a v části sources otevřeme náš zdrojový soubor




12) Nyní můžeme už náš program editovat

Vytvoření Test benche


1)Klikneme na záložku File/Add Sources...




2) Vybereme Add or create simulation sources




3) Vytvoříme VHDL source file tb_/název/ a dokončíme



4) Pokud chceme můžeme předdefinovat vstupy




5) Test bench opět nalezneme v záložce sources




Spuštění simulace

1)Klineme na Flow/Run Simulation/ Run Behavioral simulation




2) Pro dobré zobrazení simulace použijeme funkci Zoom fit




Vytvoření constrains souboru


1)Klikneme na záložku File/Add Sources...




2) Vybereme Add or create constrains




3) Vytvoříme nový XDC source file a potvrdíme






4) Opět otevřeme přes sources



5) Vložíme data z Githubu výrobce



6)Změníme požadované vstupy a výstupy