

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI TRƯ <b>ỜNG ĐIỆN – ĐIỆN T</b> Ử			Học phần: EE4232 – TƯƠNG THÍCH ĐIỆN TỪ
Đề số: 01		Tổng số trang: 1	Ngày thi: 09/02/2022 Thời gian làm bài: 60 phút (Được sử dụng tài liệu)
Ký	Trưởng nhón	n/Giảng viên phụ trách HP	: Khoa phụ trách HP:
duyệt		Vom	Ahr

## <u>Câu 1</u> (5 điểm)

Xét mạch in gồm 2 vi mạch CMOS nối với nhau (hình 1) truyền tín hiệu qua đường truyền mạch in thiết kế (hình 2) với thông số như sau: s = 20mils, w = 12mils, h = 62mils,  $\varepsilon_R = 4.7$ , chiều dài đường truyền mạch in  $\ell = 20$ cm. Vi mạch CMOS Gate 1 được mô hình hóa theo sơ đồ Thevenin gồm nguồn  $v_S(t) = V_0 = 5$ V (một chiều),  $R_S = 10\Omega$ . Vi mạch CMOS Gate 2 được mô hình hóa bằng một điện trở tải  $R_L = 500\Omega$  (hình 3).

- a. Coi đường truyền mạch in là đường truyền vi dải không tiêu tán. Tính các thông số của đường truyền ( $Z_C$ , L, C, v,  $T_D$ ).
- b. Tính và vẽ tín hiệu điện áp trên tải trong khoảng thời gian  $10.T_D$  và nhận xét về dáng điệu điện áp trên tải.





## **<u>Câu 2</u>** (4 điểm)

Em hãy trình bày những hiểu biết của mình về màn chắn điện từ trường (khái niệm, cơ sở lý thuyết, hiệu quả chống nhiễu). Hãy nêu và phân tích một ví dụ thực tế mà em biết về việc sử dụng kỹ thuật màn chắn điện từ trường trong việc chống nhiễu.

Trình bày: 1 điểm