本节内容

除法电路 基本结构

王道考研/CSKAOYAN.COM

王道考研/CSKAOYAN.COM

13

除法电路的基本结构

2. 除法电路结构

n 位定点数的除法运算,实际上是用一个 2n 位的数去除以一个 n 位的数,得到一个 n 位的商,因此需要对被除数进行扩展。对于 n 位定点正小数,只要在被除数的低位添 n 个 0 即可;对于 n 位定点正整数,只要在被除数的高位添 n 个 0 即可。

图 2.3 是一个 32 位除法逻辑结构图,它和除法逻辑结构也很类似。





图 2.3 32 位除法运算的逻辑结构图

初始时,寄存器 R 存放扩展被除数的高位部分,寄存器 Q 存放扩展被除数的低位部分。ALU 是除法器核心部件,对余数寄存器 R 和除数寄存器 Y 的内容做"加/减"运算,运算结果送回寄存器 R。每次循环,寄存器 R 和 Q 实现同步左移,左移时,Q 的最高位移入 R 的最低位,Q 中空出的最低位被上商。每次由控制逻辑根据 ALU 运算结果的符号来决定上商为 0 还是 1。


王道考研/CSKAOYAN.COM


14







王道考姗/cskaoyan.com





王道考研/cskaoyan.com





王道考研/cskaoyan.com