

Projeto para Excelência em Microeletrônica (PEM)

Resolução da segunda Lista de atividades abordando SystemVerilog

Professor: Marcos Morais Coach: Antonio Agripino

Aluno: Rodrigo Farias Oliveira

Sumário

1ª Questão	
2ª Questão2	
3ª Questão	
4ª Questão	
5ª Questão5ª	
6ª Questão	
7ª Questão	11
8ª Questão	12
9ª Questão	13
10ª Ouestão	14

Código

```
module Quest1 (input logic swap, input logic enable,
                 input logic clock,
                 output logic[3:0] upcount,
                 utput logic[3:0] downcount);
always ff @(posedge clock)
    if (enable)
         if (swap) begin
             upcount <= downcount;</pre>
             downcount <= upcount;</pre>
         end else begin
             upcount <= upcount + 4'd1;</pre>
             downcount <= downcount - 4'd1;</pre>
         end
    else begin
         upcount <= upcount;</pre>
         downcount <= downcount;</pre>
    end
endmodule
```

2ª Questão

Código

Formas De Onda




Figura 1 - Formas de Onda da $2^{\underline{a}}$ questão

Resposta

A frequência do sinal de saída em f é de 0,2 MHz.




Figura 2 - Circuito da 3ª questão




Figura 3 - Circuito da 4ª questão

Sim este código é sintetizável, segue a imagem do circuito lógico:




Figura 4 - Circuito da 5ª questão

Sim é possível substituir o for pelo *while*, o código continuará sintetizável e o *while* fará a mesma função do for. Todo o código ficaria da seguinte forma:

```
module Quest5 (input logic resetn, clock,
               input logic [7:0] data_in,
               output logic [2:0] msb);
    integer i;
    always ff @(posedge clock or negedge resetn)
    begin
        if (!resetn) begin
            msb <= 3'b000;
        end
        else begin
            i = 0;
            while (i < 8) begin
                if (data in[i]) msb <= i;</pre>
                i++;
            end
        end
    end
endmodule
```




Figura 5 - Circuito da 6ª Questão




Figura 6 - Formas de Onda da 6º questão

Resposta

Caso o sinal de *clock* seja de 200 MHz teremos uma frequência de sinal de saída em f e g de 0,22 MHz.




Figura 7 - Circuito da 7º Questão

Resposta

Neste código ocorre o seguinte:

"a" recebe o valor de "b" adicionado do valor de "c" (que foi atualizado após o pulso do *clock*) naquele mesmo momento;

"b" recebe o valor de "c" (que foi atualizado após o pulso do *clock*) adicionado do valor de "a" (o qual acabou de ser alterado anteriormente) naquele mesmo momento;

"c" receberá a soma de "a" e "b" (os quais acabaram de ser alterados anteriormente) apenas no próximo pulso de *clock*.




Figura 8 - Circuito da 8º questão

Resposta

Neste código ocorre o seguinte:

"a" recebe o valor de "b" adicionado do valor de "c" naquele mesmo momento;

"c" recebe o valor de "a" (o qual acabou de ser alterado anteriormente) adicionado do valor de "b" (que foi atualizado após o pulso do *clock*) naquele mesmo momento;

"b" receberá o valor de "c" (o qual acabou de ser alterado anteriormente) adicionado do valor de "a" (o qual acabou de ser alterado anteriormente) naquele mesmo momento.




Figura 9 - Circuito da 9º questão

Resposta

"b" recebe o valor de "c" (não alterado ainda) adicionado do valor de "a" (que foi atualizado após o pulso do *clock*) naquele mesmo momento;

"c" recebe o valor de "a" (que foi atualizado após o pulso do *clock*) adicionado do valor de "b" (o qual acabou de ser alterado anteriormente) naquele mesmo momento;

"a" receberá a soma de "b" e "c" (os quais acabaram de ser alterados anteriormente) apenas no próximo pulso de *clock*.

Código (contador em Anel)

```
module RingCounter (input logic CLK,
                     output logic[12:0] OUT);
always ff @(negedge CLK) begin
    if^{-}(OUT == 13'd45999) OUT <= 13'd0;
    else OUT <= OUT + 13'd1;</pre>
end
endmodule
                                  Código
module Quest10 (input logic CLK,
                output logic 01,
                output logic O2);
logic[12:0] COUNT;
always ff @(negedge CLK) begin
    if(COUNT >= 13'd3849 && COUNT < 13'd4149) O1 <= 13'd0;
    else 01 <= 13'd1;
    if (COUNT >= 13'd3199 && COUNT < 13'd3799) O2 <= 13'd0;
    else O2 <= 13'd1;
end
RingCounter Counter (.CLK(CLK), .OUT(COUNT));
```

endmodule