

教育用PHYチップ 要求仕様書

目次

- [背景・目的](#)
- [本書の責務](#)
- [用語集](#)
- [制約](#)
 - [回路規模](#)
 - [ピン数・パッケージ](#)
- [システム概要](#)
 - [システム全体構成](#)
 - [他システムとの関係](#)
- [要求事項](#)
 - [機能要求](#)
- [インターフェース要件](#)
 - [外部GPIOインターフェース](#)
 - [Caravel user project wrapper内部インターフェース](#)
 - [標準MII互換インターフェース](#)
 - [クロック・リセット要件](#)
 - [教育・検証用インターフェース要件](#)
- [対象外範囲](#)
- [実装の成功条件](#)
- [改訂履歴](#)

背景・目的

- 一般的なネットワーク機器開発では、FPGAやマイコンで扱う範囲はMAC層以上になりやすい
- 物理層の一部をASICとして設計することで、通信処理全体の流れを回路レベルで理解しやすくなる
- オープンソースEDAを用いて開発しオープンソースASICとして公開することで、関心のある人が参考にしやすく、後継にも繋がりやすい

本書の責務

本書は、教育用PHYチップが外部MAC、Caravelハーネス、外部評価環境に対して満たすべき要求、制約、成功条件を定義する。各機能の詳細仕様、信号割り当て、状態遷移、タイミング、設計定数、クロックドメイン処理、具体的なアルゴリズム分解、検証項目への分解は、機能仕様書兼設計仕様書の定義範囲とする。

用語集

用語	略称	意味
Physical Layer	PHY	通信の物理層に相当し、ビット列と物理信号の変換、同期、符号化などを扱う。
Media Access Control	MAC	データリンク層の一部で、フレーム送受信や媒体アクセス制御を扱う。
Application Specific Integrated Circuit	ASIC	特定用途向け集積回路。

Field Programmable Gate Array	FPGA	製造後に回路構成を変更できる集積回路。
Caravel		chiplgnite/Open MPWで利用されるSoCハーネス。ユーザ回路領域、GPIO、Wishbone、ロジックアナライザ接続などを提供する。
Reduced Instruction Set Computer V	RISC-V	Caravel管理SoCに内蔵されるプロセッサコアの命令セット。本仕様ではユーザ回路の制御・観測元の1つとして扱う。
Wishbone	WB	Caravel管理SoCとユーザ回路を接続するメモリマップドバス
General Purpose Input/Output	GPIO	外部信号入出力に利用する汎用ピン。
Interrupt Request	IRQ	ユーザ回路からCaravel管理SoCへ割り込み通知を行うための信号。
ロジックアナライザ	LA	Caravel内部からユーザ回路の信号を観測し、必要に応じてデバッグ用の制御入力を与えるための接続。
Media Independent Interface	MII	MACとPHYを接続する標準的なデジタルインターフェース。
Management Data Input/Output	MDIO	MACからPHYの管理レジスタを読み書きするための双方向シリアル管理信号。
Management Data Clock	MDC	MDIO転送の基準クロック。MACからPHYへ供給される。
Carrier Sense	CRS	受信媒体上でキャリアを検出していることをMACへ通知するMII信号。
Collision Detect	COL	半二重動作で送信と受信が同時に発生したことをMACへ通知するMII信号。
10BASE-T		10Mbps Ethernetのツイストペア物理層規格。本プロジェクトでは10BASE-TアナログPHY完全互換ではなく、標準MII MACとの接続評価を可能にする教育用デジタルPHYとして扱う。
nibble		4bit単位のデータ。本仕様では標準MIIインターフェースの送受信データ単位として扱う。
Least Significant Bit first	LSB first	複数bitのデータを下位bitから順に送受信する順序。
プリアンプル		Ethernetフレームの先頭に置かれる同期用パターン。本仕様では0x55の繰り返しとして扱う。
Start Frame Delimiter	SFD	Ethernetフレーム開始位置を示す固定パターン。本仕様では0xD5として扱う。
マンチェスター符号		1bitを1ビット周期の前半と後半の2つの信号値で表現し、ビット中央に必ず遷移を持たせる符号化方式。
Clock Data Recovery	CDR	受信信号からクロック成分とデータを復元する処理。本プロジェクトではアナログCDRや専用PLLは対象外とし、Caravelハーネスから供給されるクロックを用いて受信データを安定して復元できることを求める。

Full-duplex	全二重	送信と受信を同時に通常データ通信として扱う通信方式。本プロジェクトでは、MIIインターフェース上の送信経路と受信経路を同時に動作可能にする方式として扱う。
Half-duplex	半二重	送信と受信の同時発生を通常データ通信として扱わず、必要に応じて衝突として扱う通信方式。本プロジェクトでは必須動作ではなく、オプション。
GPIO直結物理リンク		10BASE-T物理層アナログ信号の代わりに、デジタル信号をGPIO間で直結する評価用物理リンク。マンチェスター符号化後のデジタル信号を観測・復号する。

制約

SkyWater Technology 130nmでCaravelハースを使用する際の制約

回路規模

- ユーザ利用可能面積: 約10mm²
- ゲート規模: 約30万~50万スタンダードセル

ピン数・パッケージ

- パッケージ形態: QFN 64pin
- ユーザGPIOパッド: 38本
 - GPIO 0~4は電源投入時設定が固定。GPIO 5~37はユーザプロジェクト側で初期設定を指定できる。
 - 各GPIOはユーザ回路のRTLから入出力方向を設定し、外部信号の入力または外部信号への出力として使用する。
 - アナログIO機能: GPIO Padのうち29本はアナログモードに対応する。本プロジェクトの初期実装ではデジタルPHYに範囲を限定するため使用しない。
- Caravel管理SoCとの内部接続
 - Caravel user project wrapper相当の接続を前提とした使用可能信号数は以下とする。
 - ロジックアナライザ接続: プローブ128本。管理SoC→ユーザ回路の制御入力、またはユーザ回路→管理SoCの状態観測出力として使用する。
 - Wishbone slave接続: 管理SoCとユーザ回路を接続する内部バス。
 - ユーザ割り込み信号: 3本。ユーザ回路からCaravel管理SoCへイベントまたはエラーを通知する用途に利用できる。

システム概要

システム全体構成

本システムは、教育用途で物理層処理を観察・変更しやすくするためのPHYチップである。Caravelハース上のユーザ回路領域にPHY機能を実装し、外部のFPGAまたはマイコンがMAC相当の処理を担当する。

想定する構成要素は以下とする。

- 送信経路
 - 外部MACからの送信データ入力
 - 送信制御
 - 送信シリアルライズ
 - マンチェスター符号化

- 物理層相当信号出力
- 受信経路
 - 物理層相当信号入力
 - Caravelハーネスから供給されるクロックによるサンプリング
 - マンチェスター復号
 - 受信デシリアライズ
 - 外部MACへの受信データ出力
- 制御・観測経路
 - リセット、クロック、機能制御設定
 - ステータス出力
 - Caravelロジックアナライザによる内部信号観測

本チップは10Mbps Ethernet PHYを題材とする。ただし、10BASE-T PHY完全互換ではなく、標準的な10Mbps MII MAC IPコアとの接続評価を可能にする教育用デジタルPHYを目標とする。MIIインターフェース上では10Mbps full-duplex PHY相当として扱えるようにする。シリアライズ、マンチェスター符号化・復号、同期検出などの物理層デジタル処理を理解できることを優先する。送信経路と受信経路は独立して観測・評価できる構成とする。

物理側は10BASE-Tの物理層アナログ信号ではなく、教育用に観測しやすいGPIO直結デジタル信号として扱う。そのため、差動ドライバ、トランス結合、リンクパルス、オートネゴシエーション、実媒体リンク確立、アナログ受信回路は対象外とする。


本チップは、教育・評価用途に応じて各機能を個別に有効化・無効化できる構成とする。送受信、送信評価、受信評価、内部ループバック評価、テストパターン出力などの利用形態は、排他的な動作モードではなく、機能制御値の組み合わせとして扱う。

内部制御機能として、少なくとも送信経路有効化、受信経路有効化、内部ループバック有効化、テストパターン出力有効化、full-duplex/half-duplex設定、エラー状態クリア、PHYロジックリセットを扱えること。具体的な信号名、ビット割り当て、状態遷移、制御優先順位は機能仕様書兼設計仕様書で定義する。

代表的な利用形態の例を以下に示す。この表は排他的な動作モードを定義するものではなく、機能制御値の組み合わせによって実現される利用形態の例である。

利用形態	送信経路	受信経路	内部ループバック	テストパターン	duplex
通常送受信	有効	有効	無効	無効	full-duplex
送信評価	有効	無効	無効	任意	任意
受信評価	無効	有効	無効	無効	任意
内部ループバック評価	有効	有効	有効	無効	full-duplex
テストパターン出力	有効	任意	無効	有効	任意
half-duplex衝突評価	有効	有効	無効	無効	half-duplex

以下の図は、各利用形態において、教育用PHY ASICをMII側MACおよびGPIO直結物理リンクとどのように接続して評価するかを示した構成例である。



他システムとの関係

本システムは単体でネットワーク通信システムを完結させず、以下の外部システムと組み合わせて利用する。

- 外部MAC
 - 標準的な10Mbps MII MAC IPコア。FPGA、マイコンのロジックを想定する。
 - 送受信データと制御信号を本チップへ入出力する。
- 外部評価環境
 - 波形観測、信号生成、通信相手のエミュレーションに利用する。
 - 内部信号と外部信号の対応関係を確認する。

要求事項

機能要求

要否は R を必須、O を任意とする。

ID	要求	要否
FR-001	標準的な10Mbps MII MAC IPコアから送信データ、送信有効、送信エラーを受け取り、物理層送信用の信号へ変換できること。初期実装では送信エラー制御信号を送信波形へ反映せず、互換性確保と観測用ステータスとして扱ってよい。	R
FR-002	外部から入力された物理層相当の受信信号を復号し、標準的な10Mbps MII MAC IPコアへ受信データとして出力できること。	R

FR-003	送信経路と受信経路を独立した回路ブロックとして構成し、それぞれを独立して観察できること。	R
FR-004	教育用途として、送信経路の主要状態、受信経路の主要状態およびエラー状態をロジックアナライザで観測できること。	R
FR-005	外部GPIOまたはCaravelロジックアナライザ接続により、送信経路、受信経路、内部ループバック、テストパターン出力、duplex設定などの主要制御機能を設定できること。GPIO経由で直接制御する項目は、CaravelのGPIO数制約を考慮し、通常評価に必要な最小限に限定してよい。詳細制御はCaravelロジックアナライザ接続を用いてよい。	O
FR-006	full-duplex設定では、送信経路と受信経路を同時に動作できること。送信中に受信キャリアを検出しても、衝突とは扱わないこと。	R
FR-007	half-duplex設定を有効化した場合は、送信中の受信キャリア検出を衝突としてMACへ通知できること。	O
FR-008	内部ループバックを有効化した場合は、GPIOを介さずチップ内部のみで送信経路の出力を受信経路へ戻し、外部通信相手なしで基本動作を確認できること。	O
FR-009	テストパターン出力を有効化した場合は、既知のビット列を出力し、外部測定器またはFPGAで波形・復号結果を検証できること。	O
FR-010	リセット解除後、外部GPIOまたはCaravelロジックアナライザ接続から有効な制御指定がない場合のデフォルト制御値は、送信経路有効、受信経路有効、内部ループバック無効、テストパターン出力無効、full-duplex設定とすること。	R
FR-011	プリアンプル未検出、マンチェスター符号違反、SFD不一致、受信中の同期外れ、キャリアロスなどの受信状態または異常を検出した場合に、ステータス信号で通知できること。	O
FR-012	送信入力、送信シリアルライズ、マンチェスター符号化、受信入力、マンチェスター復号、受信デシリアルライズの各処理段をRTL上で識別でき、各処理段の入出力または状態をロジックアナライザまたはテストベンチで観測できること。	R
FR-013	実装はオープンソースEDAで合成・配置配線・検証できること。	R
FR-014	Caravelのユーザ領域、GPIO数、ロジックアナライザ信号数、Wishbone接続、割り込み接続の制約内に収まること。	R
FR-015	Caravel管理SoC由来の基本リセット、GPIO経由の外部評価用リセット、ロジックアナライザ経由のデバッグ用リセットにより、PHYロジックを既知の初期状態へ戻せること。ただし、GPIO経由およびロジックアナライザ経由のリセットはCaravelハーネス全体ではなく、ユーザ回路内のPHYロジックのみを初期化すること。	R
FR-016	MACからのMDIO/MDC管理読み取りに対して、リンクアップ済み、10Mbps、オートネゴシエーション未使用または無効を示すダミー管理機能を持つこと。duplex状態の読み取り値はPHY機能制御によるduplex設定を反映すること。この応答はMAC接続評価用であり、実際の物理リンク検出、リンクパルス検出、オートネゴシエーション結果は反映しないこと。	O
FR-017	MII MACへ出力するキャリア検出通知信号はduplex設定にかかわらず受信キャリア検出を反映できること。衝突通知信号はfull-duplex設定では衝突通知として使用せず、half-duplex設定を有効化した場合のみ送信中の受信キャリア検出を反映できること。	O

FR-018	受信時は、プリアンプルおよびSFDを同期検出に利用し、標準的なMII MACが受信フレームとして扱える形で受信データ、受信データ有効、受信エラーを出力できること。	R
FR-019	受信フレーム終端は、マンチェスター符号入力が無音状態をキャリアロスとして判定し、可変長フレームに対して受信データ有効信号をデアサートできること。	R
FR-020	初期実装の評価条件内の10Mbps相当マンチェスター信号に対し、デジタル論理のみで受信タイミングを推定し、データ列を復元できること。ただし、任意の位相変動、ジッタ、デューティ比を持つ入力の前復元までは要求しない。	R

インターフェース要件

外部GPIOインターフェース

外部GPIOは33本以内に収め、要件として以下の信号群を提供する。

信号群	方向	要求
送信データ	入力	標準MII MACから送信データを入力できること。
送信制御	入力	送信有効および送信エラーを入力できること。送信エラーは初期実装では送信波形へ反映せず観測用ステータスとして扱えること。
MII管理	入出力	MDC入力とMDIO双方向信号を提供し、MACからの管理読み取りへ教育用ダミーの固定応答を返せること。
PHYエラークリア信号 (GPIO)	入力	保持された異常ステータスをGPIO経由でクリアできること。
PHYリセット信号 (GPIO)	入力	GPIO経由の外部評価用リセット要求。PHYロジックのみを初期化する。
受信データ	出力	復号済みデータを標準MII MACへ出力できること。
受信ステータス	出力	受信有効、受信エラー、CRS、COL、同期状態、エラー状態を出力できること。
物理層相当信号入力	入力	外部評価環境または通信相手からの物理層相当信号を入力できること。
物理層相当信号出力	出力	符号化済みの物理層相当信号を外部へ出力できること。
PHY機能制御信号 (GPIO)	入力	通常評価に必要な最小限のPHY制御値をGPIO経由で入力できること。GPIO経由で直接制御する項目は、送信経路有効化、受信経路有効化、内部ループバック有効化、テストパターン出力有効化、duplex設定などから、GPIO数制約を考慮して選定してよい。詳細制御はCaravelロジックアナライザ接続を用いてよい。

Caravel user project wrapper内部インターフェース

Caravel user project wrapperによって提供される以下のインターフェースを使用する。

信号群	方向	要求
Wishboneバスリセット信号	入力	Caravel管理SoC由来の基本リセット。
PHY機能制御信号 (LA)	入力	デバッグ・検証用途として、送信経路、受信経路、内部ループバック、テストパターン出力、duplex設定などの主要制御値を入力できること。
PHYエラークリア信号 (LA)	入力	保持された異常ステータスをLA経由でクリアできること。
PHYリセット信号 (LA)	入力	LA経由のデバッグ用リセット要求。PHYロジックのみを初期化する。

ロジックアナライザ接続は、ユーザ回路から見て入力方向または出力方向の信号を扱う内部デバッグ接続として使用する。

標準MII互換インターフェース

この章で、今回の実装で満たすべきMII互換インターフェースの要件について整理する。

- 初期実装では、有効な制御指定がないデフォルト制御値において、外部MACからは10Mbps full-duplex PHY相当として見えることを目標とする。
- 標準MII MACと接続するため、送信データ、送信有効、送信エラー制御、受信データ、受信データ有効、受信エラー通知、送受信クロック、CRS、COL、MDIO、MDCに相当する信号を提供すること。
- 送受信データは標準MIIのnibble単位で扱い、各nibble内はLSB firstのビット順序として扱えること。
- MII信号は、標準MII MACと直結評価できるタイミング前提で扱えること。
- full-duplex設定では、送信中でも受信経路を動作可能とし、受信フレームを通常通りMACへ出力できること。
- MII MACへ出力するキャリア検出通知信号は、duplex設定にかかわらず受信キャリア検出を反映すること。
- 衝突通知信号はfull-duplex設定では衝突通知として使用しないこと。half-duplex設定を有効化した場合のみ、送信中の受信キャリア検出を反映すること。
- MDIO管理クロック信号およびMDIO管理データ信号を持ち、MACからのMDIO読み取り要求に対して固定PHYステータスを返すこと。
- MDIO読み取り応答に使うリンクアップ、10Mbpsなどの値は、PHY本体の動的状態、実際の受信キャリア、リンクパルス、オートネゴシエーション状態には依存しないこと。duplex状態の読み取り値はPHY機能制御によるduplex設定を反映すること。有効な制御指定がないデフォルト制御値では、10Mbps full-duplex、リンクアップ済みを返すこと。
- 初期実装では、送信エラー制御信号は送信波形へ反映せず、互換性確保と観測用ステータスとして扱ってよい。

物理層送信信号と物理層受信信号は10BASE-T物理層アナログ信号ではなく、デジタルマンチェスター信号として扱う。GPIO直結評価では、片方向評価として一方の物理層送信信号を他方の物理層受信信号へ直結できること。双方向評価では、チップAからチップBとチップBからチップAの方向に独立したGPIO信号線を使用できること。

外部受信信号は、初期実装の評価条件内で10Mbpsデータをマンチェスター符号化した入力として扱うこと。任意の位相変動、ジッタ、デューティ比を持つ入力の復元までは要求しない。アナログPLL、アナログCDR、専用変調回路は対象外とする。

受信フレーム長は可変長として扱う。受信側は入力が無音状態をキャリアロスとして判定し、受信データ有効信号をデアサートしてフレーム終端とする。プリアンプルおよびSFDは同期検出に利用し、標準的なMII MACが受信フレームとして扱える形で受信データを出力すること。外部物理入力に対するMAC出力には、同期検出や受信タイミング推定に起因するレイテンシを許容する。

クロック・リセット要件

- PHY内部で使用するクロックは、Caravelハーネスから供給されるクロックとすること。
- 外部由来のリセット要求は非同期に入力される可能性を考慮し、PHY内部で使用するリセットは対象クロックドメインへ同期化して扱うこと。

教育・検証用インターフェース要件

- 外部FPGAまたはマイコンから制御・観測できること。
- オシロスコープ、ロジックアナライザ、シミュレーション波形で送受信経路の対応を確認できること。
- テストベンチから送信評価、受信評価、内部ループバック評価、異常入力の各シナリオを検証できること。

対象外範囲

初期実装では、以下を対象外とする。

- IEEE 802.3準拠の10BASE-T完全互換
- 市販Ethernetポートとの直接接続
- 差動ドライバ
- トランス結合
- リンクパルス生成・検出
- オートネゴシエーション
- 実媒体上のリンク確立
- アナログ受信回路
- アナログCDR
- アナログエコーキャンセル
- ツイストペアケーブルでの規格適合性
- アナログ回路による衝突検出
- 市販PHY同等のMDIO管理レジスタ実装

ただし、MII上の10Mbps full-duplex相当動作、送信経路と受信経路の独立デジタル処理、GPIO直結による片方向・双方向評価は対象に含める。

実装の成功条件

初期実装では、以下を満たすことを成功条件とする。

- RTLシミュレーションで、既知のnibble列を期待するマンチェスター符号列へ変換できること。
- RTLシミュレーションで、非同期10Mbps相当の既知のマンチェスター符号列から元のnibble列を復元できること。
- 送信経路、受信経路、および内部ループバックを有効化した状態で、送信入力nibble列のうちプリアンプル、SFD、ペイロードを含む受信出力nibble列が一致すること。
- 受信信号の無音状態によりキャリアロスを検出し、可変長フレーム末尾で受信データ有効信号がデアサートされること。
- 送信経路および受信経路を有効化し、full-duplex設定とした状態で、送信中でも受信フレームをMACへ出力できること。
- full-duplex設定で、送信中の受信キャリア検出を衝突として扱わないこと。
- half-duplex設定を有効化した場合のみ、送信中の受信キャリア検出を衝突としてMACへ通知できること。
- MII MACへ出力するキャリア検出通知信号がduplex設定にかかわらず受信キャリア検出を反映すること。

- MDIO/MDC経由の読み取りで、リンクアップ済みや10Mbpsを示す応答が返ること。また、duplex状態の読み取り値がPHY機能制御によるduplex設定を反映すること。
- GPIO直結片方向評価で、送信側のMII入力nibble列が受信側のMII出力nibble列として再構成されること。
- GPIO直結双方評価で、チップAからチップBとチップBからチップAが同時に通信しても互いを衝突として扱わないこと。
- 異常なマンチェスター符号入力に対してエラーステータスがアサートされること。
- リセット解除後、外部GPIOまたはCaravelロジックアナライザ接続から有効な制御指定がない場合に、送信経路有効、受信経路有効、内部ループバック無効、テストパターン出力無効、full-duplex設定、half-duplex衝突検出無効のデフォルト制御値で動作すること。
- FR-012で定義した主要処理段をRTL階層またはモジュールとして識別でき、各処理段の入出力または状態を観測できること。
- Caravel user project wrapper上で合成・配置配線・基本検証が可能であること。
- GPIO、ロジックアナライザ、ユーザ領域の制約内に収まること。
- Wishboneバスリセット信号、PHYリセット信号(GPIO)、PHYリセット信号(LA)の各リセット要求により、PHY内部状態が既知の初期状態へ戻ること。
- PHYリセット信号(GPIO)およびPHYリセット信号(LA)がCaravelハーネス全体ではなくPHYロジックのみを初期化することをRTL上で確認できること。
- GPIO経由とLA経由の機能制御の制御元をステータス観測できること。
- GPIO経由とLA経由のduplex設定の制御元および現在のduplex設定をステータス観測できること。
- GPIO使用数およびLA観測・制御信号数がCaravelハーネスの制約に収まること。

改訂履歴

日付	版	内容
2026-06-28	1	初版。目的、制約、システム概要、機能要求、インターフェース要件を定義。
2026-07-02	2	全二重通信を要件に追加。
2026-07-02	3	排他的なモード選択を機能制御値の組み合わせとして扱う方針へ修正。
2026-07-11	4	機能要求の要否欄を追加。使用しない信号を要求から削除。機能仕様書兼設計仕様書に書くべき内容を削除。
2026-07-23	5	Caravelハーネスの制約について修正。機能要求の要否について補足。