

みちびき対応オープンソース測位前処理コア 「QZ-Pilot」

申請者：田口良輔
所属：放送大学（入学予定）

First Tapeout キックオフ・イベント

2026 年 6 月 20 日

L6 / CLAS Pre-processing Core

アジェンダ

- ① 背景と課題：みちびき 7 機体制と高精度測位の壁
- ② 提案：QZ-Pilot — みちびき L6 (CLAS) 対応の前処理コア
- ③ 設計方針：スコープ、アーキテクチャ
- ④ 進め方、使用技術と必要機材
- ⑤ リスクと対策、今後の挑戦
- ⑥ 相談したいこと


背景：みちびき7機体制

日本上空に常に4機以上のみちびきの衛星が滞空

- みちびき単独での持続測位が可能

応用例：農業の省人化

- 農業ではトラクタや田植機の自動走行への期待が高まっている
- センチメートル級の正確な自己位置推定が、農場での自動走行を支える



QZSS / CLAS は、日本の高精度測位インフラとして重要な役割を持つ

課題：高精度測位を「使う側」の壁

CLAS を活用する受信・測位処理は、現状では扱いにくい

価格

専用チップ・有償ソフトへの依存

消費電力・サイズ

小型農機や農業ロボットの常時搭載に制限

透明性

ブラックボックスで、学習・改良・検証が困難

産業・研究・教育用途へ広げるには、軽量で中身が見える実装が必要

提案：QZ-Pilot

みちびき L6 (CLAS) 信号の補正情報処理を行う
オープンソース測位前処理コア

QZ-Pilot

L6 / CLAS
Pre-processing Core

誰でも扱える

高精度測位の半導体基盤

オープンに公開

RTL・設計データ・検証環境を GitHub へ

再利用できる

教育・研究・産業で使える IP に

4つの強み

① みちびき対応のオープンなハード IP

L6 (CLAS) 前処理を RTL・設計データごと GitHub 公開

② ASIC 化を前提に小型・低消費電力

常時搭載を見据え、FPGA より軽量な前処理回路を設計

③ 教育・研究用途としての透明性

信号処理の流れを学びやすくし、GNSS/半導体の題材に

④ Veryl を活用した設計基盤

日本発 OSS HDL で、可読・保守性の高い事例を公開

測位前処理コアを ASIC 化する利点

常時動作する前処理を専用回路化し、エッジ機器へ載せやすく

① 低消費電力

CPU や FPGA で常時処理せず、固定的な前処理を専用回路化して電力を抑制

② 小型・低コスト化

将来の SoC 統合を見据え、部品点数・基板面積・システムコストの削減につなぐ

③ リアルタイム性

L6 フレーム処理・誤り検出・バッファリングを処理し、上位ソフトを軽くする

QZ-Pilot では、まず前処理に限定して ASIC 化の効果を検証

成果はすべてオープンに公開

設計データだけでなく、検証環境・開発過程も共有予定

GitHub で公開

- RTL・ドキュメント・検証環境
- ライセンス：Apache-2.0 / CERN-OHL を検討
- 開発過程・設計ノウハウも可能な範囲で共有

想定する使い道

- 大学・高専・工業高校での GNSS / 半導体教育
- オープンソース GNSS 研究
- 農業ロボット・小型モビリティ向け測位研究

公開物

Verilog RTL / 生成 SV / テストベンチ / ドキュメント / 評価ログ

測位前処理コアをオープンにする価値

① 透明性

L6 (CLAS) 補正処理の中身を確認・検証でき、ブラックボックス依存を減らせる

② 再利用性

受信機・SoC・FPGA に組み込める共通 IP として、車輪の再発明を減らせる

③ 継続性

教育・研究・コミュニティで、仕様追従や認証拡張を継続的に進められる

"Veryl"

- 日本発のオープンソース HDL
- SystemVerilog を基盤に、論理設計に適した構文と静的チェックを備える
- 生成した SystemVerilog により既存フローと接続可能

既存フローと両立

SystemVerilog に変換し、ASIC フローや OSS EDA と連携

読みやすく保守しやすい

静的チェックにより、設計ミスを早期に発見

教材・参考実装として

Veryl による ASIC 開発事例そのものを OSS として残す

QZ-Pilot = Veryl で学べる ASIC 開発サンプル

フル GNSS SoC ではなく、確実にテープアウトできるデジタル処理部に絞る

今回つくる (MVP)

- L6 (CLAS) 補正メッセージの復号
- CRC・誤り検出などの前処理
- 補正情報の整理・バッファリング
- 将来の認証機能拡張を考慮した構成


将来拡張

- PPP-RTK の本格的な測位演算
- 信号認証 (なりすまし検知) 機能
- RF / アナログ前段との統合

まずは「動く最小構成」を目指す

アーキテクチャ

「GNSS 全部」ではなく、L6 データ列から補正情報を取り出す前処理コア



入力：受信済み L6 データ列 → 出力：ソフトウェアが扱いやすい CLAS 補正情報

① 第1期 調査・設計

IS-QZSS 仕様調査、要求整理、全体アーキテクチャ設計

② 第2期 RTL 実装

L6 処理・CRC・バッファ実装、シミュレーション検証

③ 第3期 実装・試作

論理合成・配置配線、DRC/LVS、テープアウト

④ 第4期 評価・公開

動作確認、評価基板準備、GitHub 公開、ドキュメント整備

使用技術と必要機材

できる限り OSS ベースで、検証から公開まで再現しやすく

使用予定技術

- Veryl
- SystemVerilog (生成)
- Verilator / OpenLane / Caravel
- GitHub
- FPGA 事前検証

必要になりそうな機材

- FPGA 評価ボード
- みちびき対応 GNSS 受信機・アンテナ
- ロジックアナライザ等の測定器
- テスト基板・治具

検証環境・設計ノウハウも含めて公開し、他の人が再現できる形を目指します！！

リスクと対策、今後の挑戦

リスクと対策

- **フル SoC は期間内に困難**
RF/アナログや完全な測位エンジンは対象外
L6/CLAS 前処理に限定
- **IS-QZSS 仕様の理解難度**
公開仕様を段階的に理解し、
PM・コミュニティ支援を活用
- **面積・タイミング制約**
最小構成（MVP）を優先し、
確実なテープアウトを目指す

プロジェクト後に挑戦したいこと

- PPP-RTK 演算アクセラレータへの
拡張
- 信号認証（なりすまし検知）への
対応
- RF / アナログ前段との統合
- 農業ロボット・小型モビリティとの
実証

相談したいこと

- **IS-QZSS / CLAS 仕様理解**

仕様の読み方、前処理として切り出す範囲の相談

- **Veryl + OpenLane / Caravel フロー**

生成 SystemVerilog と実装フローのレビュー

- **テストベンチ・検証方針**

L6 メッセージ処理のテストデータ、検証観点

- **GNSS 受信ログ・評価方法**

参照受信機、ログ取得、評価環境づくり

- **応用先との接続**

農業ロボット・小型モビリティでの利用イメージ

「ここなら相談に乗れる」という方は、ぜひ声をかけてください