OPL2500P

15005_OP25_EPA DATASHEET

開發板 DataSheet



http://www.opulinks.com/

Copyright © 2023, Opulinks. All Rights Reserved.

OPL2500P-I5005_OP25_EPA DATASHEET_DSCN103 | Version 1.0

REVISION HISTORY

Date	Version	Contents Updated
2022/12/22	1.0	 Initial Release



TABLE OF CONTENTS

TABLE OF CONTENTS

1.	方塊	<u> </u>		1		
2.						
3.	模組	腳位定義:	與功能敘述	3		
	3.1.	模組腳1	<u> </u>	3		
	3.2.	模組腳1	位定義	3		
4.	底板	參考電路		7		
5.	模塊尺寸			8		
	5.1.	外觀		8		
	5.2.	尺寸 _		9		
6.	模組使用注意事項					
	6.1.	使用模組天線注意事項				
		6.1.1.	需外露使用·如 Figure 4	12		
		6.1.2.	機構外殼禁止使用金屬・以及金屬漆	12		
		6.1.3.	天線周圍·不可放置 LDO 與 DC-DC converter等等電源電路	12		
		6.1.4.	天線周圍·不可有阻擋物·需有 10mm 以上之空間	12		
		6.1.5.	使用外接天線 (IPEX connector) 時.GND plane 須所有層面禁空	12		
	6.2.	2. 燒錄腳位為 IO0 / IO2 / RST_N·請留測試點或連接器·以利燒錄與除錯				
		6.2.1.	在燒錄一開始,需將芯片重置,才能將程式燒錄至芯片	13		
	6.3.	使用 I2C 時,需上拉電阻 10kΩ				
	6.4.	RST_N 與 PWR_ON 設定				
		6.4.1.	PWR_ON 說明	13		
		6.4.2.	RST_N 說明	14		




LIST OF FIGURES

LIST OF FIGURES

Figure 1. Module TOP view	9
Figure 2. Module Bottom view	10
Figure 3. Module Front view	11
Figure 4. 天線於底板設計	12



方塊圖 1.





CHAPTER TWO


2. 電氣特性

	Spec	Min	Тур	Max	Unit
Vbat	3.3	3.15	3.3	3.6	V
Deep sleep	5		5		uA
RF TX High Power mode					dBm
RF TX Low Power mode					dBm
RF RX Sensitivity					dBm



3. 模組腳位定義與功能敘述

3.1. 模組腳位



3.2. 模組腳位定義



CHAPTER THREE

Pin	Loc	Signal Name	Signal Description
RST_N	1	RST_N	Reset input signal, active low
105	2	105	General Purpose Input / Output
		ADC5	AUX ADC input channel 5
		SDA	I2C serial data
		UART0_TX	UARTO serial data transmit
		UART1_RX	UART1 serial data receive
PWR_ON	3	PWR_ON	Enable input signal, active high
IO3	4	103	General Purpose Input / Output
		ADC3	AUX ADC input channel 3
		I2S_SDO0	I2S serial data output
107	5	107	General Purpose Input / Output
		ADC7	AUX ADC input channel 7
		SPI1_MISO	SPI1 master data input
		PDM_RX	PDM data receive
108	6	108	General Purpose Input / Output
		ADC8	AUX ADC input channel 8
		SPI1_MOSI	SPI1 master data output
		SCL	I2C serial clock
109	7	109	General Purpose Input / Output
		ADC9	AUX ADC input channel 9
		SPI1_CS2	SPI1 master chip select 2
		SDA	I2C serial data
VBAT	8	VBAT	Main power supply input



CHAPTER THREE

1024	9	1024	General Purpose Input / Output
		PWM4	PWM channel 4
		SPI2_CLK	SPI slave serial clock
		PDM_CLK	PDM clock
		I2S_SCLK	I2S serial clock out
IO28	10	IO28	General Purpose Input / Output
		SPI2_MISO	SPI Slave data transmit
		UARTO_TX	UARTO serial data transmit
		12S_SDO0	I2S serial data output
1029	11	1029	General Purpose Input / Output
		SPI2_MOSI	SPI slave data receive
		UART0_RX	UARTO serial data receive
		12S_SD10	I2S serial data input
1025	12	1025	General Purpose Input / Output
		PWM5	PWM channel 5
		SPI2_CS	SPI slave chip select
		PDM_RX	PDM data receive
		I2S_WS_OUT	I2S word select output
IO19	13	IO19	General Purpose Input / Output
		PWM0	PWM channel 0
		SDA	I2C serial data
		I2S_WS_OUT	I2S word clock output
		SPI3_CS0	SPI1 master chip select 0
IO16	14	IO16	General Purpose Input / Output
		PWM3	PWM channel 3
		SCL	I2C serial clock




CHAPTER THREE

		12S_SDO0	I2S serial data output
		SPI3_MISO	SPI3 master data input
GND	15	GND	System Ground
IO17	16	IO17	General Purpose Input / Output
		PWM2	PWM channel 2
		SDA	I2C serial data
		12S_SD10	I2S serial data input
		SPI3_MOSI	SPI3 master data output
100	17	100	General Purpose Input / Output
		APS_DBG_UART (default)	APS UART serial data transmit for debug
IO2	18	IO2	General Purpose Input / Output
		APS_DBG_UART (default)	APS UART serial data receive for debug
NC	19,20		
IO1	21	IO1	General Purpose Input / Output
		UART1_RX (default)	UART1 serial data receive
		UART0_RX	UARTO serial data receive
1022	22	1022	General Purpose Input / Output
		UART1_TX (default)	UART1 serial data transmit
		UARTO_TX	UARTO serial data receive
		PWM2	PWM channel 2




4. 底板參考電路





5. 模塊尺寸

5.1. 外觀





5.2. 尺寸

Figure 1. Module TOP view






Figure 2. Module Bottom view







Figure 3. Module Front view






6. 模組使用注意事項


- 6.1. 使用模組天線注意事項
- 6.1.1. 需外露使用,如 Figure 4
- 6.1.2. 機構外殼禁止使用金屬,以及金屬漆
- 6.1.3. 天線周圍,不可放置 LDO 與 DC-DC converter....等等電源電路
- 6.1.4. 天線周圍,不可有阻擋物,需有 10mm 以上之空間
- 6.1.5. 使用外接天線 (IPEX connector) 時,GND plane 須所有層面禁空

Figure 4. 天線於底板設計






- 6.2. 燒錄腳位為 IO0 / IO2 / RST_N · 請留測試點或連接器 · 以利燒錄與除錯
- 6.2.1. 在燒錄一開始,需將芯片重置,才能將程式燒錄至芯片



6.3. 使用 I2C 時,需上拉電阻 10kΩ



- 6.4. RST_N 與 PWR_ON 設定
- 6.4.1. PWR_ON 說明
- 6.4.1.1. 無需 RC 延遲電路, 連接 VABT 即可



CHAPTER SIX

- 6.4.1.2. 如有控制 PWR_ON 的功能時,需要增加一顆上拉或下拉電阻,已確保剛上電時, PWR_ON 的初始值,不會有浮接的情況發生
- 6.4.1.3. 芯片在無回應的狀態下,可重置芯片
- 6.4.1.4. PWR_ON 重置芯片所有電路,重置後到正常工作時間,約 20mS
- 6.4.1.5. 可控制 PWR_ON 讓芯片更省電,當 PWR_ON = "0" 時,芯片消耗電流約 0.1uA
- 6.4.2. RST_N 說明
- 6.4.2.1. 無需 RC 延遲電路, 連接 VABT 即可
- 6.4.2.2. 承上,因需要燒錄需要重置芯片,所以 RST N 需要額外處理
- 6.4.2.2.1. 開關電源 (Power supply on / off) · 也可重置芯片 · 但燒錄 UART 板 · 需有隔離 IO 電源的功能 · 避免 IO 電源持續供電 · 造成芯片無法重置
- 6.4.2.2.2. 如無上述功能, RST_N 需接上拉電阻, 避免 VBAT 與 GND 短路
- 6.4.2.3. 如有控制 RST_N 的功能時,需要增加一顆上拉或下拉電阻,已確保剛上電時, RST_N 的初始值,不會有浮接的情況發生
- 6.4.2.4. 芯片在無回應的狀態下,可重置芯片
- 6.4.2.5. RST N 重置芯片數位邏輯電路,重置後到正常工作時間,約 10mS
- 6.4.2.6. 可控制 RST_N 讓芯片更省電,當 RST_N = "0" 時,芯片消耗電流約 30uA



CONTACT

sales@Opulinks.com

