
## Terasic DE2i-150 Board

SCHEMATIC	CONTENT	PAGE
00 Top	Cover Page, Block Diagram,TOP	00 ~ 03
01 Audio	Audio	04
02 Cedarview-N2600	Cedarview, DDR3 SO-DIMM, XDP Interface	05 ~ 12
03 CK505 of CPU	CK505	13
04 Display of CPU	HDMI, VGA	14 ~ 15
05 IO_HUB-NM10	Tiger Point, LAN, USB, SATA, mSATA, Mini PCIE, SPI Flash(BIOS)	16 ~ 24
06 System Power	Power System	25 ~ 28
07 Top of FPGA	TOP of FPGA Circuit	29
08 Memory of FPGA	SDRAM, SSRAM, Flash and SD Card	30 ~ 32
09 Display of FPGA	LCD, LED, 7-SEGMENT	33 ~ 34
10 IN/OUT of FPGA	CLOCK, IrDA, RS232, BUTTON, SWITCH, HSMC	35 ~ 39
11 Ethernet of FPGA	88E1111, EEPROM	40 ~ 41
12 Video of FPGA	ADV7123, ADV7180	42 ~ 43
13 FPGA Config	USB Blaster	44
14 EP4CGX150 FPGA	Cyclone IV EP4CGX150 BANK3BANK8 , QL0/1,POWER , CONFIG	45 ~ 52
15 Sensor of FPGA	G-Sensor	53

tera	Copyright (c) 2007 by Terasic Technologies Inc. Talwan. All rights reserved. No part of this schematic design may be reproduced, d	uplicated, or used without the p	rior written pe	rmission of Ter	rasic.	
Title						
	Terasic DE2i-150	Board				
Size	Document Number					Rev
В	Cover Page					l c
	<u> </u>					
Date:	Monday, April 01, 2013	Sheet	1	of	54	
		- 1				



+12V	RAIL	Voltage Level	<b>s</b> 0	<b>s</b> 3	s4	<b>s</b> 5	PS
V5POS         5V         Y         N         N         N           V3P3A         3.3V         Y         Y         Y         Y           V3P3S_PRIME         3.3V         Y         N         N         N           V3P3_Mini_PCIE         3.3V         Y         N         N         N           V3P3_Mini_PCIE         3.3V         Y         Y         Y         Y         Y         Y         Control by HOST_ALERT_MINICARD_N           V1P8S         1.8V         Y         N         N         N         N         N           V1P5C         1.5V         Y         Y         N         N         N         N           V1P5S_DDR3         1.5V         Y         Y         N         N         N         N           V1P5S_Mini_PCIE         1.5V         Y         Y         N         N         N         N           VCC_CPU         SVID         Y         N         N         N         N         N           V2P5F         2.5V         Y         N         N         N         N         N           V1P2F         1.2V         Y         N         N         N         N	+12V	12V	Y	Y	Y	Y	
V3P3A       3.3V       Y<	V5P0A	5V	Y	Y	Y	Y	
V3P3S       3.3V       Y       N       N       N         V3P3S_PRIME       3.3V       Y       N       N       N         V3P3_Mini_PCIE       3.3V       Y       N       N       N         V3P3_AUX(Default)       3.3V       Y       Y       Y       Y       Y       Y       Y       Y       Y       Y       Y       Y       Y       Y       Y       N <td< td=""><td>V5P0S</td><td>5V</td><td>Y</td><td>N</td><td>N</td><td>N</td><td></td></td<>	V5P0S	5V	Y	N	N	N	
V3P3S_PRIME         3.3V         Y         N         N         N           V3P3_Mini_PCIE         3.3V         Y         N         N         N           V3P3_AUX(Default)         3.3V         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         N <td< td=""><td>V3P3A</td><td>3.3V</td><td>Y</td><td>Y</td><td>Y</td><td>Y</td><td></td></td<>	V3P3A	3.3V	Y	Y	Y	Y	
V3P3_Mini_PCIE         3.3V         Y         N         N         N           V3P3_AUX(Default)         3.3V         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         Y         N	V3P3S	3.3V	Y	N	N	N	
V3P3_AUX(Default)         3.3V         Y         Y         Y         Y         Y         Y         Control by HOST_ALERT_MINICARD_N           V1P8S         1.8V         Y         N         N         N         N           V1P5C         1.5V         Y         Y         N         N         N           V1P5S_DDR3         1.5V         Y         Y         N         N         N           V1P5S_Mini_PCIE         1.5V         Y         Y         N         N         N           V1P05C         1.05V         Y         N         N         N         N           VCC_CPU         SVID         Y         N         N         N         N           V2P5F         2.5V         Y         N         N         N         N           V1P2F         1.2V         Y         N         N         N         N	V3P3S_PRIME	3.3V	Y	N	N	N	
V1P8S       1.8V       Y       N       N       N         V1P5C       1.5V       Y       Y       N       N         V1P5S       1.5V       Y       Y       N       N         V1P5S_DDR3       1.5V       Y       Y       N       N         V1P5S_Mini_PCIE       1.5V       Y       Y       N       N         V1P05C       1.05V       Y       N       N       N         VCC_CPU       SVID       Y       N       N       N         VCC_GFX       SVID       Y       N       N       N         V2P5F       2.5V       Y       N       N       N         V1P2F       1.2V       Y       N       N       N	V3P3_Mini_PCIE	3.3V	Y	N	N	N	
V1P5C       1.5V       Y       Y       N       N         V1P5S       1.5V       Y       Y       N       N         V1P5S_DDR3       1.5V       Y       Y       N       N         V1P5S_Mini_PCIE       1.5V       Y       Y       N       N         V1P05C       1.05V       Y       N       N       N         VCC_CPU       SVID       Y       N       N       N         VCC_GFX       SVID       Y       N       N       N         V2P5F       2.5V       Y       N       N       N         V1P2F       1.2V       Y       N       N       N	V3P3_AUX(Default)	3.3V	Y	Y	Y	Y	Control by HOST_ALERT_MINICARD_N
V1P5S	V1P8S	1.8V	Y	N	N	N	
V1P5S_DDR3	V1P5C	1.5V	Y	Y	N	N	
V1P5S_Mini_PCIE       1.5V       Y       Y       N       N         V1P05C       1.05V       Y       N       N       N         VCC_CPU       SVID       Y       N       N       N         VCC_GFX       SVID       Y       N       N       N         V2P5F       2.5V       Y       N       N       N         V1P2F       1.2V       Y       N       N       N	V1P5S	1.5V	Y	Y	N	N	
V1P05C       1.05V       Y       N       N       N         VCC_CPU       SVID       Y       N       N       N         VCC_GFX       SVID       Y       N       N       N         V2P5F       2.5V       Y       N       N       N         V1P2F       1.2V       Y       N       N       N	V1P5S_DDR3	1.5V	Y	Y	N	N	
V1P05C         1.05V         Y         N         N         N           VCC_CPU         SVID         Y         N         N         N           VCC_GFX         SVID         Y         N         N         N           V2P5F         2.5V         Y         N         N         N           V1P2F         1.2V         Y         N         N         N	V1P5S_Mini_PCIE	1.5V	Y	Y	N	N	
VCC_GFX         SVID         Y         N         N         N           V2P5F         2.5V         Y         N         N         N           V1P2F         1.2V         Y         N         N         N	V1P05C	1.05V	Y	N		N	
V2P5F 2.5V Y N N N N V1P2F 1.2V Y N N N	VCC_CPU	SVID	Y	N	N	N	
V2P5F         2.5V         Y         N         N           V1P2F         1.2V         Y         N         N	VCC_GFX	SVID		N	N	N	
V1P2F 1.2V Y N N N				.0			
					N		
12V_EXT(Default) 12V N N N Control by J11(HSMC12V_EN)	V1P2F	1.2V		N	N	N	
	12V_EXT(Default)	12V	N	N	N	N	Control by J11(HSMC12V_EN)

Title	No part of this schematic design may be reproduced, du	plicated, or used without the p	orior written pe	rmission of Te	rasic.	_
	Terasic DE2i-150	Board				
Size	Document Number					k

