31 条指令单周期 CPU 设计

1.实验介绍

在本次实验中,我们将使用 Verilog HDL 语言实现 31 条 MIPS 指令的 CPU 的设计和仿真。

2.实验目标

- 深入了解 CPU 的原理。
- 画出实现 31 条指令的 CPU 的通路图。
- 学习使用 Verilog HDL 语言设计实现 31 条指令的 CPU。

3.实验原理

*注意: 为了便于使用 Mars 进行测试, CPU 设计做如下规定:

Mars 中 CPU 采用冯诺依曼结构,我们使用它的 default 内存设置,故指令存储起始地址为: 0x00400000,数据存储起始地址为 0x10010000,由于我们设计的 CPU 为哈佛结构,指令和数据的起始地址都为 0,所以最后请在 PC 模块、指令存储模块、数据存储模块进行地址映射(将逻辑地址转换为物理地址 0)。

1) 需要实现的 31 条 MIPS 指令,见图

Mnemonic Symbol			For	mat			Sample
Bit #	3126	2521	2016	1511	106	50	
R-type	ор	rs	rt	rd	shamt	func	
add	000000	rs	rt	rd	0	100000	add \$1,\$2,\$3
addu	000000	rs	rt	rd	0	100001	addu \$1,\$2,\$3
sub	000000	rs	rt	rd	0	100010	sub \$1,\$2,\$3
subu	000000	rs	rt	rd	0	100011	subu \$1,\$2,\$3
and	000000	rs	rt	rd	0	100100	and \$1,\$2,\$3
or	000000	rs	rt	rd	0	100101	or \$1,\$2,\$3
xor	000000	rs	rt	rd	0	100110	xor \$1,\$2,\$3
nor	000000	rs	rt	rd	0	100111	nor \$1,\$2,\$3
slt	000000	rs	rt	rd	0	101010	slt \$1,\$2,\$3
sltu	000000	rs	rt	rd	0	101011	sltu \$1,\$2,\$3
sll	000000	0	rt	rd	shamt	000000	sll \$1,\$2,10
srl	000000	0	rt	rd	shamt	000010	srl \$1,\$2,10
sra	000000	0	rt	rd	shamt	000011	sra \$1,\$2,10
sllv	000000	rs	rt	rd	0	000100	sllv \$1,\$2,\$3
srlv	000000	rs	rt	rd	0	000110	srlv \$1,\$2,\$3
srav	000000	rs	rt	rd	0	000111	srav \$1,\$2,\$3
jr	000000	rs	0	0	0	001000	jr \$31
Bit #	3126	2521	2016		150		
I-type	ор	rs	rt		immediat	te	
addi	001000	rs	rt		mediate(-		addi \$1,\$2,100
addiu	001001	rs	rt	Im	mediate(-	~ +)	addiu \$1,\$2,100
andi	001100	rs	rt	Imr	mediate(0	~ +)	andi \$1,\$2,10
ori	001101	rs	rt	Imr	nediate(0	~ +)	andi \$1,\$2,10
xori	001110	rs	rt	Imr	mediate(0	~ +)	andi \$1,\$2,10
lw	100011	rs	rt	lmi	mediate(-	~ +)	lw \$1,10(\$2)
sw	101011	rs	rt	lmi	mediate(-	~ +)	sw \$1,10(\$2)
beq	000100	rs	rt	lmi	mediate(-	~ +)	beq \$1,\$2,10
bne	000101	rs	rt	lmi	mediate(-	~ +)	bne \$1,\$2,10
slti	001010	rs	rt	lmi	mediate(-	~ +)	slti \$1,\$2,10
sltiu	001011	rs	rt	lmi	mediate(-	~ +)	sltiu \$1,\$2,10
lui	001111	00000	rt	lmi	mediate(-	~ +)	Lui \$1, 10
	84.55						Γ
Bit #	3126						
J-type	op	Index				1,1005	
j	000010		address			j 10000	
jal	000011			address	3		jal 10000

- 阅读每条指令,对每条指令所需执行的功能与过程都有充分的了解
- 确定每条指令在执行过程中所用到的部件
- 使用表格列出指令所用部件,并在表格中填入每个部件的数据输入来源
- 根据表格所涉及部件和部件的数据输入来源,画出整个数据通路

以 8 条指令为例:

ADDU, SUBU, ORI, SLL, LW, SW, BEQ, J

注:(由于是单周期 CPU, 所以 BEQ 与 J 均不考虑延迟槽的问题) a) ADDU

- 确定 ADDU 所需的操作: 取指令、R[rd]→R[rs]+R[rt] 、PC→PC+4
- 根据 ADDU 的操作确定所需器件, PC 寄存器、指令存储器 (instruction memory)、寄 存器文件 (regfile)、ALU

指令	PC	IM	RF	ALU	
			WData	А	В

● 确定每个部件的输入来源,可列出下表

指令	PC	IM	RF	ALU	
			WData	А	В
ADDU	PC+4	PC	ALU	RF.RD1	RF.RD2




图 8.4.2 ADDU 指令通路

b) SUBU

- 所需操作: 取指令、R[rd]→R[rs]-R[rt] 、PC→PC+4
- 所需器件: PC 寄存器、指令存储器、寄存器文件、ALU

指令	PC	IM	RF	ALU	
			WData	А	В

● 更新表格:

指令	PC	IM	RF	ALU	
			WData	А	В
ADDU	PC+4	PC	ALU	RF.RD1	RF.RD2
SUBU	PC+4	PC	ALU	RF.RD1	RF.RD2




图 8.4.3 SUBU 指令通路

c)SLL

- 所需操作: 取指令、R[rd] →R[rt] << unsign_ext(imm5)、 PC→PC+4
- 所需器件: PC 寄存器、指令存储器、寄存器文件、ALU、符号扩展模块(S_EXT)

扌	旨令	PC	IM	RF	S_EXT	ALU	
				WData		А	В

指令	PC	IM	RF	S_EXT	ALU	
			WData		А	В
ADDU	PC+4	PC	ALU		RF.RD1	RF.RD2
SUBU	PC+4	PC	ALU		RF.RD1	RF.RD2
SLL	PC+4	PC	ALU	IM[10:6]	EXT	RF.RD2




图 8.4.4 SLL 指令通路

d)ORI

● 所需操作: 取指令、立即数符号扩展、R[rt] →R[rs] or unsign_ext(imm16)、PC→PC+4

指令	PC	IM	RF	S_EXT		ALU	
			WData			А	В
指令	PC	IM	RF	S_EXT	AL	ALU	
			WData		А		В
ADDU	PC+4	PC	ALU		RF	.RD1	RF.RD2
SUBU	PC+4	PC	ALU		RF	.RD1	RF.RD2

SLL	PC+4	PC	ALU	IM[10:6]	EXT	RF.RD2
ORI	PC+4	PC	ALU	IM[15:0]	RF.RD1	S_EXT




图 8.4.5 ORI 指令通路

- 所需器件: PC 寄存器、指令存储器、符号扩展模块、寄存器文件、ALU
- 更新表格

e)LW

● 所需操作: 取指令、立即数符号扩展、R[rs]+sign_ext(imm16)、R[rt]
→MEM[R[rs]+sign_ext(imm16)]、PC→PC+4

指令	PC	IM	RF	S_EXT	ALU		DM	
			WData		А	В	Data	addr
							in	

指令	PC	IM	RF	S_EXT	ALU		DM	
			WData		А	В	Data	addr
							in	
ADDU	PC+4	PC	ALU		RF.RD1	RF.RD2		
SUBU	PC+4	PC	ALU		RF.RD1	RF.RD2		
SLL	PC+4	PC	ALU	IM[10:6]	EXT	RF.RD2		
ORI	PC+4	PC	ALU	IM[15:0]	RF.RD1	S_EXT		
LW	PC+4	PC	DM	IM[15:0]	RF.RD1	S_EXT		ALU

- 所需器件: PC 寄存器、指令存储器、符号扩展模块、寄存器文件、alu、数据存储器
- 更新表格




图 8.4.6 LW 指令通路

● 所需操作: 取指令、立即数符号扩展、R[rs]+sign_ext(imm16)、 MEM[R[rs]+sign_ext(imm16)] →R[rt]、PC→PC+4

指令	PC	IM	RF	S_EXT	ALU		DM	
			WData		А	В	Data	addr
							in	

指令	PC	I	RF	S_EXT	ALU		DM	
		М	WDat		А	В	Data	add
			a				in	r
ADD	PC+	Р	ALU		RF.RD	RF.RD		
U	4	С			1	2		
SUB	PC+	Р	ALU		RF.RD	RF.RD		
U	4	С			1	2		
SLL	PC+	Р	ALU	IM[10:6	EXT	RF.RD		
	4	С]		2		
ORI	PC+	Р	ALU	IM[15:0	RF.RD	S_EXT		
	4	С]	1			
LW	PC+	Р	DM	IM[15:0	RF.RD	S_EXT		ALU
	4	С]	1			
SW	PC+	Р		IM[15:0	RF.RD	S_EXT	RF.RD	ALU
	4	С]	1		2	

- 所需器件: PC 寄存器、指令存储器、符号扩展模块、寄存器文件、alu、数据存储器
- 更新表格




图 8.4.7 SW 指令通路

g)BEQ

● 所需操作: 取指令、立即数左移两位并且符号扩展 target_offset →sign_extend(offset || 02)、 if (GPR[rs] == GPR[rt]) then PC →PC + target_offset else PC →PC + 4

指令 PC IM RF S_EXT ALU DM	M
--------------------------	---

	WData	А	В	Data	addr
				in	

指	PC	I	RF	S_EXT	ALU		DM	
令		М	WDat		А	В	Data	add
			a				in	r
ADD	PC+4	Р	ALU		RF.R	RF.R		
U		С			D1	D2		
SUB	PC+4	Р	ALU		RF.R	RF.R		
U		С			D1	D2		
SLL	PC+4	Р	ALU	IM[10:6]	EXT	RF.R		
		С				D2		
ORI	PC+4	Р	ALU	IM[15:0]	RF.R	S_EX		
		С			D1	Т		
LW	PC+4	Р	DM	IM[15:0]	RF.R	S_EX		ALU
		С			D1	Т		
SW	PC+4	Р		IM[15:0]	RF.R	S_EX	RF.R	ALU
		С			D1	Т	D2	
BEQ	PC+S_E	Р		IM[15:0]<	RF.R	RF.R		
	XT	С		<00	D1	D2		

- 所需器件: PC 寄存器、指令存储器、符号扩展模块、寄存器文件、alu、数据存储器
- 更新表格




图 8.4.8 BEQ 指令通路

h)J

所需操作: 取指令、指令中的 26 位地址左移两位与 PC 的高四位合并为一个 32 为地址

指令	PC	IM	RF	S_EXT	ALU	DM	

	WData	А	В	Data	addr
				in	

指	PC	I	RF	S_EXT	ALU		DM	
令		М	WDa		А	В	Dat	ad
			ta				a in	dr
AD	PC+4	Р	ALU		RF.	RF.		
DU		С			RD1	RD2		
SU	PC+4	Р	ALU		RF.	RF.		
BU		С			RD1	RD2		
SL	PC+4	Р	ALU	IM[10:6	EXT	RF.		
L		С]		RD2		
OR	PC+4	Р	ALU	IM[15:0	RF.	S_E		
I		С]	RD1	XT		
LW	PC+4	Р	DM	IM[15:0	RF.	S_E		AL
		С]	RD1	XT		U
SW	PC+4	Р		IM[15:0	RF.	S_E	RF.	AL
		С]	RD1	XT	RD2	U
BE	PC+S_EXT	Р		IM[15:0	RF.	RF.		
Q		С]<<00	RD1	RD2		
J	PC[31:28] IM[Р						
	25:0]<<2	С						

- 所需器件: PC 寄存器、指令存储器
- 更新表格




图 8.4.9 J指令通路

i) 绘制通路图

若表格中某个输入端口有多个不同输入来源,则在此端口前加入一个多路选择器来选择各条指令所需的数据来源。根据上表,可画出数据通路图 8.4.10




图 8.4.10 8 条指令数据通路图

- 3) 控制信号生成一般性方法
- 根据每条指令功能,在已形成的数据通路下,确定该条指令执行过程中所用部件的控制
- 信号
- 根据每条指令的所需控制信号列出 cpu 控制信号表
- 写出布尔表达式

仍以8条指令为例:

ADDU, SUBU, SLL, ORI, LW, SW, BEQ, J

a) 列出所有指令,各部件的所有的控制信号(即数据通路中没有被连接的信号)

	Addu	Subu	Sll	Ori	Lw	Sw	Beq	J
pcreg_ena								
i_ram_ena								
i_ram_wena								
d_ram_wena								
d_ram_ena								
rf_we								
rf_waddr								
rf_raddr1								
rf_raddr2								
s_ext_s								
alu_aluc [3:0]								

b) 将选择器的选择信号加入表格(我们可以用选择器的输出目标来为选择器信号做一个暂时的命名)

	Addu	Subu	Sll	Ori	Lw	Sw	Beq	J
pcreg_ena								
i_ram_ena								
i_ram_wena								
d_ram_wena								
d_ram_ena								
rf_we								
rf_waddr								
rf_raddr1								
rf_raddr2								
s_ext_s								
alu_aluc								
[3:0]								
alu_a_mux								
alu_b_mux[1:0]								
rf_wdata_mux								
pc_mux[1:0]								

c)接着,我们将根据每条指令的功能以及数据通路填写这张表格:

Addu 所用部件: PC、IM、ALU、RF、rf_wdata_mux、alu_a_mux、alu_b_mux、pc_mux

未使用部件的控制信号可以使用 0 填写

```
取指令: pc_ena = 1
i_ram_ena = 1
i_ram_wena = 0
R[rd] R[rs]+R[rt]: rf_raddr1 = IM[25:21]
rf_raddr2 = IM[20:16]
rf_we = 1
rf_waddr = IM[15:11] //表示寄存器回写地址为 rd
rf_wdata_mux = 0 //表示数据来自于 IRAM 输出的[15:11]
alu_aluc = 0000 //表示 alu 作加法
alu_a_mux = 0 //表示数据来自于 RF 的 rdata1 输出
alu_b_mux = 00 //表示数据来自于 RF 的 rdata2 输出
PC PC+4: pc mux = 00 //表示 PC 的来源为 PC+4
```

	Addu	Subu	Sll	Ori	Lw	Sw	Beq	J
pcreg_ena	1							
i_ram_ena	1							
i_ram_wena	0							
d_ram_wena	0							
d_ram_ena	0							
rf_we	1							
rf_waddr	IM[25:21]							
rf_raddr1	IM[20:16]							
rf_raddr2	IM[15:11]							
s_ext_s	0							
alu_aluc [3:0]	0000							
alu_a_mux	0							
alu_b_mux[1:0]	00							
rf_wdata_mux	0							
pc_mux[1:0]	00							

Subu 所用部件: PC、IM、ALU、RF、rf_wdata_mux、alu_a_mux、alu_b_mux、pc_mux

```
未使用部件的控制信号可以使用 O 填写
```

```
取指令: pc ena = 1
   i_ram_ena = 1
   i_ram_wena = 0
   R[rd] R[rs]+R[rt]: rf_raddr1 = IM[25:21]
   rf_raddr2 = IM[20:16]
   rf_{waddr} = IM[15:11]
   rf_we = 1
   rf_wdata_mux = 0
   alu aluc = 0001
   alu a mux = 0
   alu b mux = 00
   PC PC+4: pc mux = 00
   SLL 所用部件: PC、IM、ALU、RF、S_EXT、rf_wdata_mux 、alu_a_mux、alu_b_mux、
pc mux
   取指令: pc ena = 1
   i_ram_ena = 1
```

```
i ram wena = 0
          R[rt] << unsign ext(imm5): rf raddr1 = xxxxx (IM[25:21])</pre>
   rf raddr2 = IM[20:16]
   rf_we = 1
   rf waddr = IM[15:11]
   rf wdata mux = 0
   s ext s = 0 //表示 ext 0 扩展
   alu aluc = 0001
   alu a mux = 1
   alu b mux = 00
   PC PC+4: pc mux = 00
   ORI 所用部件: PC、IM、ALU、RF、S_EXT、rf_wdata_mux 、alu_a_mux、alu_b_mux、
pc mux
   取指令: pc ena = 1
   i ram ena = 1
   i ram wena = 0
   R[rt] R[rs] + unsign ext(imm16): rf raddr1 = IM[25:21]
   rf raddr1 = xxxxx (IM[25:21])
   rf_we = 1
   rf wdata mux = 0
   rf waddr = IM[20:16] //表示回写目的寄存器为 rt
   s ext s = 0
   alu aluc = 0001
   alu a mux = 0
   alu b mux = 01
   PC PC+4: pc mux = 00
   LW 所用部件: PC、IM、ALU、RF、S_EXT、DM、rf_wdata_mux 、alu_a_mux、
alu b mux,
   pc_mux
   取指令: pc_ena = 1
   i ram ena = 1
   i_ram_wena = 0
   R[rt] MEM[R[rs]+sign ext(imm16)]: rf raddr1 = IM[25:21]
   rf raddr2 = xxxxx (IM[20:16])
   rf_we = 1
   rf wdata mux = 1
   rf_waddr = IM[20:16]
   s ext s = 1
   alu aluc = 0000
```

```
alu a mux = 0
   alu_b_mux = 01
   d ram ena = 1
   d_ram_wena = 0
   PC PC+4: pc mux = 00
   SW 所用部件: PC、IM、ALU、RF、S_EXT、DM、rf_wdata_mux 、alu_a_mux、
alu b mux,
   pc mux
   取指令: pc ena = 1
   i ram ena = 1
   i ram wena = 0
   R[rt] MEM[R[rs]+sign_ext(imm16)]: rf_raddr1 = IM[25:21]
   rf raddr2 = xxxxx (IM[20:16])
   rf we = 0
   rf wdata mux = x
   rf waddr = xxxxx //无回写, 未定义
   s_ext_s = 1
   alu_aluc = 0000
   alu_a_mux = 0
   alu b mux = 01
   d_ram_ena = 1
   d_{ram}wena = 1
   PC PC+4: pc mux = 00
   BEQ 所用部件: PC、IM、ALU、S_EXT、rf_wdata_mux \alu_a_mux\alu_b_mux、
pc mux
   取指令: pc ena = 1
   i_ram_ena = 1
   i ram wena = 0
   target offset = sign extend(offset || 0
   ): s ext s = 1
   rf_raddr1 = IM[25:21]
   rf_raddr2 = IM[20:16]
   rf we = 0
   rf_wdata_mux = x
   rf waddr = xxxxx
   alu_aluc = 0001
   alu a mux = 0
   alu b mux = 00
```

```
if (GPR[rs] == GPR[rt]) then zero→cu
PC = PC + target_offset pc_mux = 01
else
PC = PC + 4 pc_mux = 00
J 所用部件: PC、IM、pc_mux
取指令: pc_ena = 1
i_ram_ena = 1
i_ram_ena = 0
```

 $PC = PC[31:28] \mid \mid IM[25:0] << 2: pc mux = 10$

= PC[31:2	1	1	1	pc_mux	- 10	Т	1	ı
	Addu	Subu	Sll	Ori	Lw	Sw	Beq	J
pcreg_e	1	1	1	1	1	1	1	1
na								
i_ram_e	1	1	1	1	1	1	1	1
na								
i_ram_w	0	0	0	0	0	0	0	0
ena								
d_ram_we	0	0	0	0	0	1	0	0
na								
d_ram_ena	0	0	0	0	1	1	0	0
rf_we	1	1	1	1	1	0	0	0
rf_waddr	IM[25:	IM[25:	xxxx	IM[25:	IM[25:	IM[25:	IM[25:	XXX
	21]	21]	Х	21]	21]	21]	21]	XX
rf_raddr1	IM[20:	IM[20:	IM[20:	xxxx	xxxx	xxxx	IM[20:	XXX
	16]	16]	16]	Х	Х	Х	16]	XX
rf_raddr2	IM[15:	IM[15:	IM[15:	IM[20:	IM[20:	XXXX	XXXX	XXX
	11]	11]	11]	16]	16]	Х	Х	XX
s_ext_s	0	0	0	0	1	1	1	0
alu alu	0000	0001	1110	0101	0000	0000	0011	000
- c [3:0]								0
alu_a_mux	0	0	1	0	0	0	0	0
alu_b_mux	00	00	00	01	01	01	00	00
[1:0]								
rf_wdata_	0	0	0	0	1	Х	Х	0
mux								
pc_mux[00	00	00	00	00	00	01	10
1:0]								

最后,列出布尔方程:

```
pc ena = ADDU || SUBU || SLL || ORI || LW || SW || BEQ || J
   i ram ena = ADDU || SUBU || SLL || ORI || LW || SW || BEQ || J
   i ram wena = 0
   d_ram_wena = SW
   d ram ena = LW || SW
   rf we = ADDU || SUBU || SLL || ORI || LW
   s = LW \mid \mid SW \mid \mid BEQ
   alu aluc [0] = SUBU || ORI || BEQ
   alu aluc [1] = SLL \mid \mid BEQ
   alu aluc [2] = SLL \mid \mid ORI
   alu aluc [3] = SLL
   alu a mux = SLL
   alu b mux[0] = ORI || LW || SW
   alu b mux[1] = 0
   rf wdata mux = LW
   pc mux[0] = BEQ
   pc mux[1] = J
   rf_raddr1 = IM[25:21] && (ADDU || SUBU || ORI || LW || SW ||
          //此处为了表述简洁,没有将 IM[25: 21]的每一位像 aluc 那样展开书
写,rf raddr1 的信号也可以通过直接连线实现
   rf raddr2 = IM[20:16] && (ADDU || SUBU || SLL || BEQ ) //同上
   rf waddr = (IM[15:11] && (ADDU || SUBU || SLL )) || IM[20:16]
   &&(ORI || LW))//同上, ps: rf waddr 信号也可以使用选择器来实现
  4) 关于 CPU 测试
   a) 前仿真单条指令的测试
   在 modelsim 中,可以使用如下代码初始化 iram:
   initial begin
   $readmemh("lout.txt", ram);
```

但 initial 块不可综合,若下板时需要初始化 iram 请参看后面介绍的 ip 核使用示例。

测试指令时可在 cpu 的 testbench 中添加如图 8.4.11 代码打印结果,将结果打印 到文件中(可以自行查找 verilog 的系统函数的使用方法)

```
integer file_output;
integer counter = 0;
initial begin
    //$dumpfile("mydump.txt");
    //$dumpvars(0,cpu_tb.uut.pcreg.data_out);
    file_output = $fopen("result.txt");
    // Initialize Inputs
    clk = 0;
    rst = 1;
    // Wait 100 ns for global reset to finish
    #50;
    rst = 0;
    // Add stimulus here
end
```

```
always @ (posedge clk)

begin

counter = counter + 1;

fdisplay(file_output, "regfiles0 = %h", cputb.uut.rf.regfiles[0]);

fdisplay(file_output, "regfiles1 = %h", cputb.uut.rf.regfiles[1]);

fdisplay(file_output, "regfiles2 = %h", cputb.uut.rf.regfiles[2]);

fdisplay(file_output, "regfiles2 = %h", cputb.uut.rf.regfiles[3]);

fdisplay(file_output, "regfiles3 = %h", cputb.uut.rf.regfiles[3]);

fdisplay(file_output, "regfiles5 = %h", cputb.uut.rf.regfiles[6]);

fdisplay(file_output, "regfiles6 = %h", cputb.uut.rf.regfiles[6]);

fdisplay(file_output, "regfiles6 = %h", cputb.uut.rf.regfiles[6]);

fdisplay(file_output, "regfiles8 = %h", cputb.uut.rf.regfiles[8]);

fdisplay(file_output, "regfiles10 = %h", cputb.uut.rf.regfiles[9]);

fdisplay(file_output, "regfiles10 = %h", cputb.uut.rf.regfiles[10]);

fdisplay(file_output, "regfiles12 = %h", cputb.uut.rf.regfiles[11]);

fdisplay(file_output, "regfiles12 = %h", cputb.uut.rf.regfiles[11]);

fdisplay(file_output, "regfiles12 = %h", cputb.uut.rf.regfiles[12]);

fdisplay(file_output, "regfiles14 = %h", cputb.uut.rf.regfiles[14]);

fdisplay(file_output, "regfiles16 = %h", cputb.uut.rf.regfiles[14]);

fdisplay(file_output, "regfiles16 = %h", cputb.uut.rf.regfiles[16]);

fdisplay(file_output, "regfiles17 = %h", cputb.uut.rf.regfiles[16]);

fdisplay(file_output, "regfiles17 = %h", cputb.uut.rf.regfiles[16]);

fdisplay(file_output, "regfiles18 = %h", cputb.uut.rf.regfiles[16]);

fdisplay(file_output, "regfiles19 = %h", cputb.uut.rf.regfiles[18]);

fdisplay(file_output, "regfiles20 = %h", cputb.uut.rf.regfiles[20]);

fdisplay(file_output, "regfiles20 = %h", cputb.uut.rf.regfiles[21]);

fdisplay(file_output, "regfiles20 = %h", cputb.uut.rf.regfiles[21]);

fdisplay(file_output, "regfiles20 = %h", cputb.uut.rf.regfiles[22]);

fdisplay(file_output, "regfiles20 = %h", cputb.uut.rf.regfiles[22]);

fdisplay(file_output, "regfiles20 = %h", cputb.uut.rf.regfiles[22]);

fdisplay(file_output, "regfiles20 = %h", cputb.uut.rf.regfiles[26]);


fdisplay(file_output, "regfiles20 = %h", cputb.uut
```

图 8.4.11 testbench 示例代码

以下举一条指令的测试进行说明: 比如 addi 指令,测试指令如下:

```
sll $0,$0,0
addi $0,$0,0xffff
addi $1,$0,0x0001
addi $2,$0,0x8000
.....
addi $29,$29,0xdbc1
addi $30,$30,0x7871
addi $31,$31,0x7771
使用 modelsim 进行仿真结果如图:
```

测试指令执行结果时对每一条指令的执行结果进行查看,可查看 Modelsim 里的内存模块,如执行完 addi \$1,\$0,0x0001 指令后寄存器堆的结果如图:



b) 指令的边界数据测试

我们 CPU 测试时需要对各条指令进行边界数据进行测试以保证设计的 CPU 的正确性。还是以 addi 指令为例,可以用以下汇编指令进行测试:

```
addi $1,$0,0x0001
```

addi \$2,\$0,0x8000

addi \$3,\$0,0x7fff

addi \$4,\$1,0xffff

addi \$5,\$2,0xffff

addi \$6,\$3,0x0006

addi \$7,\$0,0x000f

addi \$8,\$0,0x00f0

addi \$9,\$0,0x0f00

addi \$10,\$0,0xf000

addi \$7,\$0,0x000f

addi \$8,\$0,0x00f0

addi \$9,\$0,0x0f00

addi \$10,\$0,0xf000

addi \$11,\$0,0x5555

addi \$12,\$0,0xAAAA

addi \$11,\$11,0x5555

addi \$12,\$12,0xAAAA

addi \$13,\$0,0x000f

addi \$14,\$0,0x00ff

addi \$15,\$0,0x0fff

addi \$13,\$13,0x000f

addi \$14,\$14,0x00ff

addi \$15,\$15,0x0fff

addi \$16,\$0,0x0010

addi \$17,\$0,0x0011

addi \$18,\$0,0x0012

addi \$19,\$0,0x0013

addi \$20,\$0,0x0014

addi \$21,\$0,0x0015

addi \$22,\$0,0x0016

```
addi $23,$0,0x0017
addi $24,$0,0x0018
addi $25,$0,0x0019
addi $26,$0,0x001A
addi $27,$0,0x001B
addi $28,$0,0x001C
addi $29,$0,0x001D
addi $30,$0,0x001E
addi $31,$0,0x001F
addi $16,$16,0x0001
addi $17,$17,0xf001
addi $18,$18,0x8001
addi $19,$19,0x7001
addi $20,$20,0x0001
addi $21,$21,0x0211
addi $22,$22,0x0ab1
addi $23,$23,0xdc01
addi $24,$24,0xa001
addi $25,$25,0xb001
addi $26,$26,0xe001
addi $27,$27,0x7d01
addi $28,$28,0xcba1
addi $29,$29,0xdbc1
addi $30,$30,0x7871
addi $31,$31,0x7771
```

d) 随机指令测试

可以自行编写一些符合 MIPS 规范的指令序列。将这序列分别放到 CPU 仿真状态下执行和 MARS 上去执行,分别产生两个执行结果文件,比较执行结果文件来判断 CPU 执行指令是否对。

用 Mars 运行 MIPS 汇编程序后会在 Mars 目录下生成一个 result.txt 文件,内容 如图 8.4.12,为运行每条指令后的 指令地址:pc、指令十六进制码:instr、寄存器堆十六进制码:regfile;





图 8.4.12 寄存器状态

用 Mars 导出编译后的 MIPS 指令十六进制格式文件,如图 8.4.13,点击红框处,导出格式选择十六进制。

图 8.4.13 导出文件



用自己的 CPU 运行导出的 MIPS 汇编程序,按 cpu_tb.v 中,如图 8.4.14,将 pc、instr、regfile 结果输出到文件,在 CPU 工程目录下生成另一个 result.txt 文件;

```
integer file output;
integer counter = 0;
initial begin
      //$dumpfile("mydump.txt");
     //$dumpvars(0,cpu_tb.uut.pcreg.data_out);
file_output = $fopen("result.txt");
     // Initialize Inputs
     clk = 0;
     rst = 1;
      // Wait 100 ns for global reset to finish
     #50;
   rst = 0;
     // Add stimulus here
      //#100;
      //$fclose(file_output);
always begin
#50;
clk = ~clk;
if(clk == 1'b0) begin
      if(counter == 400) begin
           $fclose(file_output);
     else begin
           counter = counter + 1;
           $fdisplay(file_output, "pc: %h", test.uut.pcreg.data_out);
$fdisplay(file_output, "instr: %h", test.uut.pipe_if.ram_outdata);
$fdisplay(file_output, "regfile0: %h", test.uut.pipe_id.rf.reg0.data_out);
$fdisplay(file_output, "regfile1: %h", test.uut.pipe_id.rf.reg1.data_out);
            $fdisplay(file_output, "regfile2: %h", test.uut.pipe_id.rf.reg2.data_out);
```

图 8.4.14 结果文件

比对 1 和 2 中生成的两个结果文件,比对可使用 UltraCompare 或 Notepad++等工

具。

如图 8.4.15,对比发现在 pc 为 8,执行指令 3c038000 后\$1 寄存器的结果出现了错误,需要进一步调试修改。

例子中运行的指令为:

sll \$0,\$0,0

addi \$1,\$0,0xf

addi \$0,\$1,0x1

结果发现第三条指令出现错误,\$0 寄存器结果异常,因为零号寄存器恒置零,所以应修改寄存器堆中对零号寄存器的写操作。

66	regfile29: 00000000	66	regfile29: 00000000
67	regfile30: 00000000	67	regfile30: 00000000
68	regfile31: 00000000	68	regfile31: 00000000
69	pc: 00000008	69	pc: 00000008
70	instr: 20200001	70	instr: 20200001
71 *	regfile0: 000000000	71	regfile0: 00000010
72	regfile1: 0000000f	72	regfile1: 0000000f
73	regfile2: 00000000	73	regfile2: 00000000
74	regfile3: 00000000	74	regfile3: 00000000
75	regfile4: 00000000	75	regfile4: 00000000
76	regfile5: 00000000	76	regfile5: 00000000
77	regfile6: 00000000	77	regfile6: 00000000
78	regfile7: 00000000	78	regfile7: 00000000
79	regfile8: 00000000	→ 79	regfile8: 00000000
80	regfile9: 00000000	80	regfile9: 00000000
81	regfile10: 00000000	* 81	regfile10: 00000000
82	regfile11: 00000000	82	regfile11: 00000000
83	regfile12: 00000000	83	regfile12: 00000000
84	regfile13: 00000000	84	regfile13: 00000000
85	regfile14: 00000000	85	regfile14: 00000000
86	regfile15: 00000000	86	regfile15: 00000000
87	regfile16: 00000000	87	regfile16: 00000000
88	regfile17: 00000000	88	regfile17: 00000000
89	regfile18: 00000000	89	regfile18: 00000000
90	regfile19: 00000000	90	regfile19: 00000000
91	regfile20: 00000000	91	regfile20: 00000000
92	regfile21: 00000000	92	regfile21: 00000000
93	regfile22: 00000000	93	regfile22: 00000000

图 8.4.15 对比情况

e) 后仿真测试

Modelsim 的仿真分为前仿真和后仿真,下面具体介绍一下两者的区别。

● 前仿真

前仿真也称为功能仿真,主旨在于验证电路的功能是否符合设计要求,其特点是不考虑电路门延迟与线延迟,主要是验证电路与理想情况是否一致。可综合 FPGA 代码是用 RTL级代码语言描述的,其输入为 RTL级代码与 Testbench.

● 后仿真

后仿真也称为时序仿真或者布局布线后仿真,是指电路已经映射到特定的工艺环境以后,

综合考虑电路的路径延迟与门延迟的影响,验证电路能否在一定时序条件下满足设计构想的过程,是否存在时序违规。其输入文件为从布局布线结果中抽象出来的门级网表、Testbench和扩展名为SDO或SDF的标准时延文件。SDO或SDF的标准时延文件不仅包含门延迟,还包括实际布线延迟,能较好地反映芯片的实际工作情况。一般来说后仿真是必选的,检查设计时序与实际的FPGA运行情况是否一致,确保设计的可靠性和稳定性。选定了器件分配引脚后在做后仿真。

f) 下板测试

由于我们自行编写的指令 RAM 用来初始化内存的 initial 指令是不可综合的,无法在开发板上运行,所以,我们可以使用 Vivado 提供的 ip 核来替换我们的 ram,其可以使用一个 coe 文件来初始化内存。

Coe 为初始化 ROM 的配置文件,以下为 coe 文件格式实例

memory_initialization_radix=16; #16表示指令以16进制表示,可以按需求更改

memory_initialization_vector= #由此开始为指令序列,以","隔开";"结束

00000000,

241d03fc,

0800001a;

跟随以下步骤来添加 IP 核:

如图选择 IP 核列表




图 8.4.12 IP 核列表选择

在列表中选择 Memories & Storage Elements 中的 RAMs & ROMs & BRAM, 双

击 Block Memory Generator





图 8.4.13 列表选择

根据图 8.4.14 配置 ip 核,下图均为推荐配置,可根据自己的需求来更改







图 8.4.15 IP 核推荐配置

点击生成的 IP Sources,可以看到如图 8.4.16 选项,可以根据 ip 核的接口来使用生成的模块(双击 ip 核模块,可以对 ip 核进行修改)



```
15 // Flease paste the declaration into a Verilog source file or add the file as an ac
    (* x_core_info = "blk_mem_gen_v8_3_3, Vivado 2016.2" *)
16
17 module iram_ip(clka, ena, addra, douta)
    /* synthesis syn_black_box_black_box_pad_pin="clka, ena, addra[9:0], douta[31:0]" */;
18
     input clka;
19
      input ena;
20
     input [9:0]addra;
21
22
      output [31:0]douta;
23
    endmodule
24
```

图 8.4.16 IP 核模块选择

在 CPU 调用 IP 核时可参照如图 8.4.17 方式

图 8.4.17 IP 核调用方式

4.实验步骤

- 1. 新建 Vivado 工程,编写各个模块。
- 2.用 ModelSim 前仿真逐条测试所有指令。
- 3.用 ModelSim 进行后仿真测试。
- 4. 配置 XDC 文件,综合下板,并观察实验现象。
- 5. 按照要求书写实验报告。