计算机组成原理实验报告

• 实验题目:存储器与显示控制器

• 实验日期: 2019年4月18日

• 姓名: 张劲暾

• 学号: PB16111485

• 成绩:

IP (Intellectual Property) 内核模块是一种预先设计好的甚至已经过验证的具有某种确定功能的集成电路、器件或部件。

ROM的IP核生成需要初始化文件,这个初始化的文件后缀是 .coe

其中: memory_initialization_radix 是数值格式 memory_initialization_vector 是初始化的数值向量,分别对应各个深度

注意:

- radix 其实就是进制,下面的 vector 不能出现超过 radix 的数据。
- 因为COE文件最后会被转化为mif文件,即最后都是二进制表示,所以需要考虑好数值范围的问题, 否则可能出错,例如 ROM 的数据宽度为 3 ,初始化文件中出现 8 或以上的数据,则可能生成失 败,或者只取了低3位。

对于一个刷新频率为72Hz,分辨率为800X600的SVGA显示驱动,若它的基准驱动时钟为50MHz,它的计数脉冲参数如表所示。注意列的单位为"行",而行的单位为"基准时钟周期数",即50MHz时钟脉冲数。SVGA驱动时序参数表

| 行/列 | 同步脉冲 | 后沿脉冲 | 显示脉冲 | 前沿脉冲 | 帧长 |
|-----|------|------|------|------|------|
| 列 | 6 | 23 | 600 | 37 | 666 |
| 行 | 120 | 64 | 800 | 56 | 1040 |

实验目的:

- 1. 控制画笔在800x600分辨率的显示器上随意涂画,画笔的颜色12位(红r绿g蓝b各4位),绘画区域位于屏幕正中部,大小为256x256
 - 画笔位置(x, y): $x = y = 0 \sim 255$, 复位时 (128, 128)
 - o 移动画笔(dir): 上/下/左/右按钮
 - o 画笔颜色(rgb): 12位开关设置
 - o 绘画状态(draw): 1-是, 0-否; 处于绘画状态时,移动画笔同时绘制颜色,否则仅移动画笔
- 2. VRAM: 视频存储器,存储256x256个像素的 颜色信息,采用简单双端口存储器实现

- o paddr, pdata, we: 地址、数据、写使能, 用于绘画 的同步写端口
- o vaddr, vdata: 地址、数据,用于显示的异步读端口
- 3. PCU: Paint Control Unit, 绘画控制单元, 修改VRAM中像素信息
 - o 通过12个拨动开关设置像素颜色 (rgb)
 - o 通过上/下/左/右(dir)按钮开关,移动画笔位置(x, y)
 - 直角移动: 单一按钮按下一次, x或y增加或减小1
 - 对角移动:两按钮同时按下一次、x和y同时加或减1
 - 连续移动: 按钮按下超过t秒后,等效为S速率的连续 点击,直至松开 (调试时确定合适的t和 S取值)
 - o 绘画 (draw=1) 时, 依据rgb和(x, y), 通过写端口(paddr, pdata, we) 修改VRAM條素信息
- 4. DCU: Display Control Unit, 显示控制单元,显示VRAM中像素信息
 - o 通过读端口(vaddr, vdata)取出VRAM信息并显示
 - o vrgb, hs, vs:显示器接口信号显示模式:分辨率800×600,刷新频率72Hz,像素时钟频率50MHz VRAM中的1个像素对应显示屏上1个像素
 - o 在屏幕上显示十字光标、指示画笔当前位置 (x, v)

实验设计简述与核心代码:

顶层单元 (VGADrawer.v)

```
··· verilog
 1 module VGADrawer
       input
       input
       input [11:0] rgb
       input [3:0] dir
       input
                      draw
       output
       output
                      vs
        output [11:0] vrgb
15 wire [15:0] paddr
16 wire [11:0] pdata
20 wire [15:0] vaddr ;
21 wire [11:0] vdata ;
23 DCU dcu_1
       .rst(rst)
       .x(x)
       .y(y)
        .vdata(vdata)
        .hs(hs)
```

```
.vs(vs)
        .red ( vrgb[ 3:0] ),
        .green( vrgb[ 7:4] ),
         .blue ( vrgb[11:8] ),
         .vaddr(vaddr)
    PCU pcu 1
        .clk(clk)
        .rst(rst)
        .rgb(rgb)
        .dir(dir)
        .draw(draw)
        .y(y)
        .we(we)
        .paddr(paddr)
        .pdata(pdata)
    VRAM vram 1
        .rst(rst)
        .paddr(paddr)
        .pdata(pdata)
         .we(we)
        .vaddr(vaddr)
         .vdata(vdata)
(63 endmodule
```

视频存储器(VRAM.v)(可以在复位时自动清屏)

```
··· verilog
   module VRAM
       input
       input
                     rst
       input [15:0] paddr
       input [11:0] pdata
       input
       input [15:0] vaddr
       output [11:0] vdata
   reg [15:0] a;
   wire we_m;
   assign we_m = rst ? 1'b1 : we;
   always @ (posedge clk)
      begin
          if (rst)
```

绘画控制单元 (PCU.v)

```
··· verilog
 1 module PCU
                         rst ,
       input
       input
       input
                 [11:0] rgb
       input [3:0] dir
        input
                         draw
   output reg [7:0] x
      output reg [7:0] y
      output
      output reg [15:0] paddr
       output reg [11:0] pdata
 24 reg [23:0] clk count ; initial clk count = 24'd0;
 25 reg
    always @ (posedge clk) begin Pixel_Clk <= ~Pixel_Clk ; end</pre>
 30 always @ (posedge Pixel_Clk)
      begin
          if (clk count == 24'd100 0000 - 24'd1)
               begin clk_slow <= 1'b1; clk_count <= 24'd0;</pre>
                                                                     end
           else
               begin clk slow <= 1'b0; clk count <= clk count + 24'd1; end
        end
 38 assign we = draw & clk slow;
    always @ (posedge clk_slow or posedge rst)
```

```
begin
           if(rst)
                                 begin x <= 8'd128; y <= 8'd128;
                                                                      end
          else
              begin
                  case (dir)
                                begin x \le x + 8'd0; y \le y - 8'd1; end // Up
                      4'b0010: begin x <= x - 8'd1; y <= y + 8'd0; end // Left
                      4'b0100: begin x \le x + 8'd0; y \le y + 8'd1; end // Down
                      4'b1000: begin x \le x + 8'd1; y \le y + 8'd0; end // Right
                      4'b1001: begin x \le x + 8'd1; y \le y - 8'd1; end // UpRight
                      4'b0011: begin x \le x - 8'd1; y \le y - 8'd1; end // UpLeft
                      4'b0110: begin x \le x - 8'd1; y \le y + 8'd1; end // DownLeft
                                begin x \le x + 8'd1; y \le y + 8'd1; end //
                      4'b1100:
                      default: begin x \le x + 8'd0; y \le y + 8'd0; end // Illegal
                  endcase
              end
           paddr[15:0] <= {y[7:0], x[7:0]};
           pdata[11:0] <= rgb[11:0]
       end
65 endmodule
```

显示控制单元 (DCU.v)

```
··· verilog
  1 module DCU
       input
       input
                        rst
       input
        input
                  [11:0] vdata ,
        input
       output
       output
       output reg [3:0] red
       output reg [3:0] blue
      output reg [3:0] green
        output reg [15:0] vaddr
     parameter Horizontal_Sync_Pulse = 120 , // 行同步宽度
              Horizontal_Back_Porch =
              Horizontal_Front_Porth = 56 , // 行前肩宽度
              Horizontal_Active_Time = 800 , // 行视频有效宽度
               Horizontal_Line_Period = 1040; // 行寬度
 27 parameter Vertical_Sync_Pulse = 6 , // 扬同步宽度
```

```
Vertical Back Porch
                Vertical_Front_Porth = 37 , // 场前肩宽度
                Vertical Active Time = 600 , // 扬视频有效宽度
                Vertical Frame Period = 666 ;

      33 reg [11:0] H_Count ; // 行时序计数器

      34 reg [11:0] V_Count ; // 场时序计数器

      35 reg Pixel_Clk ; // 50MHz條素时钟

               Active_Flag ; // 显示激活标志
               Cross_Sign ; // 十字光标区域标志
    assign Active Flag =
        (H Count >= (Horizontal Sync Pulse + Horizontal Back Porch
        (H Count <= (Horizontal Sync Pulse + Horizontal Back Porch +
    Horizontal_Active_Time )) &&
        (V Count >= (Vertical Sync Pulse + Vertical Back Porch
          33 ((
        (V Count <= (Vertical Sync Pulse + Vertical Back Porch + Vertical Active Time
    assign Show_Flag =
                          (H Count >= (Horizontal Sync Pulse + Horizontal Back Porch
                           (H_Count <= (Horizontal_Sync_Pulse + Horizontal_Back_Porch +
                            (V Count >= (Vertical Sync Pulse + Vertical Back Porch
                            (V Count <= (Vertical Sync_Pulse + Vertical_Back_Porch +
50 assign Cross_Sign = (
    (H_Count <= (Horizontal_Sync_Pulse + Horizontal_Back_Porch + x + 5 )) &&
    (H_Count >= (Horizontal_Sync_Pulse + Horizontal_Back_Porch + x - 5 )) &&
   (V Count == (Vertical Sync Pulse + Vertical Back Porch + y
56 (H Count == (Horizontal Sync Pulse + Horizontal Back Porch + x )) &&
57 (V Count >= (Vertical Sync Pulse + Vertical Back Porch + y - 7 )) &&
    (V_Count <= (Vertical_Sync_Pulse + Vertical_Back_Porch + y + 7
   always @ (posedge clk) begin Pixel Clk <= ~Pixel Clk ; end
   always @ (posedge Pixel_Clk or posedge rst)
66 begin
                                                           H Count <= 12'd0
       if (rst)
        else if (H Count == Horizontal Line Period - 1'b1) H Count <= 12'd0
                                                           H Count <= H Count + 12'd1 ;</pre>
        else
70 end
    always @ (posedge Pixel_Clk or posedge rst)
```

```
begin
                                                            V Count <= 12'd0</pre>
         else if (V Count == Vertical_Frame_Period - 1'b1) V Count <= 12'd0
         else if (H Count == Horizontal Line Period - 1'b1) V Count <= V Count + 1'b1 ;
                                                            V Count <= V Count</pre>
 79 end
 81 assign hs = (H_Count < Horizontal_Sync_Pulse) ? 1'b0 : 1'b1 ;</pre>
 82 assign vs = (V_Count < Vertical_Sync_Pulse ) ? 1'b0 : 1'b1 ;
     always @ (posedge Pixel_Clk or posedge rst)
    begin
       if (rst)
                               vaddr <= 16'd0;</pre>
        else if (Active_Flag)
            begin
                 if (Show Flag)
                    begin
                         if (Cross_Sign)
                            begin
                                red <= 4'b0000
                                green <= 4'b1111
                                vaddr <= vaddr + 1'b1 ;</pre>
                             end
                         else
                             begin
                                red <= vdata[ 3:0] ;
                                green <= vdata[ 7:4]</pre>
                                blue <= vdata[11:8]
                                vaddr <= vaddr + 1'b1 ;</pre>
                            end
                     end
                 else
                    begin
                        red
                         green <= 4'b0000;
                               <= 4'b0000 ;
                         vaddr <= vaddr ;</pre>
                    end
             end
        else
             begin
                       <= 4'b0000 ;
                red
                green <= 4'b0000;
                blue <= 4'b0000;
                 vaddr <= vaddr ;</pre>
             end
    end
124 endmodule
```

实验结果:

现场烧录检查: 已通过

实现资源消耗与性能统计:

Utilization Post-Synthesis | Post-Implementation

Graph | Table

| Resource | Utilization | Available | Utilization % |
|----------|-------------|-----------|---------------|
| LUT | 26164 | 63400 | 41.27 |
| LUTRAM | 16384 | 19000 | 86.23 |
| FF | 1010 | 126800 | 0.80 |
| Ю | 33 | 210 | 15.71 |
| BUFG | 3 | 32 | 9.38 |

Summary

Power estimation from Synthesized netlist. Activity derived from constraints files, simulation files or vectorless analysis. Note: these early estimates can change after implementation.

Total On-Chip Power: 386.907 W (Junction temp exceeded!)

Design Power Budget: Not Specified

Power Budget Margin: N/A


Junction Temperature: 125.0°C

Thermal Margin: -1705.4°C (-373.2 W)

Effective \$JA: 4.6°C/W
Power supplied to off-chip devices: 0 W
Confidence level: Low

Launch Power Constraint Advisor to find and fix

invalid switching activity



Design Timing Summary

| Setup | | Hold | | Pulse Width | | |
|------------------------------|----------|------------------------------|----------|--|----|--|
| Worst Negative Slack (WNS): | inf | Worst Hold Slack (WHS): | inf | Worst Pulse Width Slack (WPWS): | NA | |
| Total Negative Slack (TNS): | 0.000 ns | Total Hold Slack (THS): | 0.000 ns | Total Pulse Width Negative Slack (TPWS): | NA | |
| Number of Failing Endpoints: | 0 | Number of Failing Endpoints: | 0 | Number of Failing Endpoints: | NA | |
| Total Number of Endpoints: | 128159 | Total Number of Endpoints: | 128159 | Total Number of Endpoints: | NA | |

片外器件供电

There are no user specified timing constraints.

仿真测试结果:

因为本实验需要大量降频和视频控制操作(刷新),不便仿真观察结果,故未仿真,现场烧录检查通过,没有任何问题。

实验总结与感想:

- 1. 通过实验了解了存储器与显示控制器的设计实现,了解了存储器与显示控制器的简单应用。
- 2. 复习了Verilog语法,提高了编程实践能力。