- M 位于执行和访存阶段之间。它保存最新执行的指令的结果,即将由访存阶段进行处理。它还保存关于用于处理条件转移的分支条件和分支目标的信息。
- W 位于访存阶段和反馈路径之间,反馈路径将计算出来的值提供给寄存器文件写, 而当完成 ret 指令时,它还要向 PC 选择逻辑提供返回地址。




图 4-41 PIPE-的硬件结构,一个初始的流水线化实现。通过往 SEQ+(图 4-40)中插人流水线寄存器,我们创建了一个五阶段的流水线。这个版本有几个缺陷,稍后就会解决这些问题

图 4-42 表明以下代码序列如何通过我们的五阶段流水线,其中注释将各条指令标识为 $II \sim I5$ 以便引用:

- 1 irmovq \$1,%rax # I1
- 2 irmovq \$2,%rbx # I2