Міністерство освіти і науки України Національний технічний університет України «Київський політехнічний інститут»

Кафедра КЕОА

Лабораторна робота №1 з курсу: «Апаратні прискорювачі обчислень на мікросхемах програмованої логіки»

Виконав:

студент III-го курсу

ФЕЛ

група ДК-02

Швець О.В

25.10.2022

Хід роботи


1. В Simulink реалізувати підсистему, що розраховує функцію:

$$Y = W0*X0 + W1*X1 + W2*X2 + W*X3$$


Типи даних входів: int8 Тип даних виходу: int16

На входах і виході поставити регістри (блок затримки на 1 такт)


Схема має наступний вигляд:



Вигляд всередині блоку Subsystem:




Налаштування першого Uniform Random number:




Як вказано у завданні ми збільшуємо значення Seed на 1при наступних Uniform Random number

Налаштування останнього Uniform Random number:



Як можна побачити параметр seed починається з 14 і далі збільшується на 1.

2. В логічному аналазаторі переглянути дані на входах і на виході створеної підсистеми у знаковому десятковому поданні (форматі).



0 s 0 s

Cursor 1

65

85


10 s

Зробимо перевірку:

$$46*59 + (-80)*(-66) + 52*65 + (-73)*(-60) = 15754$$

3. Додати у звіт згенерований код на Verilog та результат синтезу згенерованого коду в Quartus для створеної підсистеми (звіт по апаратним витратам, результат виклику RTL Viewer).

Згенерований Verilog код:






```
always @(posedge i_CLK or negedge i_RST_N)
begin : Unit_Delay4_process
If (i_RST_N == 1 bb) begin
Unit_Delay4_out1 <= 8 sb000000000;
end
else begin
Unit_Delay4_out1 <= i_X0;
end
end
end
end
                assign Product_out1 = Unit_Delay_out1 * Unit_Delay4_out1;
                      always @(posedge i_CLK or negedge i_RST_N)
begin : Unit_Delay5_process
if (i_RST_N = 1 'b0) begin
Unit_Delay5_out1 <= 8'sb00000000;
end</pre>
                        unit_Delay5_out1 <= 8'sb000
end
else begin
    if (enb) begin
        Unit_Delay5_out1 <= 1_X1;
end
end
end</pre>
₽×
                     assign Product1_out1 = Unit_Delay1_out1 * Unit_Delay5_out1;
                      assign Add_stage2_add_temp = Product_out1 + Product1_out1;
assign Add_op_stage1 = {Add_stage2_add_temp[15], Add_stage2_add_temp};
        189
190
191
192
nmir
                     193
194
195
196
197
198
199
200
201
                100
ner)
                                                € Find... € Find Next
er>>
                                    if (enb) begin
Unit_Delay6_out1 <= i_X2;
end
end
end
Q Д 🗗 х
                  4
                                                                                                                                                                                                                        ×
                                                                                                                                                          Compilation Report - laba1
                  團 🐽 🗗 畢 畢 🖪 🗗 🖺 📵 🐷 💆 255 🗏
                 199
                assign Product2_out1 = Unit_Delay2_out1 * Unit_Delay6_out1;
                                  assign Add_stage3_add_cast = Add_op_stage1[15:0];
assign Add_stage3_add_temp = Add_stage3_add_cast + Product2_out1;
assign Add_op_stage2 = {{2{Add_stage3_add_temp[15]}}}, Add_stage3_add_temp};
                                  always @(posedge i_CLK or negedge i_RST_N)
begin : Unit_Delay7_process
if (i_RST_N == 1'b0) begin
    Unit_Delay7_out1 <= 8 sb00000000;</pre>
                           00-100-
                                     end
else begin
if (enb) begin
Unit_Delay7_out1 <= i_X3;
end
end
end
≡ ‡ ₽ ×
                                  assign Product3_out1 = Unit_Delay3_out1 * Unit_Delay7_out1;
                                  assign Add_stage4_add_cast = Add_op_stage2[15:0];
assign Add_out1 = Add_stage4_add_cast + Product3_out1;
                                 rogrammi
                           00-100-
grammer)
                                                                  € Find... Find Ne<u>x</u>t
<<Filter>>
```

```
assign Add_stage4_add_cast = Add_op_stage2[15:0];
assign Add_out1 = Add_stage4_add_cast + Product3_out1;
           236
고 집 ×
           237
           238
           239
                         always @(posedge i_CLK or negedge i_RST_N)
begin : Unit_Delay8_process
if (i_RST_N == 1'b0) begin
    Unit_Delay8_out1 <= 16'sb000000000000000;</pre>
           240
           241
                   242
                   243
           244
                               end
           245
                   ڧ
                               else begin
                                     (enb) begin
           246
                   grammin
           247
                                    Unit_Delay8_out1 <= Add_out1;
           248
           249
                               end
           250
                            end
           251
           252
253
                         assign Out1 = Unit_Delay8_out1;
           254
ammer)
           255
           256
                         assign ce_out = i_CLK_EN;
           257
           258
                      endmodule // Subsystem
          <
```

Результат в RTL Viewer:



Висновок: під час виконання цієї лабораторної роботи я розробив підсистему і перевірив її роботу. Можна сказати, що симуляція в програмних забезпеченнях Matlab та синтез в Quartus мають задовільний результат.