EPΓAΣΤΗΡΙΟ APXITEKTONIKH H/Y

4Η ΕΡΓΑΣΙΑ ΕΡΓΑΣΤΗΡΊΟΥ

Intel Quartus Prime

Ορφέας- Άγγελος Νικολάου

AM: 2792

E-MAIL: int02792@uoi.gr

Table of contents

Πληροφορίες	3
Περίληψη	
Από τι αποτελείται ένα MIPS;	3
Κύκλωμα ενός MIPS	4
Στόχος της εργασίας	5
Μονάδα ελέγχου (CONTROL UNIT)	5
Κώδικας	7
Διάγραμμα	8
Κυματομορφές	9
Αριθμητική και λογική μονάδα (ALU)	.10
Κώδικας	.11
Διάγραμμα	.12
Κυματομορφές	.13
Loadword Storeword	.13
Branch if equal	.14
UNDEFINED	.15
R type \longrightarrow Add	.16
R type \longrightarrow Sub	.17
R type \longrightarrow And	.18
R type \longrightarrow Or	.19
R type \longrightarrow Xor \longrightarrow (not A and B) or (A and not B)	.20
R type \longrightarrow SLT \longrightarrow if (A < B) {return 1;} return 0;	.21

Πληροφορίες

Περίληψη

Σε αυτή την εργασία ζητιέται η υλοποίηση ενός μέρος επεξεργαστή 32bit MIPS στην γλώσσα VHDL στο λογισμικό Quartus.

Από τι αποτελείται ένα MIPS;

Ένας μικροεπεξεργαστής αποτελείται από τα εξής βασικά στοιχεία:

 ALU (arithmetic and logic unit → αριθμητική και λογική μονάδα):

Εκτελεί όλες τις απαραίτητες λειτουργίες που απαιτούνται από το set εντολών. Είναι επίσης υπεύθυνη για την υλοποίηση συνθηκών διακλαδώσεων.

2. Αρχείο καταχωρητών:

Το οποίο περιέχει 32 καταχωρητές με δύο θύρες ανάγνωσης και μία θύρα εγγραφής.

3. IR (instruction register → καταχωρητής εντολών):


Αποθηκεύει την εντολή που μόλις προσφέρθηκε από την μνήμη.

4. PC (program counter → αριθμητής προγράμματος):

Περιέχει την διεύθυνση μνήμης της επόμενης εντολής.

- 5. Control unit (μονάδα ελέγχου): ελέγχει το datapath και τη μνήμη.
- 6. ALU control (μονάδα ελέγχου της ALU): Ελέγχει όλες τις λειτουργίες της ALU.
- 7. Sign extend mechanism (μηχανισμός επέκτασης προσήμανσης):16bit → 32bit σήμα.

Κύκλωμα ενός MIPS



Στόχος της εργασίας

Ο στόχος της εργασίας είναι να υλοποιήσουμε (αν και όχι πλήρες) την μονάδα ελέγχου (CONTROL UNIT) και την αριθμητική και λογική μονάδα (ALU).

<u>Μονάδα ελέγχου (CONTROL UNIT)</u>

Για να υλοποιήσουμε την μονάδα ελέγχου χρειαζόμαστε τους εξής πίνακες (δεδομένους από την εκφώνηση):

ALUOp[1]	ALUOp[0]	Instruction
0	0	memory operations (load, store)
0	1	beq
1	0	r-type operations

Name			Op-	code		
	Op5	Op4	Op3	Op2	Op1	Op0
R-format	0	0	0	0	0	0
lw	1	0	0	0	1	1
sw	1	0	1	0	1	1
beq	0	0	0	1	0	0
j	0	0	0	0	1	0

Όπου Opcode = πρώτα 6bit μιας εντολής.

θα χρειαστεί και η εξής διαφάνεια για να υλοποιήσω όλες τις εξόδους ώστε να βγαίνουν οι σωστές τιμές.

Τα σήματα που απαιτούνται για τον έλεγχο της διαδρομής δεδομένων είναι τα ακόλουθα:

- ✓ Jump ορίστε στο 1 για μια εντολή άλματος
- ✓ Branch ορίστε σε 1 για μια εντολή διακλάδωσης
- ✓ MemtoReg ορίστε σε 1 για μια εντολή φόρτωσης
- ✓ ALUSrc ορίστε σε 0 για εντολές τύπου r και 1 για εντολές χρήσης άμεσων δεδομένων στο ALU (το beq απαιτεί αυτό το σύνολο σε 0)
- ✓ RegDst ορίστε σε 1 για εντολές τύπου r και 0 για άμεση εντολή
- ✓ MemRead ορίστε σε 1 για εντολές φόρτωσης
- ✓ MemWrite ορίστε σε 1 για εντολές αποθήκευσης
- ✓ RegWrite ορίστε σε 1 για οποιαδήποτε εντολή εγγραφής σε έναν καταχωρητή
- ✓ **ALUOp** (k bit) κωδικοποιεί εντολές ALU εκτός από τον τύπο r εντολές, οι οποίες κωδικοποιούνται από το πεδίο συνάρτησης

Και με τους εξής πίνακες επιβεβαιώνω τις κυματομορφές (υπενθύμιση ότι Χ στον πίνακα σημαίνει ότι δεν μας νοιάζει τι θα βγει σε αυτή την έξοδο).

Instruction	Op-code	RegDst	ALUSrc	MemtoReg	Reg
					Write
r-type	0 0 0 0 0 0	1	0	0	1
lw	1 0 0 0 1 1	0	1	1	1
SW	1 0 1 0 1 1	X	1	X	0
beq	0 0 0 1 0 0	x	0	X	0
j	0 0 0 0 1 0	x	x	X	0
Instruction	On-code A	Iem Men	Branch	ALUOn[1:0]	Jump

Instruction	О	p-0	cod	le			Mem	Mem	Branch	ALUOp[1:0]	Jump	
							Read	Write				
r-type	0	0	0	0	0	0	0	0	0	1 0	0	
lw	1	0	0	0	1	1	1	0	0	0 0	0	
SW	1	0	1	0	1	1	0	1	0	0.0	0	
beq	0	0	0	1	0	0	0	0	1	0 1	0	
j	0	0	0	0	1	0	0	0	0	хх	1	

Κώδικας

GitHub mirror

Pastebin mirror Password: 12341

Φυσικά, υπάρχει και μέσα στα αρχεία του Quartus.

```
1
      library ieee;
      use ieee.std_logic_1164.all;
      use ieee.std_logic_arith.all;
      use ieee.std_logic_signed.all;
      entity control is
      port ( Opcode : in std_logic_vector (5 downto 0);
 7
            RegDst : out std logic;
 8
            ALUSrc : out std_logic;
9
            MemtoReg : out std_logic;
            RegWrite : out std_logic;
10
            MemRead : out std logic;
11
12
           MemWrite : out std_logic;
13
            Branch : out std_logic;
           ALUop : out std_logic_vector (1 downto 0);
14
15
            clock, reset : in std_logic );
     end control;
16
17
18
      architecture behavior of control is
19
      signal R_format, Lw, Sw, Beq, Ji : std_logic;
20
      begin
21
       R_format <= '1' when Opcode = "0000000" else '0';
22
             <= '1' when Opcode = "100011" else '0';
              <= '1' when Opcode = "101011" else '0';
23
24
            <= '1' when Opcode = "000100" else '0';
       Bea
              <= '1' when Opcode = "000010" else '0';
25
       Ji
26
      RegDst <= R format;
27
      ALUSrc <= not R_format and not Beq;
28
      MemtoReg <= Lw;
29
      RegWrite <= R_format or Lw;
30
      MemRead <= Lw;
      MemWrite <= Sw;
31
      Branch <= Beq; -- oxi Beq or Ji
32
      ALUOp(1) <= R_format;
33
34
      ALUOp(0) \le Beq;
35
      end behavior;
36
```

Διάγραμμα

Σημείωση ότι για I/O με χρήση πάνω από ενός bit χρειάζεται το παχύ data bus το οποίο το καλώδιο το τραβάμε από το ίδιο το σύμβολο. Πέρα από αυτό, χρειάζεται και στα ονόματα να έχει στο τέλος [upper_range..lower_range], αλλιώς πετάει λάθος μεταγλώττισης.

Είναι επίσης καλή πρακτική να βάζουμε το ίδιο όνομα με την Ε/Ε επειδή έτσι θα ξέρουμε για τα nodes των κυματομορφών.




Figure 1: block_diagram_control.png

Κυματομορφές




Figure 2: CONTROL.png

Διαπίστωσα ότι οι πίνακες πιο πάνω επαληθεύουν τις κυματομορφές.

Opcodes: R format \rightarrow lw \rightarrow sw \rightarrow R format \rightarrow beq \rightarrow R format \rightarrow j \rightarrow R format \rightarrow káti áσχετα με την άσκηση.

Για ευκολία οι έξοδοι είναι με την σειρά από τους πίνακες.

Σημείωση ότι από τον κώδικα έλειπε η έξοδος Jump, η οποία θα ήταν Ο σε όλες τις εντολές του πίνακα εκτός από την εντολή j.

Instruction	Op-code	RegDst	ALUSrc	MemtoReg	Reg
					Write
r-type	0 0 0 0 0 0	1	0	0	1
lw	100011	0	1	1	1
SW	101011	X	1	Х	0
beq	000100	X	0	X	0
j	0 0 0 0 1 0	X	X	X	0

Instruction	0	p - (cod	.e			Mem	Mem	Branch	ALUOp[1:0]	Jump
							Read	Write			
r-type	0	0	0	0	0	0	0	0	0	10	0
lw	1	0	0	0	1	1	1	0	0	0 0	0
SW	1	0	1	0	1	1	0	1	0	0 0	0
beq	0	0	0	1	0	0	0	0	1	0 1	0
j	0	0	0	0	1	0	0	0	0	ХХ	1

Αριθμητική και λογική μονάδα (ALU)

Οι είσοδοι στο στοιχείο ελέγχου ALU είναι τα σήματα ελέγχου ALUOp και το πεδίο συνάρτησης (funct) 6 bit.

Όταν το πεδίο ALUOp = "10" τότε "ενεργοποιείται" το πεδίο συνάρτησης (αφού έτσι είναι εντολές τύπου R)

Για να υλοποιήσουμε την ALU χρειαζόμαστε τους εξής πίνακες (δεδομένους από την εκφώνηση):

Instruction	ALUOp	Instruction	Funct Field	Desired ALU	ALU Control
opcode	ALOOP	Operation	Fullet Fleiu	Action	Input
LW	00	Load word	XXXXXX	Add	010
SW	00	Store word	XXXXXX	Add	010
Branch equal	01	Branch equal	XXXXXX	Subtract	110
R type	10	Add (+)	100000	Add	010
R type	10	Subtract (-)	100010	Subtract	110
R type	10	AND	100100	And	000
R type	10	OR	100101	Or	001
R type	10	XOR	101001	Xor	011
R type	10	Set on less than	101010	Set on less than	111

Παρατηρούμε ότι σε εντολές όπως lw και sw n επιθυμητή πράξη είναι εντελώς άσχετη με το τι κάνουν αυτές οι εντολές. Αυτό γίνεται διότι σε άλλα σημεία (που δεν υλοποιούμε σε αυτή την εργασία) των MIPS ακολουθεί η διεργασία που χρειάζεται.

Κώδικας

GitHub mirror

Pastebin mirror Password: 12341

Φυσικά, υπάρχει και μέσα στα αρχεία του Quartus.

```
library ieee;
use ieee.std_logic_1164.all;
   use ieee.std_logic_arith.all;
    use ieee.std_logic_signed.all;
    entity ALU is
    port ( Read_data_1 : in std_logic_vector (31 downto 0);
          Read_data_2 : in std_logic_vector (31 downto 0);
           Sign_extend : in std_logic_vector (31 downto 0);
10
          Function_opcode : in std_logic_vector (5 downto 0);
11
          ALUOp : in std_logic_vector (1 downto 0);
           ALUSrc : in std_logic;
           Zero : out std_logic;
           ALU_Result: out std_logic_vector (31 downto 0);
           Add_Result : out std_logic_vector(7 downto 0);
           PC_plus_4 : in std_logic_vector (7 downto 0);
           clock, reset : in std_logic );
    end ALU;
      architecture behavior of ALU is
20
      signal Ainput, Binput : std_logic_vector (31 downto 0);
      signal ALU_output_mux : std_logic_vector (31 downto 0);
    signal Branch_Add : std_logic_vector (7 downto 0);
    signal ALU_ctl : std_logic_vector (2 downto 0);
    begin
24
25 Ainput <= Read_data_1;</pre>
         -- AKY input max // δεν καταλαβα αυτο το σχολιο
26
    Binput <= Read_data_2 when (ALUSrc = '0') else Sign_extend (31 downto 0);
27
28
      -- generate ALU control bits
29
    ALU_ctl(0) \leftarrow (Function_opcode(0) \text{ or } Function_opcode(3)) \text{ and } ALUop(1);
30
    ALU_ctl(1) <= (not Function_opcode(2)) or (not ALUOp(1));
    ALU_ctl(2) \leftarrow (Function\_opcode(1) \text{ and } ALUOp(1)) \text{ or } ALUOp(0);
     -- generate zero flag
    Zero <= '1' when ((ALU_output_mux) = X"00000000") else '0';
    --select ALU output for SLT
    ALU_result <= X"0000000" & B"000" & ALU_output_mux(31) when ALU_ctl = "111" else ALU_output_mux(31 downto 0);
      --adder to compute branch adress
39
     Branch_Add <= PC_plus_4(7 downto 2) + Sign_extend(7 downto 0);
40
    Add_result <= Branch_Add (7 downto 0);
41
    process (ALU_ctl, Ainput, Binput)
42
     begin
     case ALU_ctl is
43
      when "000" => -- x and y
```

```
45
         ALU_output_mux <= Ainput and Binput;
46
       when "001" => -- x or y
47
         ALU_output_mux <= Ainput or Binput;
      when "010" => --add desired alu action
48
49
           ALU_output_mux <= Ainput + Binput;
      when "011" =>
50
51
         ALU_output_mux <= Ainput xor Binput;
      when "100" => -- undef
52
           ALU_output_mux <= X"000000000";
53
      when "101" => -- undef
54
           ALU_output_mux <= X"000000000";
55
      when "110" => --sub desired alu action
56
           ALU_output_mux <= Ainput - Binput;
57
      when "111" => -- set on less than
58
           ALU_output_mux <= Ainput - Binput;
59
       end case;
60
       end process;
61
       end behavior;
62
```

Διάγραμμα

Evvoείται πως το σύμβολο βγήκε αφού κάνω compile των κώδικα και κάνω create/update symbol κτλ κτλ.




Figure 3: block_diagram_ALU.png

Κυματομορφές

Loadword Storeword

ALUOp = "00" FunField = "XXXXXXX"

Desired ALU action → Add.

 $Read_data_1$ (63) + $Read_data_2$ (3) = 66

Name	Value at 70.0 ns	0 ps	80.0 ns 70.0 ns
reset	B 0		
PC_plus_4	B 00000000		
clock	В 0		
➡ Sign_extend	S 0		
ALUSrc	В 0		
L ALUOp	B 00		
Function_opcodes	S 0		
E Read_data_1	S 63		63
Read_data_2	S 3		3
ALU_Result	S 66		66 X
Zero	B 0		
Add_Result	S 0		

Figure 4: LWSW.png

Branch if equal

ALUOp = "01" FunField = "XXXXXX"

Desired ALU action → Sub.

 $Read_data_1$ (257) - $Read_data_2$ (12) = 245

Name	Value at 70.0 ns	0 ps	80.0 ns 70.0 ns
reset	ВО		
PC_plus_4	B 00000000		
clock	B 0		
Sign_extend	S 0		
ALUSrc	B 0		
△ ALUOp	B 01		01
ALUOp[1]	B 0		
ALUOp[0]	B 1		
Function_opcodes	S 0		
Read_data_1	S 257		257
Read_data_2	S 12		12
☐ ALU_Result	S 245		245
Zero	B 0		
Add_Result	S 0		

Figure 5: Beq.png

Πριν πάμε στον υπόλοιπο πίνακα, ας κάνουμε ένα μικρό "διάλειμμα" με την επόμενη κυματομορφή.

UNDEFINED

Με αυτήν την κυματομορφή, το σήμα ALU_ctl είναι "101". Εν βάση τον κώδικα, στην έξοδο βγάζει Χ"00000000", δηλαδή, 8 μηδενικά σε δεκαεξαδικό, άρα 8 * 4 = 32, το μέγεθος του bus εξόδου, άρα όλα τα bit είναι '0'.

Name	Value at 0 ps	0 ps	80.0 ns
. reset	во		
PC_plus_4	В 0000000		
clock	В 0		
: ⊞ Sign_extend	S 0		
ALUSrc	ВО		
ALUOp	B 11		11
. — ALUOp[1]	B 1		
. ALUOp[0]	B 1		
Function_opcodes	U 10		10
Function_opcodes[5]	UO		
Function_opcodes[4]	UO		
Function_opcodes[3]	U 1		
Function_opcodes[2]	UO		
Function_opcodes[1]	U 1		
Function_opcodes[0]	UO		
⊞ Read_data_1	S 1073741824		1073741824
⊞ Read_data_2	S 7340092		7340092
ALU_Result	S 0		
. Zero	В 0		
• Add_Result	S 0		

Figure 6: UNDEF.png

R type \rightarrow Add ALUOp = "10" FunField = "100000"

Έκανα κάτι παράξενο εδώ επίτηδες. Όταν ALUSrc = '1' τότε αντί για Read_data_2 πιάνει το Sign_extend, πέρα από και άλλα πράγματα.

Read_data_1 (25165824) + Sign_extend (64) = 25165888

	Value at	0 ps	80.0 ns
Name	0 ps	0 ps	1
- reset	ВО		
PC_plus_4	B 00000000		
clock	B 0		
→ Sign_extend	S 64		64
ALUSrc	B 1		
ALUOp	B 10		10
ALUOp[1]	B 1		
ALUOp[0]	В 0		
Function_opcodes	U 32		32
Function_opcodes[5]	U 1		
Function_opcodes[4]	UO		
Function_opcodes[3]	UO		
Function_opcodes[2]	UO		
Function_opcodes[1]	UO		
Function_opcodes[0]	UO		
E Read_data_1	S 25165824		25165824
► Read_data_2	S 524288		524288
# ALU_Result	S 25165888		25165888
Zero	ВО		
	S 64		64


Figure 7: RADD_and_ALUSrc_with_Sign_extend.png

R type \rightarrow Sub ALUOp = "10" FunField = "100010" Read_data_1 (32) - Read_data_2 (60) = -28

Name	Value at 0 ps	0 ps	80.0 ns
		0 ps	
··· reset	B 0		
^{⊡.} PC_plus_4	B 00000000		
··· clock	B 0		
⊡ Sign_extend	S 0		
ALUSrc	B 0		
∃ [.] ALUOp	B 10		10
··· ALUOp[1]	B 1		
ALUOp[0]	B 0		
Function_opcodes	U 34		34
- Function_opcodes[5]	U 1		
Function_opcodes[4]	U O		
- Function_opcodes[3]	U O		
Function_opcodes[2]	U O		
- Function_opcodes[1]	U 1		
Function_opcodes[0]	U O		
⊡ Read_data_1	S 32		32
Read_data_2	S 60		60
∃ ALU_Result	S-28		-28
Zero	В 0		
	S 0		

Figure 8: RSUB.png

R type \rightarrow And ALUOp = "10" FunField = "100100"







Figure 9: RAND.png


R type \rightarrow 0r ALU0p = "10" FunField = "100101"



Name	Value at	0 ps	80.0 ns		
Name	0 ps	0 ps			
_ reset	ВО				
PC_plus_4	В 0000000				
_ clock	ВО				
≝ ⊞ Sign_extend	S 0				
ALUSrc	ВО			Ш	
ALUOp	B 10		10		
- ALUOp[1]	B 1			\top	
ALUOp[0]	во				
Function_opcodes	U 37		37	X	
Function_opcodes[5]	U 1			T	
Function_opcodes[4]	U 0			Ш	
Function_opcodes[3]	U 0				
Function_opcodes[2]	U 1			\sqcap	
Function_opcodes[1]	U 0				
Function_opcodes[0]	U 1			\sqcap	
■ ⊞ Read_data_1	B 000000011111111100000000000100000	2011111	1110000000000	001	
Read_data_2 B 000000001110000000000111100		2000111	000000000000000000000000000000000000000	001	
⊞ ALU_Result	B 00000001111111110000000000111100	2011111	1110000000000	001	
Zero	B 0			⇊	
. Add_Result	S 0				

Figure 10: ROR.png

R type \rightarrow Xor \rightarrow (not A and B) or (A and not B) ALUOp = "10" FunField = "101001"






Figure 11: RXOR.png

R type \rightarrow SLT \rightarrow if (A < B) {return 1;} return 0; ALUOp = "10" FunField = "101010"

Στην πρώτη εικόνα Read_data_1 < Read_data_2 άρα $ALU_Result = 1$




Figure 12: RSLTTRUE.png

Στην δεύτερη εικόνα όμως Read_data_1>Read_data_2, άρα SLT είναι false και ALU_Result = 0.

ster Time Bar: 0 ps			Pointer: 314	.64 ns
Name	Value at 0 ps	0 ps 80.0 ns 0 ps		
- reset	ВО			
PC_plus_4	B 0000000	160		
_ clock	В 0			
<u></u> ∃ Sign_extend	S 0	160		
ALUSrc	В 0			
ALUOp	B 10		10	
ALUOp[1]	B 1			
ALUOp[0]	В 0			
Function_opcodes	U 42		42	
Function_opcodes[5]	U 1			
Function_opcodes[4]	UO			
Function_opcodes[3]	U 1			
Function_opcodes[2]	UO			
Function_opcodes[1]	U 1			
Function_opcodes[0]	UO			
■ ⊞ Read_data_1	S 1073741824		1073741824	
	S 7340092		7340092	\Box
ALU_Result	S 0			
Zero	В 0			
	S 0			

Figure 13: RSLTFALSE.png