

tinyriscv_project_mod 全文件功能说明

生成时间: 2026-05-05 20:16:11
工程路径: E:\project-vlsi-20260422\tinyriscv_project_mod
文件数量: 77

本报告按工程目录逐一说明每个文件的用途。RTL 文件额外列出模块名、include、always/assign/localparam 等结构统计、状态机标识和使用宏；文档、日志、filelist、仿真产物则说明它们在验证和归档中的作用。对于源码功能，说明以当前工程实现为准，包含最近修改过的 uart_debug.v、ex.v 和 tinyriscv_soc_top.v。

根目录

LICENSE

类型	无扩展名文件
大小	10173 bytes
行数	186
功能说明	Apache License 2.0 授权文本，说明原 tinyriscv 代码及派生修改的许可边界。

- 无额外自动解析信息。

NOTICE

类型	无扩展名文件
大小	922 bytes
行数	23
功能说明	第三方或原项目版权提示文件，和 LICENSE 一起用于保留开源合规信息。

- 无额外自动解析信息。

README.md

类型	Markdown/说明文档
大小	39199 bytes
行数	1028
功能说明	工程总说明文件，保留 tinyriscv 项目的背景、构建方式、目录说明、SoC/CPU 结构说明以及课程修改后的使用提示。它是阅读整个仓库的入口，适合先了解处理器、外设、仿真和 FPGA 验证流程。

- 主要标题: tinyriscv_project_mod; 1. 工程状态; 2. 目录结构; 3. 工具要求; 4. 顶层模块接口; 5. 全局定义与地址空间; 6. 自定义指令; 7. CPU Core 数据通路; 8. RIB 总线与片外存储桥; 9. 片外桥协议; 10. 外设说明; 10.1 UART Shared; ... 共58个标题

filelist_project.f

类型	Verilog filelist
大小	563 bytes
行数	36
功能说明	芯片侧 SoC 的 Icarus Verilog 编译文件列表。它定义 include 搜索路径，并按依赖顺序列出 utils、core、debug、perips、soc 下的 RTL。仿真和顶层 elaboration 依赖该文件。

- include路径: +incdir+./core, +incdir+./utils, +incdir+./debug, +incdir+./perips, +incdir+./soc
- 列出源文件: ./utils/gen_dff.v, ./utils/gen_buf.v, ./utils/full_handshake_rx.v, ./utils/full_handshake_tx.v, ./core/clint.v, ./core/csr_reg.v, ./core/ctrl.v, ./core/div.v, ./core/regs.v, ./core/pc_reg.v, ./core/if_id.v, ./core/id.v, ./core/id_ex.v, ./core/ex.v, ./core/custom_unit.v, ./core/rib.v, ./core/tinyriscv.v, ./debug/jtag_driver.v, ./debug/jtag_dm.v, ./debug/jtag_top.v, ... 共26项

readme.me

类型	Markdown/说明文档
大小	11101 bytes
行数	243
功能说明	补充说明文件，记录本地工程修改、验证或移植过程中的简短备注。

- 主要标题: tinyriscV 课程设计功能符合性与验证说明; 0. 实验指导书明确要求; 1. 基于 tinyriscV 的独立修改; 2. `chip\_sel` 共 IO Ring 选择; 3. 拓展指令 `sID`、`rT`、`if` ; 4. 片外 ROM/RAM 与总线修正; 5. UART debug 35 字节下载; 6. PWM 外设; 7. I2C/LM75 外设与 `rT` 侧带; 8. UART 共享发送; 9. 当前已执行的完整本地回归; 10. 尚不能声称完成的指导书事项

sim_chip_sel.vvp

类型	Icarus 仿真产物
大小	446218 bytes
行数	12585
功能说明	chip_sel 顶层隔离测试编译产物，用于验证未选中芯片时输出钳位和复位静默。

- 二进制/中间仿真产物，不是源代码；可由 vvp 命令运行。

sim_custom_unit.vvp

类型	Icarus 仿真产物
大小	19525 bytes
行数	614
功能说明	custom_unit 单元测试编译产物，用于快速重跑自定义指令单元仿真。

- 二进制/中间仿真产物，不是源代码；可由 vvp 命令运行。

sim_project.vvp

类型	Icarus 仿真产物
大小	425411 bytes
行数	12007
功能说明	Icarus Verilog 编译出的仿真可执行中间文件，通常来自 SoC 级 testbench。

- 二进制/中间仿真产物，不是源代码；可由 vvp 命令运行。

core: CPU 核心 RTL

core/clint.v

类型	Verilog RTL/Testbench
大小	10946 bytes
行数	241
功能说明	简化中断/异常控制模块。处理 int_assert、mret、CSR 交互、异常入口地址和流水线暂停请求。

- 模块: clint
- include: defines.v
- 结构统计: input声明14处, output声明7处, inout声明0处, always块4个, assign1处, localparam9处, reg10处, wire15处。
- 状态/阶段标识: S_CSR_IDLE, S_CSR_MCAUSE, S_CSR_MEPC, S_CSR_MSTATUS, S_CSR_MSTATUS_MRET, S_INT_ASYNC_ASSERT, S_INT_IDLE, S_INT_MRET, S_INT_SYNC_ASSERT
- 使用宏: `CSR\_MCAUSE, `CSR_MEPC, `CSR\_MSTATUS, `DivStart, `DivStop, `HoldDisable, `HoldEnable, `Hold_Flag_Bus, `INST\_EBREAK, `INST_ECALL, `INST\_MRET, `INT_ASSERT, `INT\_BUS, `INT_DEASSERT, `INT\_NONE, `InstAddrBus, `InstBus, `JumpEnable, `MemAddrBus, `RegBus, `RstEnable, `True, `WriteDisable, `WriteEnable, `ZeroWord, `include

core/csr_reg.v

类型	Verilog RTL/Testbench
大小	8697 bytes
行数	215
功能说明	CSR 寄存器文件。维护 cycle、mstatus、mie、mtvec、mepc、mcause、mscratch 等机器态 CSR，支持读写和中断相关更新。

- 模块: csr_reg
- include: defines.v
- 结构统计: input声明10处, output声明6处, inout声明0处, always块4个, assign4处, localparam0处, reg12处, wire14处。
- 使用宏: `CSR\_CYCLE, `CSR_CYCLEH, `CSR\_MCAUSE, `CSR_MEPC, `CSR\_MIE, `CSR_MSCRATCH, `CSR\_MSTATUS, `CSR_MTVEC, `DoubleRegBus, `False, `MemAddrBus, `RegBus, `RstEnable, `True, `WriteEnable, `ZeroWord, `include

core/ctrl.v

类型	Verilog RTL/Testbench
大小	3031 bytes
行数	71
功能说明	流水线控制器。合并 EX jump/hold、RIB hold、JTAG halt、CLINT hold，输出 PC/IF/ID 级暂停等级和跳转控制。

- 模块: ctrl
- include: defines.v
- 结构统计: input声明8处, output声明3处, inout声明0处, always块1个, assign0处, localparam0处, reg3处, wire8处。
- 使用宏: `HoldEnable, `Hold_Flag_Bus, `Hold\_Id, `Hold_None, `Hold\_Pc, `InstAddrBus, `JumpEnable, `include

core/custom_unit.v

类型	Verilog RTL/Testbench
大小	8804 bytes
行数	192
功能说明	课程 custom 指令执行单元。sID 通过 UART 逐字节发送学号；rT 通过 I2C 读取 LM75 温度并写 rd；if fire 通过 UART 发送 rs1[7:0] 并写 rd=0。内部有 busy/ready/reg_we 握手和状态机。

- 模块: custom_unit
- include: defines.v
- 结构统计: input声明13处, output声明8处, inout声明0处, always块1个, assign0处, localparam8处, reg12处, wire12处。
- 状态/阶段标识: S_DONE, S_IDLE, S_IF_SEND, S_IF_WAIT, S_RT_REQ, S_RT_WAIT, S_SID_SEND, S_SID_WAIT
- 使用宏: `INST\_IFIRE, `INST_RT, `INST\_SID, `RstEnable, `WriteDisable, `WriteEnable, `ZeroReg, `ZeroWord, `include

core/defines.v

类型	Verilog RTL/Testbench
大小	6598 bytes
行数	173
功能说明	全局宏定义中心。定义 reset 极性、通用零值、写使能、RIB 请求、暂停等级、中断号、内存映射、寄存器/指令总线宽度、RV32I/M/CSR 指令编码以及课程新增 custom 指令编码。所有 RTL 基本都 include 此文件。

- 结构统计: input声明0处, output声明0处, inout声明0处, always块0个, assign0处, localparam0处, reg1处, wire0处。
- 使用宏: `define, `endif, `ifndef

core/div.v

类型	Verilog RTL/Testbench
大小	11308 bytes
行数	213
功能说明	迭代除法器。接收 dividend/divisor/op/start，busy 期间迭代运算，ready 后返回 DIV/DIVU/REM/REMU 结果和写回寄存器号。

- 模块: div
- include: defines.v
- 结构统计: input声明7处, output声明4处, inout声明0处, always块1个, assign0处, localparam4处, reg13处, wire17处。
- 使用宏: `DivResultNotReady, `DivResultReady, `DivStart, `False, `INST\_DIV, `INST_DIVU, `INST\_REM, `INST_REMU, `RegAddrBus, `RegBus, `RstEnable, `True, `ZeroWord, `include

core/ex.v

类型	Verilog RTL/Testbench
大小	57382 bytes
行数	993
功能说明	执行级核心组合逻辑。实现 ALU、乘法、除法启动/写回、load/store 地址和数据处理、分支跳转、CSR 写数据生成、自定义指令握手。当前版本修复了 custom_start_o 重复拉高问题，sID/rT/if fire 多周期路径只发一次 start，ready 后释放 hold。

- 模块: ex
- include: defines.v
- 结构统计: input声明26处, output声明25处, inout声明0处, always块3个, assign42处, localparam0处, reg33处, wire68处。
- 使用宏: `DivResultReady, `DivStart, `DivStop, `DoubleRegBus, `HoldDisable, `HoldEnable, `INST\_ADDI, `INST_ADD_SUB, `INST\_AND, `INST_ANDI, `INST\_AUIPC, `INST_BEQ, `INST\_BGE, `INST_BGEU, `INST\_BLT, `INST_BLTU, `INST\_BNE, `INST_CSR, `INST\_CSRRC, `INST_CSRRCI, `INST\_CSRRS, `INST_CSRRSI, `INST\_CSRRW, `INST_CSRRWI, `INST\_CUSTOM, `INST_DIV, `INST\_DIVU, `INST_FENCE, `INST\_IFIRE, `INST_JAL, `INST\_JALR, `INST_LB, `INST\_LBU, `INST_LH, `INST\_LHU, `INST_LUI, ... 共84个

core/id.v

类型	Verilog RTL/Testbench
大小	18575 bytes
行数	342
功能说明	译码级。根据 opcode/funct3/funct7 生成寄存器读地址、操作数、跳转操作数、CSR 地址、写回控制等。课程 custom 指令 sID/rT/if 在此完成译码并传给 EX。

- 模块: id
- include: defines.v
- 结构统计: input声明7处, output声明16处, inout声明0处, always块1个, assign0处, localparam0处, reg18处, wire13处。
- 使用宏: `INST\_ADDI, `INST_ADD_SUB, `INST\_AND, `INST_ANDI, `INST\_AUIPC, `INST_BEQ, `INST\_BGE, `INST_BGEU, `INST\_BLT, `INST_BLTU, `INST\_BNE, `INST_CSR, `INST\_CSRRC, `INST_CSRRCI, `INST\_CSRRS, `INST_CSRRSI, `INST\_CSRRW, `INST_CSRRWI, `INST\_CUSTOM, `INST_DIV, `INST\_DIVU, `INST_FENCE, `INST\_IFIRE, `INST_JAL, `INST\_JALR, `INST_LB, `INST\_LBU, `INST_LH, `INST\_LHU, `INST_LUI, `INST\_LW, `INST_MUL, `INST\_MULH, `INST_MULHSU, `INST\_MULHU, `INST_NOP_OP, ... 共70个

core/id_ex.v

类型	Verilog RTL/Testbench
大小	6049 bytes
行数	111
功能说明	ID/EX 流水寄存器。锁存译码级输出到执行级，使用统一 hold 条件，确保 EX stall 时当前指令保持不变。

- 模块: id_ex
- include: defines.v
- 结构统计: input声明16处, output声明13处, inout声明0处, always块0个, assign13处, localparam0处, reg0处, wire43处。
- 使用宏: `Hold\_Flag\_Bus, `Hold_Id, `INST\_NOP, `InstAddrBus, `InstBus, `MemAddrBus, `RegAddrBus, `RegBus, `WriteDisable, `ZeroReg, `ZeroWord, `include

core/if_id.v

类型	Verilog RTL/Testbench
大小	2461 bytes
行数	52
功能说明	IF/ID 流水寄存器。通过 gen_pipe_dff 保存取指得到的指令和 PC，在 hold 时保持，在 reset 时注入 NOP。

- 模块: if_id
- include: defines.v
- 结构统计: input声明6处, output声明3处, inout声明0处, always块0个, assign3处, localparam0处, reg0处, wire13处。
- 使用宏: `Hold\_Flag\_Bus, `Hold_If, `INST\_NOP, `INT_BUS, `INT\_NONE, `InstAddrBus, `InstBus, `ZeroWord, `include

core/pc_reg.v

类型	Verilog RTL/Testbench
大小	2244 bytes
行数	51
功能说明	PC 寄存器模块。负责 reset 到 CpuResetAddr、响应 jump、响应流水线 hold，以及正常 PC+4 取指推进。

- 模块: pc_reg
- include: defines.v
- 结构统计: input声明6处, output声明1处, inout声明0处, always块1个, assign0处, localparam0处, reg1处, wire6处。
- 使用宏: `CpuResetAddr, `Hold_Flag_Bus, `Hold\_Pc, `InstAddrBus, `JumpEnable, `RstEnable, `include

core/regs.v

类型	Verilog RTL/Testbench
大小	4207 bytes
行数	99
功能说明	32 个通用寄存器堆。支持 EX 写回、JTAG 写寄存器、两个组合读端口以及写后读旁路，x0 恒为 0。

- 模块: regs
- include: defines.v
- 结构统计: input声明10处, output声明3处, inout声明0处, always块4个, assign0处, localparam0处, reg4处, wire10处。
- 使用宏: `RegAddrBus, `RegBus, `RegNum, `RstDisable, `WriteEnable, `ZeroReg, `ZeroWord, `include

core/rib.v

类型	Verilog RTL/Testbench
大小	13173 bytes
行数	283
功能说明	Reduced RIB 总线互连。仲裁 CPU 数据、取指、JTAG、UART downloader 四个 master。片外 ROM/RAM 窗口通过多周期 chip_mem_bridge FSM 访问；UART/PWM/I2C 等外设保持单周期 MMIO。

- 模块: rib
- include: defines.v
- 结构统计: input声明23处, output声明20处, inout声明0处, always块4个, assign0处, localparam8处, reg34处, wire29处。
- 使用宏: `HoldDisable, `HoldEnable, `INST\_NOP, `MemAddrBus, `MemBus, `RIB_NREQ, `RIB\_REQ, `RstEnable, `WriteDisable, `ZeroWord, `include

core/tinyriscv.v

类型	Verilog RTL/Testbench
大小	24869 bytes
行数	522
功能说明	CPU 核顶层。实例化 pc_reg、if_id、id、id_ex、ex、regs、csr_reg、clint，并连接 RIB 接口、JTAG 寄存器接口和 custom_unit sideband。还包含片外 load 延迟写回辅助逻辑。

- 模块: tinyriscv
- include: defines.v
- 结构统计: input声明17处, output声明9处, inout声明0处, always块2个, assign11处, localparam0处, reg7处, wire117处。
- 使用宏: `HoldDisable, `HoldEnable, `Hold\_Flag\_Bus, `INST_LB, `INST\_LBU, `INST_LH, `INST\_LHU, `INT_BUS, `InstAddrBus, `InstBus, `MemAddrBus, `MemBus, `RegAddrBus, `RegBus, `RstEnable, `WriteDisable, `WriteEnable, `ZeroReg, `include

debug: JTAG 调试链路

debug/jtag_dm.v

类型	Verilog RTL/Testbench
大小	13426 bytes
行数	343
功能说明	Debug Module。将 DMI 操作转换成 CPU 寄存器访问、内存访问、halt/reset 请求等调试控制信号。

- 模块: jtag_dm, if
- 结构统计: input声明7处, output声明12处, inout声明0处, always块1个, assign10处, localparam12处, reg22处, wire28处。
- 使用宏: `DTM\_OP\_NOP, `DTM_OP_READ, `DTM\_OP\_WRITE, `define

debug/jtag_driver.v

类型	Verilog RTL/Testbench
大小	11110 bytes
行数	295
功能说明	JTAG TAP/DTM 驱动。工作在 jtag_TCK 时钟域，实现 TAP 状态机、IR/DR 移位、DMI 请求生成和 TDO 输出。

- 模块: jtag_driver, always
- 结构统计: input声明8处, output声明6处, inout声明0处, always块8个, assign9处, localparam0处, reg9处, wire23处。
- 使用宏: `DTM\_REQ\_INVALID, `DTM_REQ_VALID, `define

debug/jtag_top.v

类型	Verilog RTL/Testbench
大小	3613 bytes
行数	108
功能说明	JTAG 顶层封装。实例化 jtag_driver 和 jtag_dm，连接 TCK/TMS/TDI/TDO 与 SoC 内部调试接口。

- 模块: jtag_top
- include: ../core/defines.v
- 结构统计: input声明7处, output声明10处, inout声明0处, always块0个, assign0处, localparam0处, reg0处, wire26处。
- 使用宏: `include

perips: 片上外设与下载器

perips/chip_mem_bridge.v

类型	Verilog RTL/Testbench
大小	3615 bytes
行数	111
功能说明	芯片侧片外 ROM/RAM bridge。把 RIB 32-bit 访问转换成 8-bit chip_data_o 帧，等待 FPGA 侧 8'h5A 响应并重组读数据。是 CPU/uart_debug 访问 FPGA 内部 ROM/RAM 的芯片侧桥。

- 模块: chip_mem_bridge
- include: defines.v
- 结构统计: input声明9处, output声明4处, inout声明0处, always块1个, assign1处, localparam14处, reg8处, wire9处。
- 状态/阶段标识: S_DONE, S_IDLE, S_RX0, S_RX1, S_RX2, S_RX3, S_RX4, S_TX0, S_TX1, S_TX2, S_TX3, S_TX4, S_TX5, S_TX6
- 使用宏: `RstEnable, `ZeroWord, `include

perips/i2c_lm75.v

类型	Verilog RTL/Testbench
大小	8300 bytes
行数	252
功能说明	LM75 温度传感器 I2C master/peripheral wrapper。支持 MMIO start 和 custom rT 请求，输出 busy/done/RX_DATA。SDA 使用 pad-facing 开漏 inout 语义，reset 时释放 SDA、SCL 保持高。

- 模块: i2c_lm75
- include: defines.v
- 结构统计: input声明6处, output声明6处, inout声明1处, always块4个, assign2处, localparam18处, reg15处, wire10处。
- 使用宏: `RstEnable, `WriteEnable, `ZeroWord, `include
- 注意: 文件包含高阻语义，通常应仅限 pad-facing inout 或 testbench。

perips/pwm.v

类型	Verilog RTL/Testbench
大小	3002 bytes
行数	93
功能说明	PWM 外设。通过 MMIO 配置 period/high_time/enable，输出 4 路 PWM 波形。

- 模块: pwm
- include: defines.v
- 结构统计: input声明5处, output声明2处, inout声明0处, always块2个, assign4处, localparam0处, reg5处, wire8处。
- 使用宏: `RstEnable, `WriteEnable, `ZeroWord, `include

perips/uart.v

类型	Verilog RTL/Testbench
大小	14564 bytes
行数	329
功能说明	原始/备用 UART 外设文件。当前顶层使用 uart_shared.v，本文件保留作历史兼容或对照参考。

- 模块: uart
- 结构统计: input声明6处, output声明2处, inout声明0处, always块9个, assign2处, localparam10处, reg22处, wire8处。
- 状态/阶段标识: S_IDLE, S_SEND_BYTE, S_START, S_STOP

perips/uart_debug.v

类型	Verilog RTL/Testbench
大小	12484 bytes
行数	313
功能说明	UART 固件下载器。作为 RIB master-3，通过 UART 接收固定 35 byte packet，CRC16 校验后按顺序从 ROM_START_ADDR 写入片外 ROM/RAM。首包解析 fw_file_size，后续包每包写 8 个 32-bit word，并在 ACK/NAK 前等待 UART TX 空闲。

- 模块: uart_debug
- include: defines.v
- 结构统计: input声明4处, output声明4处, inout声明0处, always块1个, assign1处, localparam22处, reg16处, wire5处。
- 状态/阶段标识: S_CLEAR_UART_RX_OVER_FLAG, S_CRC_CALC, S_CRC_END, S_CRC_START, S_GET_BYTE, S_GET_BYTE2, S_IDLE, S_INIT_UART_BAUD, S_INIT_UART_CTRL, S_REC_FIRST_PACKET, S_REC_REMAIN_PACKET, S_SEND_ACK, S_SEND_NAK, S_WAIT_BYTE, S_WAIT_BYTE2, S_WAIT_TX_IDLE, S_WAIT_TX_IDLE2, S_WRITE_MEM
- 使用宏: `ROM\_START\_ADDR, `RstEnable, `UART\_BAUD\_115200, `UART_BAUD_REG, `UART\_CTRL\_REG, `UART_RESP_ACK, `UART\_RESP\_NAK, `UART_RX_OVER_FLAG, `UART\_RX\_REG, `UART_STATUS_REG, `UART\_TX\_BUSY\_FLAG, `UART_TX_REG, `WriteDisable, `WriteEnable, `ZeroWord, `define, `include
- 注意: 文件包含 initial/\$readmemh 等仿真/FPGA 常用语义，ASIC 综合前需确认使用边界。

perips/uart_shared.v

类型	Verilog RTL/Testbench
大小	12855 bytes
行数	278
功能说明	当前 SoC 使用的 UART 外设。提供 CTRL/STATUS/BAUD/TX/RX MMIO 寄存器，包含 UART TX/RX bit-level 状态机。同时支持 custom_unit 通过 custom_tx_valid/data 共享 UART 发送通道。

- 模块: uart_shared
- include: defines.v
- 结构统计: input声明8处, output声明3处, inout声明0处, always块9个, assign3处, localparam10处, reg22处, wire12处。
- 状态/阶段标识: S_IDLE, S_SEND_BYTE, S_START, S_STOP
- 使用宏: `RstEnable, `WriteEnable, `ZeroWord, `include

soc: SoC 顶层集成

soc/tinyriscv_soc_top.v

类型	Verilog RTL/Testbench
大小	9655 bytes
行数	336
功能说明	SoC 顶层。实例化 CPU、RIB、chip_mem_bridge、UART、UART downloader、PWM、I2C、JTAG。当前版本加入 chip_sel_i 输出隔离：选中时正常工作，未选中时 core_rst 复位内部逻辑并钳位 UART/PWM/FPGA/JTAG/I2C SCL 等输出。

- 模块: tinyriscv_soc_top
- include: defines.v
- 结构统计: input声明9处, output声明10处, inout声明1处, always块1个, assign9处, localparam0处, reg2处, wire76处。
- 使用宏: `INT\_NONE, `MemAddrBus, `MemBus, `RIB_NREQ, `RIB\_REQ, `RegAddrBus, `RegBus, `RstEnable, `WriteDisable, `ZeroWord, `include

utils: 通用基础单元

utils/full_handshake_rx.v

类型	Verilog RTL/Testbench
大小	5292 bytes
行数	128
功能说明	全握手跨时钟接收端，与 full_handshake_tx 配对使用，负责捕获异步请求并返回应答。

- 模块: full_handshake_rx
- 结构统计: input声明4处, output声明3处, inout声明0处, always块4个, assign3处, localparam2处, reg7处, wire7处。

utils/full_handshake_tx.v

类型	Verilog RTL/Testbench
大小	6183 bytes
行数	147
功能说明	全握手跨时钟发送端，用于 JTAG/核心等异步域之间传输请求，降低 CDC 风险。

- 模块: full_handshake_tx
- 结构统计: input声明5处, output声明3处, inout声明0处, always块4个, assign3处, localparam3处, reg7处, wire8处。

utils/gen_buf.v

类型	Verilog RTL/Testbench
大小	2146 bytes
行数	46
功能说明	参数化同步/缓冲工具模块，供跨模块信号稳定化或简单同步使用。

- 模块: gen_ticks_sync
- 结构统计: input声明3处, output声明1处, inout声明0处, always块0个, assign1处, localparam0处, reg0处, wire5处。

utils/gen_dff.v

类型	Verilog RTL/Testbench
大小	4973 bytes
行数	149
功能说明	参数化 DFF 工具库，包含普通流水寄存器、reset 到 0/1/默认值、带 enable 的 DFF 等基础单元。

- 模块: gen_pipe_dff, gen_rst_0_dff, gen_rst_1_dff, gen_rst_def_dff, gen_en_dff
- 结构统计: input声明19处, output声明5处, inout声明0处, always块5个, assign5处, localparam0处, reg5处, wire24处。

fpga: FPGA 侧存储桥

fpga/filelist_fpga_bridge.f

类型	Verilog filelist
大小	25 bytes
行数	1
功能说明	FPGA bridge 单独编译文件列表，用于只验证 fpga_mem_bridge 或 FPGA 侧模型。

- 列出源文件: ./fpga/fpga_mem_bridge.v

fpga/fpga_mem_bridge.v

类型	Verilog RTL/Testbench
大小	3417 bytes
行数	100
功能说明	FPGA 侧片外存储桥模型/实现。接收芯片侧 8-bit 帧，访问 FPGA 内部 ROM/RAM 数组，返回 8'h5A 和 32-bit 数据。包含 initial/\$readmemh 风格行为，主要用于 FPGA/仿真侧，不属于 ASIC 芯片侧综合 RTL。

- 模块: fpga_mem_bridge
- 结构统计: input声明3处, output声明1处, inout声明0处, always块1个, assign0处, localparam12处, reg9处, wire3处。
- 状态/阶段标识: S_ADDR, S_CMD, S_D0, S_D1, S_D2, S_D3, S_IDLE, S_RSP0, S_RSP1, S_RSP2, S_RSP3, S_RSP4
- 注意: 文件包含 initial/\$readmemh 等仿真/FPGA 常用语义，ASIC 综合前需确认使用边界。

sim: testbench

sim/tb_chip_sel.v

类型	Verilog RTL/Testbench
大小	1922 bytes
行数	75
功能说明	chip_sel 顶层隔离测试，验证 chip_sel_i=0 时输出钳位、内部 reset、恢复选中后正常启动。

- 模块: tb_chip_sel
- include: defines.v
- 结构统计: input声明0处, output声明0处, inout声明0处, always块0个, assign0处, localparam0处, reg3处, wire9处。
- 使用宏: `CpuResetAddr, `RstDisable, `RstEnable, `include, `timescale
- 注意: 文件包含 initial/\$readmemh 等仿真/FPGA 常用语义，ASIC 综合前需确认使用边界。

sim/tb_custom_unit.v

类型	Verilog RTL/Testbench
大小	2847 bytes
行数	121
功能说明	custom_unit testbench。模拟 UART ready、I2C valid/busy，验证 sID/rT/if 三条 custom 指令的 busy/ready/writeback 行为。

- 模块: tb_custom_unit
- include: defines.v
- 结构统计: input声明1处, output声明0处, inout声明0处, always块1个, assign0处, localparam0处, reg12处, wire8处。
- 使用宏: `INST\_IFIRE, `INST_RT, `INST\_SID, `RstDisable, `RstEnable, `WriteEnable, `include, `timescale
- 注意: 文件包含 initial/\$readmemh 等仿真/FPGA 常用语义，ASIC 综合前需确认使用边界。

sim/tb_i2c_lm75.v

类型	Verilog RTL/Testbench
大小	1347 bytes
行数	60
功能说明	I2C LM75 testbench。模拟 SDA 输入响应，验证 I2C 状态机、温度数据和 valid/busy 输出。

- 模块: tb_i2c_lm75
- include: defines.v
- 结构统计: input声明0处, output声明0处, inout声明0处, always块0个, assign0处, localparam0处, reg6处, wire5处。
- 使用宏: `RstDisable, `RstEnable, `WriteDisable, `include, `timescale
- 注意: 文件包含 initial/\$readmemh 等仿真/FPGA 常用语义，ASIC 综合前需确认使用边界。

sim/tb_mem_bridge.v

类型	Verilog RTL/Testbench
大小	1878 bytes
行数	86
功能说明	chip_mem_bridge 与 fpga_mem_bridge 联合测试，验证 8-bit 帧、读写 ROM/RAM 和响应拼接。

- 模块: tb_mem_bridge
- 结构统计: input声明4处, output声明0处, inout声明0处, always块0个, assign0处, localparam0处, reg7处, wire4处。
- 使用宏: `timescale
- 注意: 文件包含 initial/\$readmemh 等仿真/FPGA 常用语义，ASIC 综合前需确认使用边界。

sim/tb_pwm.v

类型	Verilog RTL/Testbench
大小	1503 bytes
行数	70
功能说明	PWM testbench。配置 PWM 寄存器并观察输出占空比/周期行为。

- 模块: tb_pwm
- include: defines.v
- 结构统计: input声明2处, output声明0处, inout声明0处, always块0个, assign0处, localparam0处, reg5处, wire2处。
- 使用宏: `RstDisable, `RstEnable, `WriteDisable, `WriteEnable, `include, `timescale
- 注意: 文件包含 initial/\$readmemh 等仿真/FPGA 常用语义，ASIC 综合前需确认使用边界。

sim/tb_soc_load.v

类型	Verilog RTL/Testbench
大小	2967 bytes
行数	107
功能说明	SoC 级取指/load 测试，验证 CPU 通过 RIB 和片外 bridge 读取指令/数据。

- 模块: tb_soc_load
- include: defines.v
- 结构统计: input声明0处, output声明0处, inout声明0处, always块1个, assign0处, localparam0处, reg8处, wire9处。
- 使用宏: `RstDisable, `RstEnable, `endif, `ifdef, `include, `timescale
- 注意: 文件包含 initial/\$readmemh 等仿真/FPGA 常用语义，ASIC 综合前需确认使用边界。

sim/tb_soc_mem_ops.v

类型	Verilog RTL/Testbench
大小	3940 bytes
行数	137
功能说明	SoC 级内存操作测试，覆盖 load/store 以及 byte/halfword/word 对齐和写掩码相关行为。

- 模块: tb_soc_mem_ops
- include: defines.v
- 结构统计: input声明10处, output声明0处, inout声明0处, always块0个, assign0处, localparam0处, reg8处, wire9处。
- 使用宏: `INST\_LB, `INST_LBU, `INST\_LH, `INST_LHU, `INST\_LW, `INST_SW, `RstDisable, `RstEnable, `include, `timescale
- 注意: 文件包含 initial/\$readmemh 等仿真/FPGA 常用语义，ASIC 综合前需确认使用边界。

doc: 工程文档

doc/CHANGELOG.md

类型	Markdown/说明文档
大小	630 bytes
行数	15
功能说明	工程修改日志，记录从原始 tinyriscv 到课程版本的功能变化、修复点和验证进展。

- 主要标题: CHANGELOG; rev_project_1

doc/README_project_mod.md

类型	Markdown/说明文档
大小	5042 bytes
行数	157
功能说明	课程修改版工程说明文档，概述新增外设、片外存储桥、自定义指令和验证方式。

- 主要标题: tinyriscv 课程大作业修改版说明; 1. 已完成的 RTL 修改; 1.1 资源删减; 1.2 uart_debug packet 缩小到 35 x 8-bit; 1.3 ROM/RAM 移到片外; 1.4 PWM 外设; 1.5 I2C 外设 / LM75 读温度; 1.6 拓展指令; 2. 新顶层端口; 3. 文件列表; 4. 重要工程说明; 5. 推荐验证顺序

doc/generate_project_file_function_report.py

类型	Python 脚本
大小	20352 bytes
行数	384
功能说明	工程文件。报告生成脚本未配置专门说明，但已记录其类型、大小、行数和可解析结构。

- 无额外自动解析信息。

doc/offchip_memory_access_timing.md

类型	Markdown/说明文档
大小	10975 bytes
行数	236
功能说明	片外 ROM/RAM 多周期访问时序说明，解释 RIB hold、bridge busy、读写帧和 CPU 等待关系。

- 主要标题: Off-Chip 内存访问完整时序追踪; 概述; 场景 1: Load 指令（从 FPGA RAM 读数据）; 示例指令; 地址高 4 位 = 0x0，说明是 off-chip ROM 区域; 时序表（假设桥接需 8 个周期完成一次事务）; 场景 2: Store 指令（向 FPGA RAM 写数据）; 示例指令; 地址高 4 位 = 0x1，说明是 off-chip RAM 区域; 时序表（假设桥接同样需 ~8 个周期）; 关键设计点; 为什么 Load 有延迟但 Store 没有? ; ... 共17个标题

doc/strict_verification_20260502/assignment_requirements.txt

类型	文本
大小	862 bytes
行数	31
功能说明	课程/作业要求整理文本，用于对照检查项目完成度。

- 无额外自动解析信息。

doc/strict_verification_20260502/generate_pdf_report.py

类型	Python 脚本
大小	15466 bytes
行数	283
功能说明	严格验证报告 PDF 生成脚本，把 summary/log 转成 HTML/PDF。

- 无额外自动解析信息。

doc/strict_verification_20260502/logs/00_tool_versions.log

类型	验证日志
大小	4633 bytes
行数	102
功能说明	严格验证流程的日志文件 00_tool_versions，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 无额外自动解析信息。

doc/strict_verification_20260502/logs/01_filelist_check.log

类型	验证日志
大小	991 bytes
行数	35
功能说明	严格验证流程的日志文件 01_filelist_check，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 无额外自动解析信息。

doc/strict_verification_20260502/logs/02_all_rtl_compile.log

类型	验证日志
大小	1454 bytes
行数	15
功能说明	严格验证流程的日志文件 02_all_rtl_compile，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 包含 warning 字样，适合用于后续 warning-free 清理。

doc/strict_verification_20260502/logs/03_top_elab.log

类型	验证日志
大小	1027 bytes
行数	15
功能说明	严格验证流程的日志文件 03_top_elab，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 包含 warning 字样，适合用于后续 warning-free 清理。

doc/strict_verification_20260502/logs/04_tb_custom_unit.log

类型	验证日志
大小	419 bytes
行数	8
功能说明	严格验证流程的日志文件 04_tb_custom_unit，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 包含 PASS 结果。
- 包含 warning 字样，适合用于后续 warning-free 清理。

doc/strict_verification_20260502/logs/05_tb_pwm.log

类型	验证日志
大小	978 bytes
行数	16
功能说明	严格验证流程的日志文件 05_tb_pwm，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 包含 PASS 结果。
- 包含 warning 字样，适合用于后续 warning-free 清理。

doc/strict_verification_20260502/logs/06_tb_i2c_lm75.log

类型	验证日志
大小	385 bytes
行数	8
功能说明	严格验证流程的日志文件 06_tb_i2c_lm75，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 包含 PASS 结果。
- 包含 warning 字样，适合用于后续 warning-free 清理。

doc/strict_verification_20260502/logs/07_tb_mem_bridge.log

类型	验证日志
大小	608 bytes
行数	10
功能说明	严格验证流程的日志文件 07_tb_mem_bridge，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 包含 PASS 结果。
- 包含 warning 字样，适合用于后续 warning-free 清理。

doc/strict_verification_20260502/logs/08_tb_soc_load.log

类型	验证日志
大小	3532 bytes
行数	52
功能说明	严格验证流程的日志文件 08_tb_soc_load，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 包含 PASS 结果。
- 包含 warning 字样，适合用于后续 warning-free 清理。

doc/strict_verification_20260502/logs/09_tb_soc_mem_ops.log

类型	验证日志
大小	3551 bytes
行数	52
功能说明	严格验证流程的日志文件 09_tb_soc_mem_ops，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 包含 PASS 结果。
- 包含 warning 字样，适合用于后续 warning-free 清理。

doc/strict_verification_20260502/logs/10_tb_chip_sel.log

类型	验证日志
大小	3531 bytes
行数	52
功能说明	严格验证流程的日志文件 10_tb_chip_sel，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 包含 PASS 结果。
- 包含 warning 字样，适合用于后续 warning-free 清理。

doc/strict_verification_20260502/logs/11_static_disallowed_constructs.log

类型	验证日志
大小	794 bytes
行数	11
功能说明	严格验证流程的日志文件 11_static_disallowed_constructs，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 无额外自动解析信息。

doc/strict_verification_20260502/logs/12_static_timing_directives.log

类型	验证日志
大小	444 bytes
行数	11
功能说明	严格验证流程的日志文件 12_static_timing_directives，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 无额外自动解析信息。

doc/strict_verification_20260502/logs/13_static_todos_placeholders.log

类型	验证日志
大小	287 bytes
行数	5
功能说明	严格验证流程的日志文件 13_static_todos_placeholders，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 无额外自动解析信息。

doc/strict_verification_20260502/logs/14_static_tristate_inout.log

类型	验证日志
大小	497 bytes
行数	11
功能说明	严格验证流程的日志文件 14_static_tristate_inout，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 无额外自动解析信息。

doc/strict_verification_20260502/logs/15_line_counts.log

类型	验证日志
大小	873 bytes
行数	40
功能说明	严格验证流程的日志文件 15_line_counts，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 无额外自动解析信息。

doc/strict_verification_20260502/logs/16_module_balance.log

类型	验证日志
大小	1227 bytes
行数	33
功能说明	严格验证流程的日志文件 16_module_balance，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 无额外自动解析信息。

doc/strict_verification_20260502/logs/17_leftover_vvp.log

类型	验证日志
大小	105 bytes
行数	5
功能说明	严格验证流程的日志文件 17_leftover_vvp，保存对应检查步骤的原始命令输出，用于追踪 PASS/warning/error 细节。

- 无额外自动解析信息。

doc/strict_verification_20260502/run_time.txt

类型	文本
大小	31 bytes
行数	1
功能说明	严格验证执行时间记录。

- 无额外自动解析信息。

doc/strict_verification_20260502/run_verification.py

类型	Python 脚本
大小	9116 bytes
行数	215
功能说明	严格验证脚本，自动运行 filelist 检查、编译、testbench、静态扫描并生成 summary/log。

- 无额外自动解析信息。

doc/strict_verification_20260502/tinyriscv_strict_verification_report.html

类型	HTML 文档
大小	36680 bytes
行数	822
功能说明	严格验证 HTML 报告，可在浏览器查看完整检查结果。

- 无额外自动解析信息。

doc/strict_verification_20260502/tinyriscv_strict_verification_report.pdf

类型	PDF 文档
大小	471337 bytes
行数	16137
功能说明	严格验证 PDF 报告，用于提交或归档。

- 已生成的 PDF 文档，通常作为验证或说明材料归档。

doc/strict_verification_20260502/verification_summary.json

类型	JSON 数据
大小	26530 bytes
行数	110
功能说明	严格验证脚本输出的结构化汇总，记录每个步骤的 returncode、输出和状态。

- 结构化数据文件，可由脚本读取生成报告或汇总验证结果。

doc/tinyriscv_project_file_function_report.html

类型	HTML 文档
大小	56679 bytes
行数	866
功能说明	工程文件。报告生成脚本未配置专门说明，但已记录其类型、大小、行数和可解析结构。

- 无额外自动解析信息。

doc/tinyriscv_project_file_function_report.pdf

类型	PDF 文档
大小	1279405 bytes
行数	51114
功能说明	工程文件。报告生成脚本未配置专门说明，但已记录其类型、大小、行数和可解析结构。

- 已生成的 PDF 文档，通常作为验证或说明材料归档。

doc/verification_report.md

类型	Markdown/说明文档
大小	3339 bytes
行数	105
功能说明	较早的验证报告或摘要，记录当前工程通过的仿真和静态检查情况。

- 主要标题: tinyriscV Project Modification Review; Summary; Root Cause Of The Previous Failure; Fixes Applied; Simulations Run; Remaining Non-RTL Signoff Items