计算机设计与实践 流水线CPU设计-3



实验目的

- ◆ 加深对流水线CPU中**数据前递**的理解
- ▶ 熟练掌握数字电路的仿真调试方法


实验内容

- ◆ 实现流水线CPU的数据前递
- ◆ 设计testbench, 对增加数据前递的流水线CPU验证

流水线数据前递

◆ 数据前递

将EXE、MEM、WB阶段的数据前递到ID阶段,使其参与译码运算的



流水线数据前递

◆ 实现要点

① 前递的数据来源

wdata ex: 执行阶段的结果

wdata mem: 访存阶段的结果

wdata_wb:写回阶段的结果


② 根据冲突类型选择前递数据

rdata1_f: rdata1对应的前递数据rdata2 f: rdata2对应的前递数据

③ 增加数据选择信号

rd1_sel: rdata1是否选择前递数据

rd2_sel: rdata2是否选择前递数据



流水线数据前递

◆ 实现示例(写回与译码阶段冲突)

RTL实现


```
wire rs1_id_wb_con = (raddr1 == waddr) & we & re1;
wire rs2_id_wb_con = (raddr2 == waddr) & we & re2;

assign rdata1 = rs1_id_wb_con ? wdata : re1 ? rf[raddr1] : 'h0;
assign rdata2 = rs2_id_wb_con ? wdata : re2 ? rf[raddr2] : 'h0;
```

流水线数据通路

• 增加数据前递的数据通路





流水线数据前递仿真

- ◆ 编写含冲突指令序列
- ◆ 加载到IROM
- ◆ 仿真

注: 亦可用trace仿真



擔起袖子 Let's roll!

