武汉大学计算机学院 本科生课程设计报告

RISC-V CPU 设计

专业名称: 计算机科学与技术

课程名称: 计算机组成与设计课程设计

指导教师: 蔡朝晖 副教授

学生学号:

学生姓名:

郑重声明

本人呈交的设计报告,是在指导老师的指导下,独立进行实验工作所取得的成果,所有数据、图片资料真实可靠。尽我所知,除文中已经注明引用的内容外,本设计报告不包含他人享有著作权的内容。对本设计报告做出贡献的其他个人和集体,均已在文中以明确的方式标明。本设计报告的知识产权归属于培养单位。

摘 要

本实验中,我们需要完成的是基于 RISC-V 语言及其架构完成流水线 CPU 以及单周期 CPU 的设计以及实现,使得其能够支持除几条特权指令之外的 37 条简单指令集。并且在流水线的 CPU 设计中需要能够在 RISC-V 的五级流水线 [1] 下正常处理数据冒险,控制冒险并正常执行指令。还需要将用于测试的汇编代码综合并通过 Vivado 软件导入到 Nexys A7 实验板上,完成基于该 CPU 的简单应用程序设计。

本实验中的流水线 CPU 以及单周期 CPU 主要参考的是《计算机组成与设计: 软件/硬件接口 RISC-V (第五版)》^[2]中流水线架构中组成 CPU 的各个模块的相 关输入输出端口、信号功能以及 RISC-V 中各条指令执行的方式和流程。最后的 设计成功与否主要取决于仿真的结果是否正确以及最终在实验开发板上的数码管 中显示的结果是否正确。

本次实验的主要内容主要包括:根据给定的 SCPU 各个模块的文件结构的基础上修改并且拓展各个模块的功能,使得其能够正确执行 RISC-V 的精简指令集,包括 { add,sub,and,or,jal,jalr,ori,xor,andi,addi,sll,sra,srl,slt,sltu,srai,slti,sltiu,slli,srli,lui,lw,lb,lh,lbu,lhu,sw,sb,sh,auipc,beq,bne,blt,bge,bltu,bgeu} 指令,并且本次实验中在内存中存储数据的方式为小端存储。在流水线时,引入流水线寄存器并且使用旁路前递单元、冒险检测单元来处理可能出现的控制冒险和数据冒险。仿真时使用老师已经给定的 dat 指令文件和自主通过 venus 网站生成的机器码在 vivado 2018.3 环境中进行仿真。导入实验板时借助 vivado 软件中的 IP 核来对各大模块做综合连接,并生成设备可以读取的比特流,在实验板上通过显示的内容来判断

使用的情况。

本次实验中产生的仿真波形与 Venus 中模拟的结果相同,并且在实验板上的应用中能够成功解决数据冒险,控制冒险,实验板也能正确显示代码预期的执行结果。

关键词: 流水线 CPU; 单周期 CPU; FPGA;RISC-V 架构

目 录

1	引言		1
	1.1	实验目的	1
	1.2	国内外研究现状	1
2	实验	公环境介绍	3
	2.1	Verilog HDL	3
	2.2	Venus	3
	2.3	Vivado	3
	2.4	Nexys A7	4
3	单眉	周期 CPU 概要设计	5
	3.1	总体设计	5
	3.2	控制模块 (Ctrl)	6
		3.2.1 功能描述	6
		3.2.2 模块接口	6
	3.3	PC (程序计数器)	7
		3.3.1 功能描述	7
		3.3.2 模块接口	7
	3.4	NPC (下一指令地址)	7
		3.4.1 功能描述	7
		3.4.2 模块接口	8
	3.5	EXT (符号扩展模块)	8
		3.5.1 功能描述	8
		3.5.2 模块接口	9

	3.6	RF (寄存器模块)	9
		3.6.1 功能描述	9
		3.6.2 模块接口	10
	3.7	ALU (运算器模块)	10
		3.7.1 功能描述	10
		3.7.2 模块接口	11
	3.8	DM (数据存储器)	11
		3.8.1 功能描述	11
		3.8.2 模块接口	12
	3.9	IM (指令存储器)	12
		3.9.1 功能描述	12
		3.9.2 模块接口	13
4	鱼眉	制期 CPU 详细设计	14
-	4.1	CPU 总体结构	14
	4.2	Ctrl (控制模块)	17
	4.3	PC (程序计数器)	20
	4.4	NPC (下一指令地址)	21
	4.5	EXT (符号扩展模块)	21
	4.6	RF (寄存器模块)	22
	4.7	ALU (运算器模块)	22
	4.8	DM (数据存储器)	23
	4.9	IM (指令存储器)	25
5	流力	k线 CPU 概要设计	26
	5.1	CPU 总体设计	26
	5.2	PC (程序计数器)	27
		5.2.1 功能描述	27
		5.2.2 模块接口	27
	5.3	Ctrl (控制模块)	28
		5.3.1 功能描述	28

6	流水	:线 CPU 详细设计	39
		5.12.2 模块接口	37
		5.12.1 功能描述	37
	5.12	IM (指令存储器模块)	37
		5.11.2 模块接口	37
		5.11.1 功能描述	36
	5.11	DM (数据存储器模块)	36
		5.10.2 模块接口	36
		5.10.1 功能描述	35
	5.10	NPC(下一条指令地址模块)	35
		5.9.2 模块接口	35
		5.9.1 功能描述	35
	5.9	ALU (运算器单元)	35
		5.8.2 模块接口	34
		5.8.1 功能描述	33
	5.8	ForwardingUnit(旁路前递模块)	33
		5.7.2 模块接口	32
		5.7.1 功能描述	32
	5.7	GRE_array(流水线寄存器模块)	32
		5.6.2 模块接口	31
		5.6.1 功能描述	31
	5.6	HazardDectectionUnit(冒险检测单元)	31
		5.5.2 模块接口	30
		5.5.1 功能描述	30
	5.5	RF (寄存器模块)	30
		5.4.2 模块接口	29
		5.4.1 功能描述	29
	5.4	EXT (符号扩展模块)	29
		5.3.2 模块接口	28

	6.1	CPU 总体结构
	6.2	PC (程序计数器) 47
	6.3	Ctrl (控制模块)
	6.4	EXT (符号扩展模块) 51
	6.5	RF (寄存器模块) 52
	6.6	HazardDectectionUnit (冒险检测单元)
	6.7	GRE_array (流水线寄存器模块)
	6.8	ForwardingUnit (旁路前递模块) 53
	6.9	ALU (运算器单元) 54
	6.10	NPC (下一条指令地址模块) 55
7	测记	结果及分析 57
	7.1	仿真代码及分析
	7.2	仿真测试结果
		7.2.1 数据冒险
		7.2.2 控制冒险 (对于 SB 型指令) 61
		7.2.3 控制冒险 (对于 J 型指令 jal) 63
	7.3	下载测试代码分析 64
	7.4	下载测试结果
	7.5	实验中所遇到的问题
		7.5.1 流水线寄存器多重赋值 65
		7.5.2 转跳指令下一周期 PC 的决定位置 67
8	实验	总结 68
	8.1	实验总结 68
	8.2	实验取得的收获

1 引言

1.1 实验目的

首先,本课程的开设是基于前一个学期所学的《计算机组成与设计》这门课 所学的知识,实验目的是融汇冠荣计算机组组成与设计这门课所教授的关于处理 器的知识,通过对这些知识的总和应用,将其用 verilog HDL 语言实现出来,以达 到加深对于 CPU 各个组成模块的工作原理和相互联系关系的认识与理解。

此外,本实验还旨在让我们了解包括硬件描述语言 Verilog HDL, vivado 开发套件以及 Xilinx Nexys A7 芯片在内的 EDA (Electronic Design Automation)、FPGA (Field Programmable Gate Array) 技术来实现设计 RISC-V 单周期 CPU 和流水线 CPU 的方法。

最后,完成基于 RISC-V 的 CPU 设计,使其能够支持较为简单的 37 条指令 (不含三条特殊指令),并且在五级流水线下能够正常处理每一条进入流水线的指令,避免数据冒险、控制冒险、结构冒险的发生。以及通过 vivado 软件将相关的导入到 FPGA 开发板上并完成基于 RISC-V 架构 CPU 的简单应用程序实现。

1.2 国内外研究现状

RISC-V 起源于 2010 年加州大学伯克利分校的一个项目,旨在开发一种新的指令集架构 (ISA)。该项目由伯克利大学的安德鲁·沃特曼、尹素普·李、大卫·帕特森和克里斯特·阿萨诺维奇共同进行。RISC-V 区别于其他学术设计,它不仅为了简单的表述而优化,设计者的初衷是使 RISC-V 指令集能够用于实际计算机,并且希能够开辟一条有区别与传统架构 x86 或 ARM 复杂繁冗的道路,并且区别于 ARM 和 x86 专利和授权问题,RISC-V 被设计为一个开源指令集。

目前,已经有多种基于 RISC-V 的处理器^[3]已经投入使用或者正在研发过程中,主要有处理器家族——Western Digital SweRV Core^[4],有多扩展功能的 RISC-V 处理器——AndesCore,以及包括 Nvidia Grace CPU、SiFive Core IP 和标量处

理器 Rocket 等等处理器。因此,RISC-V 架构在处理器方面在将来还有很高的发展前景。

目前市场主导的处理器架构还是 intel、AMD 以及 apple 基于 x86 和 ARM 的 CPU^[5]。虽然在目前的国内外市场中,RISC-V 商用处理器的存在感还相对较小,但其开放性、灵活性、简洁性正在吸引越来越多的公司和开发者。同样,目前国产的 CPU 相比国外先进水平任存在一定的差距,从主频方面来看的话,国产 CPU 龙芯 3A6000 最高主频可达到 2.5GHz,而 Intel 公司的酷睿 13 代处理器已经达到了 6GHz,AMD 公司的 Ryzen 7 1800X 处理器的主频也已经达到了 4GHz。

无论是基于 RISC-V, x86 还是 ARM 架构的处理器最早都在外国研发问世, 国内在处理器关键技术上因此产生了一定的落后。但当前时代继承电路飞速发展, 基于开源的 RISC-V 处理器的研究^[6]与创新才是我国能够缩小与西方国家芯片差 距甚至是追上西方国家技术的关键。

2 实验环境介绍

2.1 Verilog HDL

Verilog HDL (Hardware Description Language) 是由 Gateway 设计自动化公司的工程师于 1983 年末创立的。它是一种硬件描述语言用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。

Verilog HDL 语言可以用于描述设计电路的行为特性、数据流特性、组成结构以及包含响应监控和设计验证方面的时延和波形产生机制,也可以用于实现数字电路的仿真、时序分析、逻辑综合。

2.2 Venus

Venus 是由加州大学伯克利分校开发的主要用于 CS 61C 课程 (Great ideas in Computer Architecture) 的软件工具。该工具是一个用于 RISC-V 汇编语言的编辑器和模拟器,为编写、运行和调试程序提供了一个强大的平台。它可以将 RISV-V 指令转换为机器码、单步调试 RISC-V 指令并实时查看寄存器和内存的值、运行 RISC-V 指令并得到结果的功能。

使用 Venus 的相关网站: https://venus.kvakil.me/和https://venus.cs61c.org/。

2.3 Vivado

Vivado 设计套件,是 FPGA 厂商赛灵思公司 2012 年发布的集成设计环境,要用于 FPGA 和 SoC (系统级芯片)的设计和开发。其主要的功能有从设计输入到合成、布局与布线以及验证和仿真的完整设计流程等等。它能够支持 Xilinx 的7 系列以及所有更新的设备,包括本实验中所使用的 Nexys A7 设备。

此外, Vivado 提供了全面的仿真和调试工具套件。Vivado 仿真器允许在不同的抽象级别进行详细的设计验证,包括行为、功能和时序仿真。对于调试, Vivado包括逻辑分析器和虚拟 I/O 等功能,能够更好的将 FPGA 内的运行结果可视化。

本实验中使用的版本为: Vivado 2018.3

2.4 Nexys A7

NEXYS A7 开发板是基于 Xilinx Artix-7™ FPGA 的数字电路开发平台,适用于从基础组合电路到复杂的嵌入式处理器的各种设计。这块开发板配备了大容量的 FPGA、丰富的外部存储器以及 USB、以太网等多种端口,使其成为一个完整且使用灵活的开发工具,适用于处理从简单的逻辑电路到复杂的数字电路系统的各类项目。

本实验中使用的设备: Artix-7 FPGA (型号: XC7A100T-1CSG324C)

3 单周期 CPU 概要设计

3.1 总体设计

单周期 CPU 由 ctrl (控制器模块)、PC (程序计数器)、NPC (下一指令地址模块)、EXT (符号扩展模块)、RF (寄存器堆模块)、ALU (运算器模块)、DM(数据存储器模块)、IM (指令存储器模块)等模块组成。其中,PC、NPC、EXT、RF、ALU、Ctrl 模块在 SCPU 模块中被例化并且被连接起来; DM 和 IM 作为两个存储器,独立于前文所属的模块在 sccomp 顶层模块中被实例化并和 scpu 模块进行连接,形成一个完整的 cpu 整体。所有模块单独作为一个 verilog HDL 语言的文件来实现。以下是单周期 CPU 的大致原理图:




图 3.1 单周期 CPU 原理图

还需补充的是,与单周期 CPU 所有相关的宏定义信息保存于 ctrl_encode_def.v 文件中;测试文件和与仿真相关的初始化信息, pc 信息存放于 sccomp_tb.v 文件

中,用于进行仿真时的调试和可视化控制。

3.2 控制模块 (Ctrl)

3.2.1 功能描述

根据输入的指令,对其进行解码,生成其他模块需要的输入信号,包括使能信号,选择信号以及读写模式信号等等。

3.2.2 模块接口

Op[6:0]	Input	输入指令的 [6:0] 位,指令中的 opcode 字段
Funct7[6:0]	Input	输入指令的 [31:25] 位,指令的 funct7 字段
Funct3[2:0]	Input	输入指令的 [14:12] 位,指令的 funct3 字段
Zero	Input	运算单元 alu 是否输出为 0 的信号
RegWrite	Output	写使能信号,判断是否可以写寄存器
MemWrite	Output	写使能信号,判断是否可以写数据存储器
EXTOp[5:0]	Output	立即数扩展运算信号
ALUOp[4:0]	Output	运算单元 alu 运算控制信号
NPCOp[2:0]	Output	下一指令地址模块控制信号
ALUSrc	Output	运算单元 alu 操作数选择信号
DMType[2:0]	Output	数据存储器读写模式控制信息
GPRSel[1:0]	Output	备用端口,没有特殊功能
WDSel[1:0]	Output	写回寄存器的数据选择信号

表 3.1 Ctrl 模块接口

3.3 PC (程序计数器)

3.3.1 功能描述

根据输入信号(包括下一周期地址数据和控制信号)输出程序在该周期需要执行的指令地址,并向 IM(指令存储器模块)输送这个地址。该输出的 PC 值在每一个周期中通过 NPC 模块的输出 NPC 来进行更新。

3.3.2 模块接口

信号名	方向	描述
clk	Input	时钟信号
rst	Input	重置复位信号
NPC[31:0]	Input	来自 NPC 的模块控,控制下一周期 PC 的输入
PC[31:0]	Output	输出的当前周期指令的 PC 值

表 3.2 PC (程序计数器) 模块接口表

3.4 NPC (下一指令地址)

3.4.1 功能描述

根据输入的信号,包括当前指令 PC、下一周指令地址选择信号 NPCOp 以及立即数和来自 ALU 模块的运算结果来计算得到下一周期需要执行的指令 PC,并在下一周期时送往程序计数器模块。

3.4.2 模块接口

信号名	方向	描述
PC[31:0]	Input	当前正在执行的指令地址
NPCOp[2:0]	Input	选择下一条指令地址的控制信号
IMM[31:0]	Input	来自 EXT 模块的立即数
Aluout[31:0]	Input	当前 alu 运算器的运算结果
NPC[31:0]	Output	下一时钟周期的指令地址

表 3.3 NPC (下一周期指令地址) 模块接口

3.5 EXT (符号扩展模块)

3.5.1 功能描述

根据输入的指令各个立即数字段的值和立即数生成控制信号 EXTOp 来生成当前指令所需要的立即数并输出到运算器模块或 NPC 模块。

3.5.2 模块接口

信号名	方向	描述
Iimm_shamt[4:0]	Input	指令中第 [24:20] 位,用于三条移位指令
Iimm[11:0]	Input	指令中第 [31:20] 位,用于 I 型指令
Simm[11:0]	Input	指令中的 [31:25,11:7] 位,用于 S 型指令
Bimm[11:0]	Input	当指令中的 [31,7,30:25,11:8] 位,用于 SB 型指令
Uimm[19:0]	Input	指令中的 [31:12] 位,用于 U 型指令(即 lui)
Jimm[19:0]	Input	指令中的 [31,19:12,20,30:21] 位,用于 J 型指令(即 jal 指令)
EXTOp[5:0]	Input	来自 Ctrl 模块,控制生成哪一种立即数
Immout[31:0]	Output	指 EXT 符号扩展模块的输出结果

表 3.4 EXT (符号/立即数扩展) 模块接口

3.6 RF (寄存器模块)

3.6.1 功能描述

控制寄存器堆中 32 个寄存器的读和写操作。对于读操作而言,无论是时钟周期的上升沿还是下降沿都可以通过两个输入端 A1 和 A2 来读取两个输入端所表示的指定编号的寄存器,并且将读取出来的值赋给 RD1 和 RD2 两个输出信号。

对于写操作而言,当时钟周期处于上升沿并且寄存器堆写使能信号(RFWr)有效时,才能进行写操作,由输入端 A3 的值决定将要写入的寄存器编号,并将输入端 WD 所输入的值写入该寄存器中。

3.6.2 模块接口

信号名	方向	描述
clk	Input	时钟信号
rst	Input	复位重置信号
RFWr	Input	寄存器堆写使能信号
A1[4:0]	Input	读寄存器的第一个寄存器编号
A2[4:0]	Input	读寄存器的第二个寄存器编号
A3[4:0]	Input	指写寄存器的编号
WD[31:0]	Input	需要写入寄存器的信号
RD1[31:0]	Output	第一个读寄存器的读出数据
RD2[31:0]	Output	第二个读寄存器的读出数据

表 3.5 RF (寄存器堆) 模块接口

3.7 ALU (运算器模块)

3.7.1 功能描述

根据输入的信息,包括两个操作数,操作控制信号 ALUOp, 和当前 PC 值来 计算得到结果并且输出供其他模块使用。

3.7.2 模块接口

信号名	方向	描述
Signed A[31:0]	Input	第一个操作数,是有符号数
Signed B[31:0]	Input	第二个操作数,是有符号数
ALUOp[4:0]	Input	控制运算类型的运算控制信号
Signed C[31:0]	Input	运算后的结果,是有符号数
Zero	Output	判断运算结果是否为 0
PC[31:0]	Output	当前的 PC 信号,实现 AUIPC 指令的执行

表 3.6 ALU (运算器) 模块接口

3.8 DM (数据存储器)

3.8.1 功能描述

根据输入的信号和写入模式信号,包括写入地址,写入数据等等,将相应内存地址内的数据写入或读出。对于读操作而言,同上述的 RF 模块,无论是时钟的上升沿还是下降沿都可以从数据存储器中读出数据。根据需要读出数据的类型 DMType 来决定是读一个字节,两个字节(半字)还是四个字节(一个字)。

而对于写信号而言,同样与 RF 模块相类似,只能在时钟的上升沿并且当写使能信号 (DMWr) 有效时才能进行写入。也是需要根据写入数据的类型 DMType 来决定往数据存储器中写入多少量的数据。

此外,还需要说明的是,数据在内存中采取的是小端存储方式,即是将数据的高位保存在高地址段中。还使用了按字节编址的方式,即每一个内存单元都是8bits(一个字节),共设置了128个内存单元(字节)的空间。

3.8.2 模块接口

信号名	方向	描述
clk	Input	时钟信号
DMWr	Input	第二个操作数,是有符号数
addr[8:0]	Input	访问的内存地址(可访问 512 个内存单元)
din[31:0]	Input	需要写入数据存储器的数据
DMType[2:0]	Input	控制写人读出模式的控制信号
dout[31:0]	Output	从访问地址中读出的数据

表 3.7 DM (数据存储器) 模块接口

3.9 IM (指令存储器)

3.9.1 功能描述

根据输入的地址信息从指令存储器中读出将要执行的指令并送往其他模块执行。由于在具体的实验板上实现时采用的是 vivado 内置的 Distributed Memory Generator IP 核来实现指令存储器,故没有该部分,该部分仅在仿真时采用。

3.9.2 模块接口

信号名	方向	描述
addr[8:2]	Input	需要读取的指令地址(NPC 模块中均使用
		的是字地址(例如 PC+4),但在该模块中
		指令是按照每次 +1 的顺序依次存放的,因
		此要对输入的 PC 值除以 4 以转化为指令
		存储器中指令真正存放的地址)
dout[31:0]	Output	从指令寄存器中取出的指令

表 3.8 IM (指令存储器) 模块接口

4 单周期 CPU 详细设计

4.1 CPU 总体结构

依据上学期所学的计算机组成与设计该门课的教材《计算机组成与设计:软/硬件接口 RISC-V (第五版)》中所描述的单周期 CPU 的原理图对于单周期 CPU 各个模块的输入,输出端口进行设计,包括各个指令所需要的控制信号,读写信号,功能信号等等。实验中的所有线路连接均是基于这个原理图来实现:




图 4.1 单周期 CPU 原理图

本实验中将 PC、NPC、EXT、RF、ALU、Ctrl 模块在 SCPU.v 文件中进行连接,然后再通过 sccomp.v 顶层模块文件将 SCPU 模块与 DM 和 IM 模块进行连接,实现完整的 CPU 结构。此处将 IM 与 DM 与其他模块分开独立例化放置的原因是因为在仿真时所使用的数据存储器和指令存储器分别是 DM 和 IM 模块,但是在 Nexys A7 实验板上具体实现时使用的是 vivado 内置的 block memory

generator 和 distributed memory generator IP 核来实现,因此分开放置这两个模块对于后续的导入来说更加方便。SCPU 的设计与实现如下:

在后续会依次附上在组成单周期 CPU 的各个模块的代码实现,需要注意的是,由于 vivado 套件暂不支持中文,使用中文注释在运行时会变为乱码,因此为保障提交的代码与本文中附上的代码的一致性,后续的注释均为英文注释。

```
`include "ctrl_encode_def.v"
1
    module SCPU(
2
        input
                 clk.
                                // clock
3
        input
                 reset.
                               // reset
4
        input [31:0] inst in, // instruction
5
        input [31:0] Data in, // data from data memory
6
        output
                    mem w,
                              // output: memory write signal
7
        output [31:0] PC out, // PC address
8
         // memory write
9
        output [31:0] Addr_out, // ALU output
10
        output [31:0] Data out, // data to data memory
11
        input [4:0] reg_sel, // register selection (for debug use)
12
        output [31:0] reg data, // selected register data (for debug use
13
        output [2:0] DMType
14
    );
15
                  RegWrite;
                              // control signal to register write
16
        wire [5:0] EXTOp;
                              // control signal to signed extension
17
                              // ALU opertion
18
        wire [4:0] ALUOp;
        wire [2:0] NPCOp;
                              // next PC operation
19
       wire [1:0] WDSel;
                              // (register) write data selection
20
       wire [1:0] GPRSel;
                              // general purpose register selection
21
                              // ALU source for A
22
        wire
                  ALUSrc;
                              // ALU ouput zero
        wire
                  Zero:
23
                              // next PC
       wire [31:0] NPC;
                              // rs
       wire [4:0] rs1;
       wire [4:0] rs2:
                              // rt
26
       wire [4:0] rd;
                              // rd
27
       wire [6:0] Op;
                              // opcode
28
       wire [6:0] Funct7;
                             // funct7
29
       wire [2:0] Funct3;
                              // funct3
30
       wire [11:0] Imm12;
                              // 12-bit immediate
31
       wire [31:0] Imm32;
                              // 32-bit immediate
                              // 20-bit immediate (address)
        wire [19:0] IMM;
33
       wire [4:0] A3;
                              // register address for write
34
       reg [31:0] WD;
                              // register write data
35
        wire [31:0] RD1, RD2; // register data specified by rs
36
        wire [31:0] B;
                              // operator for ALU B
37
        wire [4:0] iimm shamt;
38
        wire [11:0] iimm, simm, bimm;
```

```
wire [19:0] uimm, jimm;
40
        wire [31:0] immout;
41
        wire [31:0] aluout;
42
    assign Addr out=aluout;
43
    //the address for DM module to read/write from data memory
    assign B = (ALUSrc) ? immout : RD2;
45
    //decide the B operation is immediate or the data read from
46
        register
    assign Data out = RD2;
47
     //the data for DM module to be saved in data memory
48
        assign iimm_shamt =inst_in[24:20];
49
        assign iimm
                        =inst in[31:20];
50
                        ={inst in[31:25],inst in[11:7]};
        assign simm
51
        assign bimm ={inst in[31],inst in[7],inst in[30:25],inst in
52
           [11:8]};
        assign uimm
                        =inst_in[31:12];
53
        assign jimm={inst in[31],inst in[19:12],inst in[20],inst in
54
           [30:21]};
                    = inst in[6:0]; // instruction
        assign Op
55
        assign Funct7 = inst_in[31:25]; // funct7
56
        assign Funct3 = inst in[14:12]; // funct3
57
        assign rs1 = inst in[19:15]; // rs1
58
        assign rs2 = inst in[24:20]; // rs2
59
                    = inst in[11:7]; // rd
        assign rd
60
        assign Imm12 = inst_in[31:20];// 12-bit immediate
61
        assign IMM = inst_in[31:12]; // 20-bit immediate
62
       // instantiation of control unit
63
        ctrl U ctrl(
            .Op(Op), .Funct7(Funct7), .Funct3(Funct3), .Zero(Zero),
65
            .RegWrite(RegWrite), .MemWrite(mem_w),
66
            .EXTOp(EXTOp), .ALUOp(ALUOp), .NPCOp(NPCOp),
67
            .ALUSrc(ALUSrc), .GPRSel(GPRSel), .WDSel(WDSel)
68
            ,.DMType(DMType)
69
        );
70
     // instantiation of pc unit
71
        PC U PC(.clk(clk), .rst(reset), .NPC(NPC), .PC(PC out) );
        //instantiation of the NPC module
73
        NPC U NPC(.PC(PC out), .NPCOp(NPCOp), .IMM(immout), .NPC(NPC), .
74
           aluout(aluout));
        //instantiation of the EXT module
75
        EXT U_EXT(
76
            .iimm shamt(iimm shamt), .iimm(iimm), .simm(simm), .bimm(bimm)
77
               ,.uimm(uimm), .jimm(jimm),.EXTOp(EXTOp), .immout(immout)
        );
78
        //instantiation of the RF module
79
        RF U RF(
80
            .clk(clk), .rst(reset), .RFWr(RegWrite), .A1(rs1), .A2(rs2), .
81
```

```
A3(rd), .WD(WD), .RD1(RD1), .RD2(RD2)//.reg_sel(reg_sel)
               ,//.reg data(reg data)
        );
82
    // instantiation of alu unit
83
        alu U alu(.A(RD1), .B(B), .ALUOp(ALUOp), .C(aluout), .Zero(Zero),
84
             .PC(PC_out));
    //please connnect the CPU by yourself
85
86
    always @*
87
    begin
        case(WDSel)
88
            `WDSel_FromALU: WD<=aluout;
89
            `WDSel FromMEM: WD<=Data in;
90
            `WDSel FromPC: WD<=PC_out+4;
91
92
        endcase
93
    end
    endmodule
94
```

4.2 Ctrl (控制模块)

```
module ctrl(Op, Funct7, Funct3, Zero,
1
               RegWrite, MemWrite,
2
               EXTOp, ALUOp, NPCOp,
3
               ALUSrc, GPRSel, WDSel, DMType
4
               );
5
6
       input [6:0] Op;
                            // opcode
       input [6:0] Funct7; // funct7
7
       input [2:0] Funct3; // funct3
8
                            //whether the result of alu is 0
       input
                  Zero;
9
                  RegWrite; // control signal for register write
       output
10
                  MemWrite; // control signal for memory write
       output
11
12
       output [5:0] EXTOp; // control signal to signed extension
       output [4:0] ALUOp; // ALU opertion
13
       output [2:0] NPCOp; // next pc operation
14
       output
                  ALUSrc;
15
    // ALU source for B (whether it is from EXT module or from the
16
       register)
       output [2:0] DMType;
17
    // dm(read or write)operation ,choose read/write 1bytes/2bytes/4
18
       bytes
       output [1:0] GPRSel; // general purpose register selection
19
       output [1:0] WDSel;
20
    // (register) write data selection, decide which data is to be
21
       writen to the register
22
      // r format
      wire rtype = ^{0}[6]\&0p[5]\&0p[4]\&^{0}[3]\&^{0}[2]\&0p[1]\&0p[0]; //
23
         0110011
```

```
wire i_add = rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
24
         Funct7[2]&~Funct7[1]&~Funct7[0]&~Funct3[2]&~Funct3[1]&~Funct3
         [0]; // add 0000000 000
      wire i sub = rtype& ~Funct7[6]& Funct7[5]&~Funct7[4]&~Funct7[3]&~
25
         Funct7[2]&~Funct7[1]&~Funct7[0]&~Funct3[2]&~Funct3[1]&~Funct3
          [0]; // sub 0100000 000
      wire i or = rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
26
         Funct7[2]&~Funct7[1]&~Funct7[0]& Funct3[2]& Funct3[1]&~Funct3
          [0]; // or 0000000 110
      wire i and = rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
27
         Funct7[2]&~Funct7[1]&~Funct7[0]& Funct3[2]& Funct3[1]& Funct3
          [0]: // and 0000000 111
      wire i sll = rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
28
         Funct7[2]&~Funct7[1]&~Funct7[0]&~Funct3[2]&~Funct3[1]& Funct3
          [0]; // sll 0000000 001
      wire i slt = rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
29
         Funct7[2]&~Funct7[1]&~Funct7[0]&~Funct3[2]& Funct3[1]&~Funct3
         [0]; // slt 0000000 010
      wire i sltu= rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
30
         Funct7[2]&~Funct7[1]&~Funct7[0]&~Funct3[2]& Funct3[1]& Funct3
         [0]; // sltu 0000000 011
      wire i xor = rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
31
         Funct7[2]&~Funct7[1]&~Funct7[0]& Funct3[2]&~Funct3[1]&~Funct3
          [0]; // xor 0000000 100
      wire i srl = rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
32
         Funct7[2]&~Funct7[1]&~Funct7[0]& Funct3[2]&~Funct3[1]& Funct3
          [0]; // srl 0000000 101
      wire i sra = rtype& ~Funct7[6]& Funct7[5]&~Funct7[4]&~Funct7[3]&~
33
         Funct7[2]&~Funct7[1]&~Funct7[0]& Funct3[2]&~Funct3[1]& Funct3
         [0]; // sra 0100000 101
     // i format
34
      wire itype 1 = -0p[6] \& -0p[5] \& -0p[4] \& -0p[3] \& -0p[2] \& 0p[1] \& 0p[0]; //
35
         0000011
      wire i lb = itype l&~Funct3[2]&~Funct3[1]&~Funct3[0]; //lb 000
36
      wire i_lh = itype_l&~Funct3[2]&~Funct3[1]& Funct3[0]; //lh 001
37
      wire i lw = itype l&~Funct3[2]& Funct3[1]&~Funct3[0]; //lw 010
38
      wire i_lbu = itype_l& Funct3[2]&~Funct3[1]&~Funct3[0]; //lbu 100
39
      wire i lhu = itype l& Funct3[2]&~Funct3[1]& Funct3[0]; //lhu 101
40
    // i format
41
      wire itype r = -0p[6] \& -0p[5] \& 0p[4] \& -0p[3] \& -0p[2] \& 0p[1] \& 0p[0]; //
42
         0010011
      wire i addi = itype r&~Funct3[2]&~Funct3[1]&~Funct3[0]; // addi
43
         000
      wire i ori = itype r& Funct3[2]& Funct3[1]&~Funct3[0]; // ori 110
44
      wire i_andi = itype_r& Funct3[2]& Funct3[1]& Funct3[0]; //andi 111
45
      wire i xori = itype r& Funct3[2]&~Funct3[1]&~Funct3[0]; //xori 100
46
      wire i slti = itype r&~Funct3[2]& Funct3[1]&~Funct3[0]; //slti 010
47
```

```
wire i_sltiu = itype_r&~Funct3[2]& Funct3[1]& Funct3[0]; //
48
          sltiu011
      wire i slli = itype r&~Funct3[2]&~Funct3[1]& Funct3[0]; //slli 001
49
      wire i srli = itype r&~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7
50
          [3] &~Funct7[2] &~Funct7[1] &~Funct7[0] &Funct3[2] &~Funct3[1] &
         Funct3[0]; //srli 0000000 101
      wire i_srai = itype_r&~Funct7[6]& Funct7[5]&~Funct7[4]&~Funct7
51
          [3] &~Funct7[2] &~Funct7[1] &~Funct7[0] &Funct3[2] &~Funct3[1] &
         Funct3[0]; //srai 0100000 101
     //jalr
52
      wire i_jalr =0p[6]&0p[5]&~0p[4]&~0p[3]&0p[2]&0p[1]&0p[0];//jalr
53
          1100111
      // s format
54
      wire stype = ^{0}[6]\&0p[5]\&^{0}p[4]\&^{0}p[3]\&^{0}p[2]\&0p[1]\&0p[0];//
55
      wire i sw = stype&~Funct3[2]& Funct3[1]&~Funct3[0]; // sw 010
56
      wire i sh = stype&~Funct3[2]&~Funct3[1]& Funct3[0]; // sh 001
57
      wire i sb = stype&~Funct3[2]&~Funct3[1]&~Funct3[0]; // sb 000
58
      // sb format
59
       wire sbtype = 0p[6]\&0p[5]\&\sim0p[4]\&\sim0p[3]\&\sim0p[2]\&0p[1]\&0p[0];//
60
           1100011
       wire i beq = sbtype&~Funct3[2]&~Funct3[1]&~Funct3[0]; // beq
61
       wire i bne = sbtype&~Funct3[2]&~Funct3[1]& Funct3[0]; // bne
62
       wire i blt = sbtype& Funct3[2]&~Funct3[1]&~Funct3[0]; // beg
63
       wire i bge = sbtype& Funct3[2]&~Funct3[1]& Funct3[0]; // beg
64
       wire i bltu = sbtype& Funct3[2]& Funct3[1]&~Funct3[0]; // beq
65
       wire i bgeu = sbtype& Funct3[2]& Funct3[1]& Funct3[0]; // beq
66
67
     // j format
       wire i_jal = Op[6]& Op[5]&~Op[4]& Op[3]& Op[2]& Op[1]& Op[0]; //
68
           jal 1101111
      wire i auipc = \sim 0p[6] \& \sim 0p[5] \& 0p[4] \& \sim 0p[3] \& 0p[2] \& 0p[1] \& 0p[0];
69
      wire i lui = \sim 0p[6]\&0p[5]\&0p[4]\&\sim 0p[3]\&0p[2]\&0p[1]\&0p[0];
70
71
      // generate control signals
     assign RegWrite = rtype | itype l | itype r | i jalr | i jal |
72
         i lui | i_auipc; // register write
      assign MemWrite = stype;
73
                                                       // memory write
      assign ALUSrc = itype l | itype r | stype | i jal | i jalr |
74
          i_auipc | i_lui; // ALU B is from instruction immediate
      // signed extension
75
      assign EXTOp[5] = i slli | i srli | i srai;
76
      assign EXTOp[4] = itype l | i addi | i slti | i sltiu | i xori |
77
          i ori | i andi | i jalr;
      assign EXTOp[3] = stype;
78
      assign EXTOp[2] = sbtype;
79
      assign EXTOp[1] = i_auipc|i_lui;
80
81
      assign EXTOp[0] = i jal;
      //dm read/write control
82
```

```
assign DMType[0] = i_lb|i_lh|i_sb|i_sh;
83
       assign DMType[1] = i lhu|i lb|i sb;
84
       assign DMType[2] = i lbu;
85
       //select what is to be written to register
86
       assign WDSel[0] = itype_l;
87
       assign WDSel[1] = i jal | i jalr;
88
       //decide the next PC
89
90
       //when it is in the single cycle CPU, whether a SBtype instruction
           is to jump is decided in the ctrl module
       //while in the pipeline CPU, it is decided in the EX stage, NPC
91
          module
       assign NPCOp[0] = sbtype & Zero;
92
       assign NPCOp[1] = i jal;
93
       assign NPCOp[2] =i jalr;
94
       //decide what operation the ALU module will do
95
       assign ALUOp[0] = i_jal|i_jalr|itype_l|stype|i_addi|i_ori|i_add|
96
          i or|i bne|i bge|i bgeu|i sltiu|i sltu|i slli|i sll|i sra|
          i srai|i lui;
       assign ALUOp[1] = i jal|i jalr|itype l|stype|i addi|i add|i and|
97
          i_andi|i_auipc|i_blt|i_bge|i_slt|i_slti|i_sltiu|i_sltu|i_slli|
          i sll;
       assign ALUOp[2] = i andi|i and|i ori|i or|i beq|i sub|i bne|i blt|
98
          i bge|i xor|i xori|i sll|i slli;//
       assign ALUOp[3] = i andi|i and|i ori|i or|i bltu|i bgeu|i slt|
99
          i slti|i sltiu|i sltu|i xor|i xori|i sll|i slli;
       assign ALUOp[4] = i_srl|i_sra|i_srli|i_srai;
100
101
     endmodule
```

4.3 PC (程序计数器)

```
module PC( clk, rst, NPC, PC );
1
2
      input
                        clk;
      input
3
                        rst;
                 [31:0] NPC;
      input
4
      output reg [31:0] PC;
5
      always @(posedge clk, posedge rst)
6
        if (rst)
7
          PC <= 32'h0000 0000;
8
           PC <= 32'h0000 3000;
9
    //
10
        else
          PC <= NPC;
11
12
    Endmodule
```

4.4 NPC (下一指令地址)

```
`include "ctrl_encode_def.v"
1
    module NPC(PC, NPCOp, IMM, NPC, aluout); // next pc module
2
       input [31:0] PC;
                             // pc,use for AUIPC instruction
3
       input [2:0] NPCOp;
                             // next pc operation
4
                             // immediate
       input [31:0] IMM;
5
       input [31:0] aluout; //result from alu module, for jalr
6
          instruction
       output reg [31:0] NPC; // next pc
7
       wire [31:0] PCPLUS4;
       assign PCPLUS4 = PC + 4; // pc + 4
9
       always @(*) begin
10
          case (NPCOp)
11
             `NPC PLUS4: NPC = PCPLUS4;
12
             `NPC_BRANCH: NPC = PC+IMM; //for sbtype
13
             `NPC JUMP: NPC = PC+IMM; //for jal
14
             `NPC JALR: NPC = aluout; //for jalr instruction
15
              default: NPC = PCPLUS4; //for the default condition
16
17
          endcase
       end // end always
    endmodule
19
```

4.5 EXT (符号扩展模块)

```
`include "ctrl_encode_def.v"
    module EXT(
2
3
    input [4:0]
                         iimm shamt,
    //use for SLLI, SRLI, SRAI instruction
4
        input [11:0]
                             iimm,
                                       //instr[31:20], 12 bits
5
6
        input [11:0]
                             simm,
                                       //instr[31:25, 11:7], 12 bits
7
    input [11:0]
                          bimm,
    //instrD[31], instrD[7], instrD[30:25], instrD[11:8], 12 bits
8
        input [19:0]
                                       //use for lui instruction
                             uimm,
9
        input [19:0]
                                       //use for jal instruction
                             jimm,
10
    input [5:0]
                          EXTOp,
11
    //to decide how to extend immediate
12
        output reg [31:0]
                             immout); //result of immediate extension
13
    always @(*)
14
         case (EXTOp)
15
         `EXT CTRL ITYPE SHAMT: immout <= {27'b0, iimm shamt [4:0]};
16
         `EXT CTRL ITYPE: immout <= {{{32-12}{iimm[11]}}, iimm[11:0]};
17
         `EXT CTRL STYPE: immout <= {{{32-12}{simm[11]}}, simm[11:0]};
18
         `EXT CTRL BTYPE: immout <= {{{32-13}{bimm[11]}}, bimm[11:0], 1'
19
            b0};
```

4.6 RF (寄存器模块)

```
module RF(
                  input
                               clk,
1
                  input
2
                               rst,
3
                  input
                               RFWr,
                  input [4:0] A1, A2, A3,
4
                  input [31:0] WD,
5
                  output [31:0] RD1, RD2);
6
      //32 registers, each register has 32bits
7
      reg [31:0] rf[31:0];
8
      integer i;
9
      always @(posedge clk, posedge rst)
10
        if (rst) begin // reset
11
          for (i=1; i<32; i=i+1)</pre>
12
           rf[i] <= 0; // i;
13
        end
14
        else
15
          if (RFWr) begin
16
           rf[A3] <= WD;
17
           //此处省略仿真时所用的所有display语句
18
19
      //if it needs to read data from the number 0 register, the output
20
          value is 0
21
      assign RD1 = (A1 != 0) ? rf[A1] : 0;
      assign RD2 = (A2 != 0) ? rf[A2] : 0;
22
      //assign reg_data = (reg_sel != 0) ? rf[reg_sel] : 0;
23
    endmodule
24
```

4.7 ALU (运算器模块)

```
include "ctrl_encode_def.v"
module alu(A, B, ALUOp, C, Zero,PC);
input signed [31:0] A, B; //two operation number for alu module
input [4:0] ALUOp;//alu operation control signal, from Ctrl
module
```

```
input [31:0] PC; //the PC of the current instrcution, use
5
          for the AUIPC instruction
       output signed [31:0] C; //the result of alu
6
                          Zero; //judge whether the result is 0
       output
7
       reg [31:0] C;
8
       integer i;
9
       always @( * ) begin
10
11
          case ( ALUOp )
    `ALUOp nop: C=A;
12
    `ALUOp lui: C=B;
13
    `ALUOp_auipc:C=PC+B;
14
    `ALUOp add: C=A+B;
15
    `ALUOp_sub: C=A-B;
16
    `ALUOp bne: C=\{31'b0, (A==B)\};
17
    `ALUOp blt: C={31'b0,(A>=B)};
18
    `ALUOp bge: C={31'b0,(A<B)};
19
    `ALUOp bltu: C={31'b0,($unsigned(A)>=$unsigned(B))};
20
    `ALUOp bgeu: C={31'b0,($unsigned(A)<$unsigned(B))};</pre>
21
    `ALUOp slt: C={31'b0,(A<B)};
22
    `ALUOp_sltu: C={31'b0,($unsigned(A)<$unsigned(B))};
23
24
    `ALUOp xor: C=A^B;
    `ALUOp or: C=A|B;
25
    `ALUOp_and: C=A&B;
26
    `ALUOp sll: C=A<<B;
27
    `ALUOp srl: C=A>>B;
28
    `ALUOp_sra: C=A>>>B;
29
          endcase
30
         // Zero=(C==32'b0);
31
       end // end always
32
33
       assign Zero = (C == 32'b0);
    endmodule
34
```

4.8 DM(数据存储器)

```
include "ctrl_encode_def.v"
1
2
    // data memory
    module dm(
3
4
       input
                         clk,
5
       input
                        DMWr,
    //to decide whether write operation is permitted
6
                 [8:0] addr,
7
       input
    //to decide where data is to be written, since the address is 9bits,
8
        it can only access 2^9=512 dm units
                 [31:0] din, //the data to write
       input
9
                 [2:0] DMType,//decide write module is byte/2bytes/4
       input
10
          bytes
```

```
output reg [31:0] dout //output of dm module
11
12
       );
       // declaration for data memory units, each unit contain 8bits
13
       reg [7:0] dmem[127:0];
14
       // so that if read/write for 1 byte
                                                    that's 1 dm unit
15
       //
                 if read/write for 2 byte (half word) that's 2 dm unit
                 if read/write for 4 byte ( word ) that's 4 dm unit
       //
17
       //for the UNSIGNED/SIGNED question: when LOAD instruction SIGNED
18
            is the same as the UNSIGNED
       //when SAVE instruction:
19
       //while dout is 32 bits register
20
       //SIGNED : if data is less than 32 bits, the left bits are filled
21
            with the signed bit
       //UNSIGNED:if data is less than 32 bits, the left bits are
22
           filled with "O"
       //此模块中所有用于仿真输出的display语句均省略
23
       always @(posedge clk)
24
          if (DMWr) begin
25
            case(DMType)
26
    // according to the DMTYPE to choose which save module is used
27
28
                 `dm byte:
29
                           begin
                           dmem[addr] \le din[7:0];
30
    // 1 dm unit is 8 bits,1 byte
31
                           end
32
                 `dm_halfword:
33
                          Begin
34
35
    //1 dm unit is 8 bits, halfword need 2 continous dm units
                          dmem[addr] <= din[7:0];</pre>
36
                          dmem[addr+1] <= din[15:8];
37
38
                          end
                 `dm word:
39
                          Begin
40
    //1 dm unit is 8 bits, word need 4 continous dm units
41
                          dmem[addr] <= din[7:0];</pre>
42
                          dmem[addr+1] <= din[15:8];
43
                          dmem[addr+2] <= din[23:16]:
44
                          dmem[addr+3] <= din[31:24];
45
                          end
46
                 `dm byte unsigned:
47
                begin//the same as before byte talk about
48
                dmem[addr] <= din[7:0];
49
                end
50
                 `dm halfword unsigned:
51
                          begin//the same as before halfword talk about
52
                          dmem[addr] <= din[7:0];</pre>
53
                          dmem[addr+1] <= din[15:8];</pre>
54
```

```
55
                         end
56
             endcase
               //$display("dmem[0x%8X] = 0x%8X,", addr, din);
57
58
          end
       always@(*)begin
59
             case(DMType)
60
    //according to DMTYPE to decide how much data is read out from dm
61
62
                  `dm byte:dout={{24{dmem[addr][7]}},dmem[addr][7:0]};
                           byte signed, so 24bits signal+8 bits data
                  `dm halfword:dout={{16{dmem[addr+1][7]}},dmem[addr
63
                     +1][7:0],dmem[addr][7:0]};
    //halfword signed, so 16bits signal+16bits data
64
                  `dm word:dout={dmem[addr+3][7:0],dmem[addr+2][7:0],dmem
65
                     [addr+1][7:0],dmem[addr][7:0]};
         word signed, so 0 bits signal+32bits data
66
                  `dm_byte_unsigned:dout<={24'b0,dmem[addr]};
67
                       byte unsigned, so 24bits 0+8 bits data
68
                  `dm halfword unsigned:dout<={16'b0,dmem[addr+1],dmem[
69
                     addr]};
                  //halfword unsigned, so 16bits 0+16bits data
70
                         //default:dout=32'hFFFFFFF;
71
             endcase
      end
73
       //assign dout = dmem[addr[8:2]];
74
    endmodule
75
```

4.9 IM (指令存储器)

5 流水线 CPU 概要设计

5.1 CPU 总体设计

流水线 CPU 由 PC (程序计数器)、Ctrl (控制模块)、EXT (符号扩展模块)、RF (寄存器模块)、HazardDectectionUnit (冒险检测单元)、GRE、_array (流水线寄存器模块)、ForwardingUnit (旁路前递模块)、Alu (运算器单元)、NPC (下一条指令地址模块)、DM (数据存储器模块)、IM (指令存储器模块)等部分组成。其中,将 PC、Ctrl、EXT、RF、HazardDectectionUnit、GRE_array、ForwardingUnit、ALU、NPC 模块放在 SCPU.v 中进行连线并成为一个完整的流水线 CPU。而 DM、IM 模块在仿真时独立于上述模块放在 sccomp.v 文件中,独立于 SCPU 模块进行连接。在真正实验板上实现时分别使用 vivado 套件中的 Block Memory Generator和 Distributed Memory Generator两个 IP 核来替代。

RISC-V 中的流水线分为五级,分别是 IF(取指令)级、ID(指令译码)级、EX(运算)级、MEM(访存)级和 WB(写回)级。每两级之间都采用一个流水线寄存器进行连接并暂时存放该级所得到的结果。但为了防止控制冒险,数据冒险和结构冒险的出现,引入了冒险探测单元、旁路前递单元和控制冒险静态预测阻塞单元。不管是仿真中还是最终实验板上实现时,有 DM、IM 模块和 IP 核的保证,不会有结构冒险的出现。

此外,同单周期 CPU 中, ctrl_encode_def.v 文件中存放着与流水线 CPU 相关的所有控制信号的宏定义。

Hazard detection unit ID/EX.MemRead ID/EX.Me

图 5.1 流水线 CPU 大致原理图

5.2 PC (程序计数器)

5.2.1 功能描述

取指令发生在 IF 级,因此直接根据该模块生成的 PC 信息取指令,不需要从流水线寄存器中获得信息。根据输入的信号,包括当前 PC 值,将要执行的下一周期 NPC 值和是否阻塞信息 IS_STALL 来决定下一周期执行指令的 PC 地址。

5.2.2 模块接口

clk	Input	时钟信号
rst	Input	复位重置信号
IS_STALL	Input	来自冒险检测单元,判断是否阻塞的信号
NPC[31:0]	Input	下一周期需要执行的指令的 PC
PC[31:0]	Output	当前周期将要执行的指令 PC

表 5.1 流水线 CPU 中 PC (程序计数器) 模块接口

5.3 Ctrl (控制模块)

5.3.1 功能描述

控制信号的生成在 ID 级完成,故所有信息都需要从 IF/ID 流水线寄存器中获得。Ctrl 模块根据从 IF/ID 流水线寄存器中读出的指令机器码信息和 PC 信息对指令进行解码。生成后续其他模块需要的控制信号。

5.3.2 模块接口

信号名	方向	描述
On [6:0]	T	IF/ID 流水线寄存器中存放的指令 [7:0] 位,即
Op[6:0]	Input	指令的 opcode
Funct7[6:0]	Input	IF/ID 流水线寄存器中存放的指令 [31:25] 位,
Funct7[6:0]	Input	即指令的 Funct7 字段
Funct 3 [2:0]	Input	IF/ID 流水线寄存器中存放的指令 [14:12] 位,
Funct5[2.0]	прис	即指令的 Funct3 字段
RegWrite	Output	IF/ID 流水线寄存器中存放指令的寄存器堆写使
rteg write	Output	能信号
MemWrite	Output	IF/ID 流水线寄存器中存放指令的数据存储器写
Memville	Output	使能信号
EXTOp[5:0]	Output	IF/ID 流水线寄存器中存放指令所生成的符号扩
EXTOP[5.0]	Output	展单元控制信号,用于生成该指令需要的立即数
		IF/ID 流水线寄存器中存放指令需要进行的计算
ALUOp[4:0]	Output	操作控制信号,用于在下一个时钟周期 EX 级进
		行该指令需要的计算
		IF/ID 流水线寄存器中存放指令的操作数选择信
ALUSrc	Output	号,用于在下一个时钟周期 EX 级为 ALU 选择
		第二个操作数
		IF/ID 流水线寄存器中存放的指令需要读写数据
DMType[2:0]	Output	存储器的数据类型,用于在下下个时钟周期的
		MEM 级进行访存操作
GPRSel[1:0]	Output	备用端口,无特殊作用
		转下一页

接上一页		
信号名	方向	描述
		IF/ID 流水线寄存器中存放的指令需要写回寄存
WDsel[1:0]	Output	器的内容的选择控制信号,用于三个周期后的
		WB 级选择写回寄存器堆的数据来源
		IF/ID 流水线寄存器中存放的指令是否需要读数
MemRead	Output	据存储器的信号,用于识别是否是 LOAD 类指
		令,用于数据冒险单元的阻塞判断

表 5.2 流水线 CPU 中 Ctrl (控制模块) 的接口信息

5.4 EXT (符号扩展模块)

5.4.1 功能描述

符号扩展模块在 ID 级进行,因此一切所使用到的信息都需要从 IF/ID 流水线寄存器中获取。EXT 模块根据输入的指令各个立即数字段的值和立即数生成控制信号 EXTOp 来生成当前指令所需要的立即数并输出到运算器模块或 NPC 模块。

5.4.2 模块接口

信号名	方向	描述
T: 1 ([4.0]	Input	从 IF/ID 流水线中获取的指令中第 [24:20] 位,
Iimm_shamt[4:0]		用于三条移位指令(slli, srli, srai)
Iimm[11:0]	Input	从 IF/ID 流水线中获取的指令中第 [31:20] 位,
1111111[11.0]		用于 I 型指令
Simm[11:0]	Input	从 IF/ID 流水线中获取的指令中的 [31:25,11:7]
		位,用于 S 型指令
Bimm[11:0]	Input	从 IF/ID 流水线中获取的指令中的
Dimm[11.0]	Input	[31,7,30:25,11:8] 位,用于 SB 型指令
Uimm[19:0]	Input	从 IF/ID 流水线中获取的指令中的 [31:12] 位,
		用于 U 型指令 (即 lui 指令)
		转下一页

接上一页		
信号名	方向	描述
		从 IF/ID 流水线中获取的指令中的
Jimm[19:0]	Input	[31,19:12,20,30:21] 位,用于 J 型指令(即 jal 指
		令)
EXTOp[5:0]	Input	来自 Ctrl 模块,控制生成哪一种立即数
RegWrite	Output	IF/ID 流水线寄存器中存放指令的寄存器堆写使
		能信号

表 5.3 流水线 CPU 中 EXT (符号/立即数扩展模块) 模块接口

5.5 RF (寄存器模块)

5.5.1 功能描述

该模块中实现的是对寄存器堆中 32 个寄存器的读操作和写操作。对于读操作而言,无论是时钟周期的上升沿还是下降沿都是可以从寄存器中读出数据的。根据需要读出的寄存器编号 A1,A2 输入端来获取相应编号寄存器中的值并赋给 RD1,RD2 输出。

对于写操作而言,本实验中采用的是 RF 寄存器模块在下降沿写人,DM 和其他流水线寄存器均采取上升沿写人。因为 RF 的写人需要再 WB 级时决定写人的内容,而 WB 级的所有信息又需要从 MEM/WB 流水线寄存器中取出,因此为避免时序错误,选择流水线在上升沿写,寄存器在下降沿写来实现在上升沿先得到写入数据,在下降沿将该数据写入寄存器。通过 A3 决定写入寄存器的编号,再奖 WD 中的数据写入对应编号的寄存器。

5.5.2 模块接口

信号名	方向	描述
clk	Input	时钟信号
rst	Input	复位重置信号
		1. L

转下一页

接上一页		
信号名	方向	描述
RFWr	Tomas	MEM/WB 流水线寄存器中存储的该条指令是否
TAT VVI	Input	写寄存器的寄存器堆写使能信号
A1[4:0]	Input	IF/ID 流水线寄存器中获得的指令读寄存器的第
A1[4.0]		一个寄存器编号
A 2[4.0]	Input	IF/ID 流水线寄存器中获得的指令读寄存器的第
A2[4:0]		二个寄存器编号
A 2[4,0]	Input	MEM/WB 流水线寄存器中存储的该条指令写寄
A3[4:0]	Input	存器的编号
WD[31:0]	Input	WB 级所决定需要写入寄存器的数据内容
RD1[31:0]	Output	第一个读寄存器的读出数据
RD2[31:0]	Output	第二个读寄存器的读出数据

表 5.4 流水线 CPU 中 RF (寄存器堆模块) 的模块接口

5.6 HazardDectectionUnit (冒险检测单元)

5.6.1 功能描述

为解决数据冒险问题,我们引入了阻塞和旁路前递的两个方法,其中,旁路前递的问题将在后文旁路前递模块中讨论。冒险检测单元解决的问题是一条 LOAD 的指令要写回的寄存器与其后一条指令要读的寄存器为同一个寄存器的问题。为了让后一条指令读的数据就是 I 型指令写入的数据,保证数据一致性,引入 HazardDetectUnit 模块判断是否需要阻塞一个周期等待 I 型指令将数据写回寄存器。

5.6.2 模块接口

信号名	方向	描述
EX_MemRead	Input	来自 ID/EX 流水线寄存器中该指令是否需要读
		数据存储器的信号
ID_rs1	Input	来自 IF/ID 流水线寄存器中的需要读的第一个
		寄存器编号

接上一页		
信号名	方向	描述
ID ra?	Input	来自 IF/ID 流水线寄存器中的需要读的第二个
ID_rs2		寄存器编号
EX_rd	Input	来自 ID/EX 流水线寄存器中该指令需要写回的
		寄存器编号
stall_signal	Output	用于判断是否阻塞的阻塞信号

表 5.5 流水线 CPU 中 HazardDetectUnit (冒险检测单元) 的模块接口

5.7 GRE_array (流水线寄存器模块)

5.7.1 功能描述

流水线寄存器用于存放刚刚执行完的一级所得到的结果信息,也用于存放后续级可能要用到的控制信号,选择信号等信息。

由于要与 RF 寄存器堆实现数据的同步和一致性,因此需要先从流水线寄存器中取出信息完成 WB 级以决定写回寄存器的数据。因此流水线寄存器选择上升沿写人的方式。

5.7.2 模块接口

信号名	方向	描述
Clk	Input	时钟信号
Rst	Input	复位重置信号
write enable	Input	写使能信号,用于决定是否允许修改流水线寄存
write_enable		器中的值
flush	Input	清空信号,用于决定是否要清空流水线寄存器中
		的所有值以阻止指令的执行
in[180:0]	Input	流水线寄存器的输入数据,包含之后的级需要的
		数据信息,控制信号,选择信号等等
out[180:0]	Output	流水线寄存器的输出,作为下一级执行的数据来
		源

表 5.6 流水线 CPU 中 GRE_array (流水线寄存器模块) 的模块接口

5.8 ForwardingUnit (旁路前递模块)

5.8.1 功能描述

前文已经叙述过,为解决数据冒险,引入了冒险阻塞和旁路前递两种方式。旁 路前递模块就是用于实现旁路前递功能。

本模块解决的问题是数据冒险中当前处在 EX 级的指令所需要的两个操作数或是其中一个操作数是其上一条指令或是上上条指令的运算结果或是需要写回寄存器的内容,因而通过建立旁路的方式将其直接送到 ALU 模块中进行运算,保证了数据的同步性。若出现以下四种情况,那么就需要进行旁路前递:

- 1. EX/MEM.RegisterRd = ID/EX.RegisterRs1 (MEM->EX 旁路)
- 2. EX/MEM.RegisterRd = ID/EX.RegisterRs2 (MEM->EX 旁路)
- 3. MEM/WB.RegisterRd = ID/EX.RegisterRs1 (WB->EX 旁路)
- 4. MEM/WB.RegisterRd = ID/EX.RegisterRs2 (WB->EX 旁路) 以下是流水线 CPU 中可能会发生的出现旁路前递的情况:

Time (in clock cycles) CC 2 CC 3 CC 4 CC 5 CC 6 CC 7 CC 8 CC 9 CC 1 Value of register x2: 10/-20 -20 -20 -20 10 10 10 10 -20 Program execution order (in instructions) sub x2, x1, x3 and x12, x2, x5 DM or x13, x6, x2 add x14, x2, x2 sd x15, 100(X2)

图 5.2 流水线 CPU 中可能出现旁路前递的情况

此外,还需要进行说明的是旁路前递单元的输出与 ALU 操作数来源的对应关

系如下:

ForwardSignal[1:0] 的取值	数据来源	说明
	ID/EX 流水	
00	线寄存器中	不进行旁路前递,操作数正常来自于 ID/EX 流
00	读出的寄存	水线寄存器
	器中的值	
	EX/MEM	
	流水线寄存	ALU 操作数从 MEM 阶段前递过来
10	器中存储的	
	ALU 运算	
	结果	
01	WB 阶段等	
	待写回寄存	ALU 操作数从 WB 阶段前递过来
	器的 WD	ALO 採作效/X WD 阴权制选过术
	的值	

表 5.7 流水线 CPU 中 GRE_array (流水线寄存器模块) 的模块接口

5.8.2 模块接口

方向	描述
Input	来自 EX/MEM 流水线寄存器中该指令是否需要
	写寄存器的寄存器写使能信号
Input	来自 EX/MEM 流水线寄存器中该指令需要写回
	的寄存器编号
Input	来自 MEM/WB 流水线寄存器中该指令是否需
	要写寄存器的寄存器写使能信号
Input	来自 MEM/WB 流水线寄存器中该指令需要写
	回的寄存器编号
Input	来自 ID/EX 中需要读出数据的寄存器编号
Output	旁路前递单元输出信号,与数据来源的对应关系
	见上表
	Input Input Input Input Input

表 5.8 流水线 CPU 中 ForwardingUnit (旁路前递单元) 的模块接口

5.9 ALU (运算器单元)

5.9.1 功能描述

ALU 在 EX 级执行,因此所有与 ALU 模块相关的操作数信息全部需要从 ID/EX 流水线寄存器中读取。ALU 根据输入的信息,包括两个操作数,操作控制 信号 ALUOp,和当前 PC 值来计算得到结果并且输出供其他模块使用。

5.9.2 模块接口

信号名	方向	描述
Signed A[31:0]	Input	第一个操作数,来自旁路数据选择器 1,是有符
		号数
Signed B[31:0]	Input	第二个操作数,来自旁路选择器 2 的结果和立
Signed D[31.0]		即数选选择器的结果,是有符号数
A I IIO ₂₂ [4.0]	Input	从 ID/EX 流水线寄存器中获取的在 ID 级生成
ALUOp[4:0]		的控制运算类型的运算控制信号
Signed C[31:0]	Input	运算后的结果,是有符号数
Zero	Output	判断运算结果是否为 0
PC[31:0]	Output	从 ID/EX 流水线寄存器中获取的当前的 PC 信
		号,用于实现 AUIPC 指令的执行

表 5.9 流水线 CPU 中 ALU (运算器单元) 模块的模块接口

5.10 NPC (下一条指令地址模块)

5.10.1 功能描述

本实验中,决定下一周期需要执行的指令 PC 在 EX 级进行。也就是说,对于解决控制冒险的问题,判断转跳指令是否发生转跳发生在 EX 级。因此所有与 NPC 模块相关的输入信号均需要从 ID/EX 流水线寄存器中获取。该模块根据输入的信号,包括当前指令 PC (EX_PC)、下一周指令地址选择信号 NPCOp 以及立即数和来自 ALU 模块的运算结果来计算得到下一周期需要执行的指令 PC,并在下一周期时送往程序计数器模块 (PC)。

5.10.2 模块接口

信号名	方向	描述
PC[31:0]	Input	从 ID/EX 流水线寄存器中获取的当前正在执行
1 0[01.0]	IIIput	的指令地址
NDCO[0.0]	Input	从 ID/EX 流水线寄存器中获取的在 ID 级产生
NPCOp[2:0]		选择下一条指令地址的控制信号
IMM[21.0]	Input	从 ID/EX 流水线寄存器中获取的在 ID 级产生
IMM[31:0]		的来自 EXT 模块的立即数
Aluout[31:0]	Input	当前 alu 运算器的运算结果
NPC[31:0]	Output	下一时钟周期的指令地址

表 5.10 流水线 CPU 中 NPC (下一周期指令 PC) 模块接口

5.11 DM (数据存储器模块)

5.11.1 功能描述

对于数据存储器的访存在 MEM 级进行,因此所有跟数据存储器相关的输入信息都需要从 EX/MEM 流水线寄存器中获取。本模块根据输入的信号和写入模式信号,包括写入地址,写入数据等等,将相应内存地址内的数据写入或读出。对于读操作而言,同上述的 RF 模块,无论是时钟的上升沿还是下降沿都可以从数据存储器中读出数据。根据需要读出数据的类型 DMType 来决定是读一个字节,两个字节(半字)还是四个字节(一个字)。

而对于写信号而言,同样与 RF 模块相类似,只能在时钟的上升沿并且当写使能信号 (DMWr) 有效时才能进行写入。其原因是:一切与访存相关的输入端均来自 EX/MEM 流水线寄存器,不存在像 RF 模块一样的时序问题,因此可以选择上升沿写入。其写入时也是需要根据写入数据的类型 DMType 来决定往数据存储器中写入多少量的数据。

此外,还需要说明的是,数据在内存中采取的是小端存储方式,即是将数据的高位保存在高地址段中。还使用了按字节编址的方式,即每一个内存单元都是8bits(一个字节),共设置了512个内存单元(字节)的空间。

在使用 Nexys A7 开发板实现时,用 vivado 内置的 Block Memory Generator

IP 核来代替该模块。

5.11.2 模块接口

信号名	方向	描述		
clk	Input	时钟信号		
DMWr	Input	来自 EX/MEM 流水线寄存器中存储的当前指令		
		是否需要写寄存器的写使能信号		
addr[8:0]	Input	来自 EX/MEM 流水线寄存器中存储的 EX 级的		
		运算结果作为访问的内存地址(可访问 512 个内		
		存单元)		
DMType[2:0]	Input	来自 EX/MEM 流水线寄存器中存储的在 ID 级		
		生成的控制写入读出模式的控制信号		
dout[31:0]	Output	从访问地址中读出的数据		

表 5.11 流水线 CPU 中 DM (数据存储器) 模块的模块接口

5.12 IM (指令存储器模块)

5.12.1 功能描述

根据输入的地址信息从指令存储器中读出将要执行的指令并送往其他模块执 行。由于在具体的实验板上实现时采用的是 vivado 内置的 Distributed Memory Generator IP 核来实现指令存储器,故没有该部分,该部分仅在仿真时采用。

5.12.2 模块接口

信号名	方向	描述		
addr[8:2]	Input	根据 PC 产生的当前指令地址 PC 来读取需要读取的指令地址(NPC 模块中均使用的是字地址(例如 PC+4),但在该模块中指令是按照每次+1 的顺序依次存放的,因此要对输入的 PC 值除以 4 以转化为指令存储器中指令真正存放的地址)		
		转下一页		

接上一页		
信号名	方向	描述
dout[31:0]	Output	从指令寄存器中取出的指令

表 5.12 流水线 CPU 中 IM (指令寄存器) 模块的模块接口

6 流水线 CPU 详细设计

6.1 CPU 总体结构

在后续会依次附上在组成单周期 CPU 的各个模块的代码实现,需要注意的是,由于 vivado 套件暂不支持中文,使用中文注释在运行时会变为乱码,因此为保障提交的代码与本文中附上的代码的一致性,后续的注释均为英文注释。

SCPU 模块的设计将五级流水线的每一级都集中实现, 其具体设计如下所示:

```
`include "ctrl_encode_def.v"
1
2
    module SCPU(
                                // clock
        input
                    clk,
3
        input
                    reset,
                                // reset
4
        input [31:0] inst in, // instruction
5
        input [31:0] Data in,
                              // data from data memory
6
                               // output: memory write signal
        output
                    mem w,
7
        output [31:0] PC out, // PC address
8
         // memory write
9
        output [31:0] Addr_out, // ALU output
10
        output [31:0] Data_out,// data to data memory
11
        //input [4:0] req sel, // register selection (for debug use)
12
       // output [31:0] reg_data, // selected register data (for debug
          use)
        output [2:0] DMType
14
    );
15
16
        //assign Addr_out=aluout;
           //assign B = (ALUSrc) ? immout : RD2;
17
           //assign Data_out = RD2;
18
        //declaration of pipeline registers IN/OUT
19
        //qiven that the ID/EX pipeline register requires 160bits,
           larger than 128bits, so 181bits for all pipeline register IN
           and OUT
        //declaration of relevent virables of IF/ID register
21
        wire [180:0] IF ID IN;
22
           wire [180:0] IF_ID_OUT;
23
                  IF ID flush;
        //declaration of relevent virables of ID/EX register
25
        wire [180:0] ID EX IN;
27
        wire [180:0]ID_EX_OUT;
                  ID EX flush;
28
        wire
```

```
wire
                   ID_EX_writeE;
29
        //declaration of relevent virables of EX/MEM register
30
        wire [180:0] EX MEM IN;
31
        wire [180:0] EX MEM OUT;
32
                   EX MEM flush;
33
        wire
        wire
                   EX MEM writeE;
34
        //declaration of relevent virables of MEM/WB register
35
        wire [180:0] MEM WB IN;
36
37
        wire [180:0] MEM WB OUT;
                   MEM WB flush;
        wire
38
                   MEM_WB_writeE;
        wire
39
        //declaration virables for ID STAGE
                  stall signal;
        wire
41
        wire [31:0] ID PC;
        wire
                  ID MemWrite;
43
44
        wire [2:0] ID_DMType;
        wire
                               // control signal to register write
45
                   RegWrite;
        wire [5:0] EXTOp;
                               // control signal to signed extension
46
        wire [4:0] ALUOp;
                               // ALU opertion
47
        wire [2:0] NPCOp;
                               // next PC operation
        wire [1:0] WDSel;
                               // (register) write data selection
49
50
        wire [1:0] GPRSel;
                               // general purpose register selection
                               // ALU source for A
51
                   ALUSrc;
                               // rs
        wire [4:0] rs1;
52
        wire [4:0] rs2;
                               // rt
53
        wire [4:0] rd;
                               // rd
54
        wire [6:0] Op;
                               // opcode
55
        wire [6:0] Funct7;
                               // funct7
57
        wire [2:0] Funct3;
                                // funct3
        wire [11:0] Imm12;
                               // 12-bit immediate
58
        wire [31:0] Imm32;
                               // 32-bit immediate
59
                               // 20-bit immediate (address)
        wire [19:0] IMM;
60
        wire [4:0] A3;
                               // register address for write
61
        wire [31:0] RD1,RD2;
                                   // register data specified by rs
62
                   MemRead;
        wire
63
            wire [4:0] iimm shamt;
64
           wire [11:0] iimm, simm, bimm;
65
            wire [19:0] uimm, jimm;
66
            wire [31:0] immout;
67
        wire [31:0] aluout;
68
        //declaration of virables for EX stage
69
                  ID EX MemRead;
70
        wire
        wire [4:0] ID EX rd;
        wire
                  ID EX RegWrite;
72
                  ID_EX_MemWrite;
73
        wire
        wire [4:0] ID EX ALUOp;
74
75
        wire [2:0] ID EX NPCOp;
```

```
wire ID_EX_ALUSrc;
76
         wire [2:0] ID EX DMType;
77
         wire [1:0] ID EX WDSel;
78
         wire [31:0]EX immout;
79
         wire [31:0] EX RD1;
80
         wire [31:0] EX RD2;
81
         wire [4:0] EX rs1;
82
         wire [4:0] EX rs2;
83
         wire [31:0] EX PC;
84
         wire [31:0]selResult;
85
                   Branch_or_jump;
         wire
86
         wire [1:0] FORWARD1; //=2'b0;
87
         wire [1:0] FORWARD2; //=2'b0;
88
                                // ALU ouput zero
89
                    Zero;
90
         wire [31:0] NPC;
                                // next PC
         wire [31:0] B;
                                // operator for ALU B
91
         wire [31:0] A;
92
         //declaration of virables for MEM stage
93
         wire
                   MEM RegWrite;
94
         wire [4:0] MEM rd;
         wire [31:0] MEM MemRead;
96
97
         wire [1:0] MEM WDSel;
         wire [2:0] MEM DMType;
98
         wire [2:0] MEM NPCOp;
99
         wire [31:0] MEM PC;
100
                   MEM MemWrite;
         wire
101
         wire [31:0] MEM immout;
102
                   MEM Zero;
103
         wire [31:0]EX MEM aluout;
104
         wire [31:0]DataToDM;
105
         wire [31:0]dm_dout;
106
         //declaration of virables for WB stage
107
         wire [1:0] WB WDSel;
108
         wire [31:0] WB PC;
109
         wire
                   WB RegWrite;
110
            wire [4:0] WB rd;
111
         wire [31:0]DataToReg;
112
         wire [31:0]MEM_WB_aluout;
113
                                // register write data
        reg [31:0] WD;
114
        //IF STAGE
115
        //use PC to fetch the instruction for the clock cycle to execute
116
        // instantiation of pc unit
117
            PC U_PC(.clk(clk), .rst(reset), .NPC(NPC), .PC(PC out),.
118
                IS STALL(stall signal) );
        //assignment of the input of IF/ID pipeline register.
119
        //PC_out represent for the current PC.
120
        //inst_in represent for the current instruction.
121
```

```
assign IF ID IN={117'b0,PC out[31:0],inst in[31:0]};
122
        //assignment of the IF/ID pipeline register
123
        //clk&reset are the same to the input of the SCPU module
124
        //about write_enable: when the pipeline is stalled,
125
                   given that virable stall signal is decided when
126
           current instruction is in IF stage and the next instruction
           is in ID stage
127
                   the next instruction should be stalled, so IF/ID
           pipeline register should NOT be written
        //about flush(ID EX flush): flush information is used for JUMP
128
           or BRANCH instruction and whether BRANCH instruction jumps is
            decided in EX stage
             when jump occurs, 2 instructions has entered pipeline,
129
           which need to be flushed
130
             so use ID EX flush from EX stage to decide whether IF/ID is
            flushed
        GRE array IF ID
131
132
         .Clk(clk),
133
         .Rst(reset),
134
         .write enable(~stall signal),
135
136
         .flush(ID EX flush),
         .in(IF_ID_IN),
137
         .out(IF ID OUT)
138
        );
139
        //ID STAGE
140
        // instantiation of control unit
141
            assign iimm shamt=IF ID OUT[24:20];
142
                            =IF ID OUT[31:20];
143
            assign iimm
            assign simm
                            ={IF_ID_OUT[31:25], IF_ID_OUT[11:7]};
144
                            ={IF_ID_OUT[31], IF_ID_OUT[7], IF_ID_OUT[30:25],
            assign bimm
145
                IF ID OUT[11:8]};
            assign uimm
                            =IF ID OUT[31:12];
146
                            ={IF ID OUT[31], IF ID OUT[19:12], IF ID OUT
            assign jimm
147
                [20], IF ID OUT [30:21]};
                        = IF ID OUT[6:0]; // instruction
         assign Op
148
         assign Funct7 = IF ID OUT[31:25]; // funct7
149
         assign Funct3 = IF_ID_OUT[14:12]; // funct3
150
                        = IF_ID_OUT[19:15]; // rs1
         assign rs1
151
         assign rs2
                        = IF ID OUT[24:20]; // rs2
152
                        = IF ID OUT[11:7]; // rd
         assign rd
153
                        = IF ID OUT[31:20];// 12-bit immediate
         assign Imm12
154
                        = IF ID OUT[31:12]; // 20-bit immediate
         assign IMM
155
         assign ID PC = IF ID OUT[63:32];
156
         //assignments of control signals
157
            ctrl U_ctrl(
158
                    .Op(Op), .Funct7(Funct7), .Funct3(Funct3), /*.Zero(
159
```

```
Zero), */
                    .RegWrite(RegWrite), .MemWrite(ID MemWrite),
160
                    .EXTOp(EXTOp), .ALUOp(ALUOp), .NPCOp(NPCOp),
161
                    .ALUSrc(ALUSrc), .GPRSel(GPRSel), .WDSel(WDSel)
162
             ,.DMType(ID_DMType),.MemRead(MemRead)
163
             );
164
         //assignments of immediate value
165
            EXT U EXT(
166
                    .iimm shamt(iimm shamt), .iimm(iimm), .simm(simm), .
167
                       bimm(bimm),
                    .uimm(uimm), .jimm(jimm),
168
                    .EXTOp(EXTOp), .immout(immout)
169
             );
170
             //Module instantiation of RF
171
            RF U RF(
172
                    .clk(clk), .rst(reset),
173
                    .RFWr(WB RegWrite),
174
                    .A1(rs1), .A2(rs2), .A3(WB rd),
175
                    .WD(WD),
176
                    .RD1(RD1), .RD2(RD2)
177
                    //.reg sel(reg sel).
178
                    //.reg data(reg data)
179
             );
180
         //assignments of stall signal
181
         HazardDectectionUnit U HazardDectectionUnit
182
183
             .EX MemRead(ID EX MemRead)
184
             ,.ID rs1(rs1)
185
             ,.ID rs2(rs2)
186
             ,.EX_rd(ID_EX_rd)
187
             ,.stall signal(stall signal)
188
         );
189
         //assignment of input of ID/EX pipeline register
190
         //assign ID EX IN={21'b0, RegWrite, mem w, ALUOp [4:0], NPCOp [2:0],
191
            ALUSrc, DMType[2:0], WDSel[1:0], MemRead, ID PC[31:0], immout
             [31:0],RD1[31:0],RD2[31:0],rs1[4:0],rs2[4:0],rd[4:0]};
         //if the pipeline is stalled, all control signals should be
192
            flushed
         assign ID_EX_IN[142:0] ={ID_PC[31:0],immout[31:0],RD1[31:0],RD2
193
            [31:0],rs1[4:0],rs2[4:0],rd[4:0]};
         assign ID EX IN[143] =(stall signal)?0:MemRead;
194
         assign ID EX IN[145:144] = (stall signal)?0:WDSel[1:0];
195
         assign ID EX IN[148:146]=(stall signal)?0:ID DMType[2:0];
196
         assign ID EX IN[149] =(stall signal)?0:ALUSrc;
197
         assign ID EX IN[152:150] = (stall signal)?0:NPCOp[2:0];
198
         assign ID EX IN[157:153]=(stall signal)?0:ALUOp[4:0];
199
         assign ID EX IN[158] =(stall signal)?0:ID MemWrite;
200
```

```
assign ID_EX_IN[159] =(stall_signal)?0:RegWrite;
201
202
         assign ID EX IN[180:160]=21'b0;
         assign ID_EX_writeE=1;
203
         //assign ID_EX_flush=0;
204
         //information about ID EX flush has mentioned before
205
         //about write enalbe: as has mentioned before, when stall signal
206
             is positive, only 1 irrelvent instruction enters pipeline
         //only IF/ID pipeline register should not be modified, so ID/EX,
207
            EX/MA, MA/WB register's write enable is 1
         GRE array ID EX
208
        (
209
         .Clk(clk),
210
         .Rst(reset),
211
212
         .write enable(ID EX writeE),
213
         .flush(ID_EX_flush),
         .in(ID_EX_IN),
214
         .out(ID EX OUT)
215
        );
216
        //EX STAGE
217
        //decode essential information from ID/EX register
218
219
        // wire [4:0] EX rd;
220
        assign ID EX rd
                                 =ID EX OUT[4:0];
        assign EX rs2
                                 =ID_EX_OUT[9:5];
221
        assign EX rs1
                                 =ID EX OUT[14:10];
222
        assign EX RD2
                                 =ID EX OUT[46:15];
223
        assign EX_RD1
                                 =ID EX OUT[78:47];
224
        assign EX immout
                                 =ID EX OUT[110:79];
225
                                 =ID EX OUT[142:111]; //for NPC module to
226
        assign EX PC
           decide the next PC
        assign ID EX MemRead
                                 =ID EX OUT[143];
227
                                 =ID EX OUT[145:144];
        assign ID_EX_WDSel
228
        assign ID EX DMType
                                 =ID EX OUT[148:146];
229
        assign ID EX ALUSrc
                                 =ID EX OUT[149];
230
        // assign ID_EX_NPCOp[2:1] =ID EX OUT[152:151];
231
        assign ID EX ALUOp
                                =ID EX OUT[157:153];
232
        assign ID EX MemWrite =ID EX OUT[158];
233
        assign ID EX RegWrite =ID EX OUT[159];
234
        //about NPCOp:decide whether sbtype instructions jump
235
        //NPCOp[0] is sbtype , so it depends on Zero&sbtype to deside
236
           whether it jummps
        assign ID EX NPCOp={ID EX OUT[152:151],ID EX OUT[150] & Zero};
237
        //2 forwarding unit to solve data hazard
238
        //2 op number of alu can be selected from data read from RF from
239
            EX stage/aluout of previous instruction from MEM stage/data
           write bcak to RF from WB stage
        ForwardingUnit ForwardA
240
241
```

```
.MEM_RegWrite(MEM_RegWrite)
242
243
         ,.MEM rd(MEM rd)
         ,.WB rd(WB rd)
244
         ,.WB RegWrite(WB RegWrite)
245
         ,.Ex rs(EX rs1)
246
         ,.ForwardSignal(FORWARD1)
247
248
        ForwardingUnit ForwardB
249
        (
250
         .MEM RegWrite(MEM RegWrite)
251
         ,.MEM_rd(MEM_rd)
252
         ,.WB rd(WB rd)
253
         ,.WB RegWrite(WB RegWrite)
254
         ,.Ex rs(EX rs2)
255
         ,.ForwardSignal(FORWARD2)
256
        );
257
      //select 2 op number for alu
258
      //for A: forwardA=00:from rf
259
              forwardA=01:from WB stage
      //
260
      //
              forwardA=10:from MEM stage
261
262
      //for B: immidate value is selected afer forwarding unit
              ALUSRC=1: immediate from EXT module
263
      //
      //
              ALUSRC=0: result of forwarding unit
264
      //
              forwardB=00: from rf
265
      //
              forwardB=01: from WB stage
266
              forwardB=10: from EX stage
267
      //
       assign A=(FORWARD1[0])?WD:((FORWARD1[1])?EX MEM aluout:EX RD1);
268
       assign B=(ID EX ALUSrc) ? EX immout:((FORWARD2[0])?WD:((FORWARD2
269
           [1])?EX MEM aluout:EX RD2));
       //assign Zero=0;
270
       //selResult is the result of the forwarding unit
271
       //it may serve as data to be written to dm for dm module
272
273
       assign selResult=(FORWARD2[0])?WD:((FORWARD2[1])?EX MEM alwout:
          EX RD2);
       // instantiation of alu unit
274
       alu U alu(.A(A), .B(B), .ALUOp(ID EX ALUOp), .C(aluout), .Zero(Zero
275
          ),.PC(EX PC));
       //decide whether to jump
276
       assign Branch_or_jump= ID_EX_NPCOp[2] | ID_EX_NPCOp[1] | ID_EX_NPCOp
277
       assign ID EX flush= stall signal | Branch or jump;
278
       //decide the next pc
279
       NPC U NPC(.PC(PC out), .NPCOp(ID EX NPCOp), .IMM(EX immout), .NPC(
280
          NPC), .aluout(aluout), .EX PC(EX PC));
       assign EX MEM IN={36'b0,EX PC[31:0],ID EX RegWrite,ID EX MemWrite,
281
          ID EX NPCOp[2:0],ID EX DMType[2:0],ID EX WDSel[1:0],
          ID EX MemRead, ID EX rd[4:0], selResult[31:0], Zero, aluout[31:0],
```

```
EX immout[31:0]};
       assign EX MEM flush =0;
282
       assign EX MEM writeE=1;
283
       GRE array EX MEM
284
        (
285
         .Clk(clk),
286
         .Rst(reset),
287
         .write enable(EX MEM writeE),
288
         .flush(EX MEM flush),
289
         .in(EX MEM IN),
290
         .out(EX_MEM_OUT)
291
        );
292
       //MEM STAGE
293
       //decode information for MEM stage from EX/MEM register
294
       assign MEM immout =EX MEM_OUT[31:0];
295
       assign EX MEM aluout=EX MEM OUT[63:32];
296
       assign MEM Zero
                         =EX MEM OUT[64];
297
       assign DataToDM
                         =EX MEM OUT [96:65];
298
                         =EX MEM OUT[101:97];
       assign MEM rd
299
       assign MEM MemRead =EX MEM OUT[102];
300
301
       assign MEM WDSel =EX MEM OUT[104:103];
       assign MEM DMType =EX MEM OUT[107:105];
302
       assign MEM MemWrite =EX MEM OUT[111];
303
       assign MEM RegWrite =EX MEM OUT[112];
304
       assign MEM PC
                         =EX MEM OUT[144:113];
305
       //prepare parameters for DM module(it is instrantiated in the top
306
            module)
307
       assign mem w
                         =MEM MemWrite;
       assign Data out
                         =DataToDM;
308
       assign DMType
                         =MEM DMType;
309
       assign Addr out
                         =EX MEM aluout;
310
       assign MEM WB IN ={77'b0,MEM PC[31:0],MEM RegWrite,MEM WDSel[1:0],
311
          MEM rd[4:0],EX MEM aluout[31:0],Data in[31:0]};
       assign MEM WB flush =0;
312
313
       assign MEM WB writeE=1;
314
       GRE array MEM WB
        (
315
         .Clk(clk),
316
         .Rst(reset),
317
318
         .write enable(MEM WB writeE),
         .flush(MEM WB flush),
319
         .in(MEM WB IN),
320
         .out(MEM WB OUT)
321
322
        );
     // WB STAGE
323
324
     //decode information for WB stage from MEM/WB pipeline register
     assign WB PC =MEM WB OUT[103:72];
325
```

```
assign WB_RegWrite =MEM_WB_OUT[71];
326
327
     assign WB WDSel
                       =MEM WB OUT[70:69];
     assign DataToReg =MEM WB OUT[31:0];
328
     assign MEM WB aluout=MEM WB OUT[63:32];
329
     assign WB rd
                        =MEM WB OUT[68:64];
330
     //please connnect the CPU by yourself
331
     //select which is to be written to register
332
333
     always @*
334
     begin
            case(WB_WDSel)
335
                    `WDSel_FromALU: WD<=MEM_WB_aluout;
336
                    `WDSel FromMEM: WD<=DataToReg;//WD<=Data in;/
337
                    `WDSel_FromPC: WD<=WB_PC+4;//PC_out+4;
338
339
             endcase
340
     end
     endmodule
341
```

6.2 PC (程序计数器)

```
module PC( clk, rst, NPC, PC, IS STALL);
1
2
      input
                        clk;
3
      input
                        rst;
                        IS STALL;
4
      input
                  [31:0] NPC;
      input
5
      output reg [31:0] PC;
6
7
      always @(posedge clk, posedge rst)
        if (rst)
8
          PC <= 32'h0000 0000;
9
            PC <= 32'h0000_3000;
10
        else
11
12
          begin
13
            if(IS_STALL)PC<=PC;</pre>
    //if the current instrcution is stalled, the pc should not change
14
          else
15
16
            begin
               PC <= NPC;
17
    //if the current instruction is not stalled, the pc change to next
18
        pс
19
            end
          end
20
    endmodule
21
```

6.3 Ctrl (控制模块)

```
// `include "ctrl_encode_def.v"
1
2
    //123
3
    module ctrl(Op, Funct7, Funct3, Zero,
4
              RegWrite, MemWrite,
5
              EXTOp, ALUOp, NPCOp,
6
              ALUSrc, GPRSel, WDSel, DMType
7
               , MemRead
8
              );
9
       input [6:0] Op;
                          // opcode
10
       input [6:0] Funct7; // funct7
11
       input [2:0] Funct3; // funct3
12
       input
                  Zero:
13
    //useful in the single cycle cpu to judge whether sbtpye
14
       instruction is about to jump
    //BUT IT IS USELESS in the pipeline cpu beceuse whether SBTYPE
15
       instruction is about to jump is decided in EX stage not ID stage
        where control module is in
                  RegWrite; // control signal for register write
       output
16
                  MemWrite; // control signal for memory write
       output
17
       output [5:0] EXTOp; // control signal to signed extension
18
       output [4:0] ALUOp; // ALU opertion
19
       output [2:0] NPCOp; // next pc operation
20
                  ALUSrc; // ALU source for B
       output
21
       output [2:0] DMType; // used for module DM(in the singlecycle cpu
22
          ,), or RAM_B(in the pipeline cpu)
       output [1:0] GPRSel; // general purpose register selection
23
       output [1:0] WDSel; // (register) write data selection
24
                  MemRead; // added for pipeline for hazard detect Unit
25
       output
           to detect whether the instruction is to be stalled
      // r format
26
      wire rtype = ~Op[6]&Op[5]&Op[4]&~Op[3]&~Op[2]&Op[1]&Op[0]; //
27
         0110011
      wire i add = rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
28
         Funct7[2]&~Funct7[1]&~Funct7[0]&~Funct3[2]&~Funct3[1]&~Funct3
         [0]; // add 0000000 000
      wire i sub = rtype& ~Funct7[6]& Funct7[5]&~Funct7[4]&~Funct7[3]&~
         Funct7[2]&~Funct7[1]&~Funct7[0]&~Funct3[2]&~Funct3[1]&~Funct3
         [0]; // sub 0100000 000
      wire i or = rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
30
         Funct7[2]&~Funct7[1]&~Funct7[0]& Funct3[2]& Funct3[1]&~Funct3
         [0]; // or 0000000 110
      wire i and = rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
31
         Funct7[2]&~Funct7[1]&~Funct7[0]& Funct3[2]& Funct3[1]& Funct3
         [0]; // and 0000000 111
32
      wire i sll = rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
         Funct7[2]&~Funct7[0]&~Funct3[2]&~Funct3[1]& Funct3
```

```
[0]; // sll 0000000 001
      wire i slt = rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
33
         Funct7[2]&~Funct7[1]&~Funct7[0]&~Funct3[2]& Funct3[1]&~Funct3
         [0]; // slt 0000000 010
      wire i sltu= rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
34
         Funct7[2]&~Funct7[1]&~Funct7[0]&~Funct3[2]& Funct3[1]& Funct3
         [0]; // sltu 0000000 011
35
      wire i xor = rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
         Funct7[2]&~Funct7[1]&~Funct7[0]& Funct3[2]&~Funct3[1]&~Funct3
          [0]; // xor 0000000 100
      wire i_srl = rtype& ~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7[3]&~
36
         Funct7[2]&~Funct7[1]&~Funct7[0]& Funct3[2]&~Funct3[1]& Funct3
          [0]; // srl 0000000 101
      wire i sra = rtype& ~Funct7[6]& Funct7[5]&~Funct7[4]&~Funct7[3]&~
37
         Funct7[2]&~Funct7[1]&~Funct7[0]& Funct3[2]&~Funct3[1]& Funct3
          [0]; // sra 0100000 101
      // i format
38
      wire itype 1 = -0p[6] \& -0p[5] \& -0p[4] \& -0p[3] \& -0p[2] \& 0p[1] \& 0p[0]; //
39
         0000011
      wire i lb
                  = itype 1&~Funct3[2]&~Funct3[1]&~Funct3[0]; //lb 000
40
                  = itype 1&~Funct3[2]&~Funct3[1]& Funct3[0]; //lh 001
      wire i lh
41
      wire i_lw
                  = itype 1&~Funct3[2]& Funct3[1]&~Funct3[0]; //lw 010
42
      wire i lbu = itype l& Funct3[2]&~Funct3[1]&~Funct3[0]; //lbu 100
43
      wire i lhu = itype l& Funct3[2]&~Funct3[1]& Funct3[0]; //lhu 101
44
      // i format
45
      wire itype_r = ^{0}p[6] &^{0}p[5] &^{0}p[4] &^{0}p[3] &^{0}p[2] &^{0}p[1] &^{0}p[0]; //
46
         0010011
      wire i addi = itype r&~Funct3[2]&~Funct3[1]&~Funct3[0]; // addi
47
         000
      wire i_ori = itype_r& Funct3[2]& Funct3[1]&~Funct3[0]; // ori 110
48
      wire i andi = itype r& Funct3[2]& Funct3[1]& Funct3[0]; //andi 111
49
      wire i xori = itype r& Funct3[2]&~Funct3[1]&~Funct3[0]; //xori 100
50
      wire i slti = itype r&~Funct3[2]& Funct3[1]&~Funct3[0]; //slti 010
51
      wire i sltiu = itype r&~Funct3[2]& Funct3[1]& Funct3[0]; //
52
         sltiu011
      wire i slli = itype r&~Funct3[2]&~Funct3[1]& Funct3[0]; //slli 001
53
      wire i srli = itype r&~Funct7[6]&~Funct7[5]&~Funct7[4]&~Funct7
54
          [3]&~Funct7[2]&~Funct7[1]&~Funct7[0]&Funct3[2]&~Funct3[1]&
         Funct3[0]; //srli 0000000 101
      wire i srai = itype r&~Funct7[6]& Funct7[5]&~Funct7[4]&~Funct7
55
          [3]&~Funct7[2]&~Funct7[1]&~Funct7[0]&Funct3[2]&~Funct3[1]&
         Funct3[0]; //srai 0100000 101
      //jalr
56
      wire i jalr =0p[6]&0p[5]&~0p[4]&~0p[3]&0p[2]&0p[1]&0p[0];//jalr
57
         1100111
58
      // s format
```

```
wire stype = ^{0}[6]\&0p[5]\&^{0}p[4]\&^{0}p[3]\&^{0}p[2]\&0p[1]\&0p[0];//
59
          0100011
      wire i sw = stype&~Funct3[2]& Funct3[1]&~Funct3[0];
60
      wire i sh = stype&~Funct3[2]&~Funct3[1]& Funct3[0];
61
      wire i sb = stype&~Funct3[2]&~Funct3[1]&~Funct3[0];
62
      // sb format
63
       wire sbtype = 0p[6]\&0p[5]\&\sim0p[4]\&\sim0p[3]\&\sim0p[2]\&0p[1]\&0p[0];//
64
           1100011
       wire i beq = sbtype&~Funct3[2]&~Funct3[1]&~Funct3[0];
65
       wire i bne = sbtype&~Funct3[2]&~Funct3[1]& Funct3[0];
66
       wire i_blt = sbtype& Funct3[2]&~Funct3[1]&~Funct3[0];
67
       wire i bge = sbtype& Funct3[2]&~Funct3[1]& Funct3[0];
       wire i bltu = sbtype& Funct3[2]& Funct3[1]&~Funct3[0];
       wire i bgeu = sbtype& Funct3[2]& Funct3[1]& Funct3[0];
70
71
     // j format
       wire i_jal = Op[6]& Op[5]&~Op[4]& Op[3]& Op[2]& Op[1]& Op[0]; //
72
           jal 1101111
      wire i auipc = \sim 0p[6] \& \sim 0p[5] \& 0p[4] \& \sim 0p[3] \& 0p[2] \& 0p[1] \& 0p[0];
73
      wire i lui = -0p[6] \& 0p[5] \& 0p[4] \& -0p[3] \& 0p[2] \& 0p[1] \& 0p[0];
74
      // generate control signals
75
     assign RegWrite = rtype | itype l | itype r | i jalr | i jal |
76
         i_lui | i_auipc; // register write
      assign MemWrite = stype;
                                                        // memory write
77
      assign ALUSrc = itype l | itype r | stype | i jal | i jalr |
78
          i_auipc | i_lui; // ALU B is from instruction immediate
      //decide the extension of the immediate
79
      assign EXTOp[5] = i slli | i srli | i srai;
80
      assign EXTOp[4] = itype_l | i_addi | i_slti | i sltiu | i xori |
81
          i_ori | i_andi | i_jalr;
      assign EXTOp[3] = stype;
82
      assign EXTOp[2] = sbtype;
83
      assign EXTOp[1] = i auipc|i lui;
84
85
      assign EXTOp[0] = i_jal;
      //decide the read/write of data memory
86
      assign DMType[0] = i lb | i lh | i sb | i sh;
87
      assign DMType[1] = i lhu | i lb | i sb;
88
      assign DMType[2] = i lbu;
89
      //decide what data is to be written to the register
90
      assign WDSel[0] = itype_1;
91
      assign WDSel[1] = i jal | i jalr;
92
      //decide the next PC
93
      assign NPCOp[0] = sbtype; //& Zero;
94
    //the "&"operation is executed in the EX stage
95
      assign NPCOp[1] = i jal;
96
      assign NPCOp[2] = i_jalr;
97
98
      //decide the ALU operation
```

```
assign ALUOp[0] = i_jal|i_jalr|itype_l|stype|i_addi|i_ori|i_add|
99
          i or|i bne|i bge|i bgeu|i sltiu|i sltu|i slli|i sll|i sra|
          i srai|i lui;
      assign ALUOp[1] = i jal|i jalr|itype l|stype|i addi|i add|i and|
100
          i andi|i auipc|i blt|i bge|i slt|i slti|i sltiu|i sltu|i slli|
      assign ALUOp[2] = i_andi|i_and|i_ori|i_or|i_beq|i_sub|i_bne|i_blt|
101
          i bge|i xor|i xori|i sll|i slli;//
      assign ALUOp[3] = i andi|i and|i ori|i or|i bltu|i bgeu|i slt|
102
          i slti|i sltiu|i sltu|i xor|i xori|i sll|i slli;
      assign ALUOp[4] = i_srl|i_sra|i_srli|i_srai;
103
       // assignment of the MemRead signal for HAZARD DETECT UNIT
104
      assign MemRead=itype 1;
105
     endmodule
106
```

6.4 EXT (符号扩展模块)

```
`include "ctrl_encode_def.v"
1
    module EXT(
2
    input [4:0]
                          iimm shamt,
3
    //use for SLLI, SRLI, SRAI instruction
4
                                       //instr[31:20], 12 bits
        input [11:0]
                             iimm,
5
        input [11:0]
                                       //instr[31:25, 11:7], 12 bits
                             simm,
6
    input [11:0]
7
                          bimm,
    //instrD[31], instrD[7], instrD[30:25], instrD[11:8], 12 bits
8
        input [19:0]
                             uimm,
                                       //use for lui instruction
9
        input [19:0]
                                        //use for jal instruction
                             jimm,
10
    input [5:0]
                          EXTOp,
11
    //to decide how to extend immediate
12
        output reg [31:0]
                             immout); //result of immediate extension
13
    always @(*)
14
15
         case (EXTOp)
            `EXT CTRL ITYPE SHAMT: immout <= {27'b0, imm shamt [4:0]};
16
           `EXT CTRL ITYPE: immout <= {{{32-12}{iimm[11]}}}, iimm[11:0]};
17
          `EXT CTRL STYPE:immout <= {{{32-12}{simm[11]}}, simm[11:0]};
18
          `EXT CTRL BTYPE:immout <= {{{32-13}{bimm[11]}}, bimm[11:0], 1'
19
             b0};
          `EXT CTRL UTYPE:immout <= {uimm[19:0], 12'b0};
20
          `EXT CTRL JTYPE:immout <= {{{32-21}{jimm[19]}}, jimm[19:0], 1'
21
             b0};
           default:
                        immout <= 32'b0;</pre>
22
         endcase
23
    endmodule
24
```

6.5 RF (寄存器模块)

本部分中省去了在流水线仿真中所用到的所有 display 语句, 具体 display 语句的用法可见附件中流水线仿真的具体代码.

```
module RF( input
                                 clk,
1
                  input
2
                               rst,
                  input
                               RFWr,
3
                  input [4:0] A1, A2, A3,
4
                  input [31:0] WD,
5
                  output [31:0] RD1, RD2);
6
7
      //32 registers, each register has 32bits
      reg [31:0] rf[31:0];
8
9
      integer i;
      //initialization for every RF unit
10
11
      integer j;
      initial begin
12
      for(j=0;j<32;j=j+1)
13
      rf[j]<=0;
14
      end
15
      always @(negedge clk, posedge rst)
16
        if (rst) begin // reset
17
          for (i=1; i<32; i=i+1)</pre>
18
           rf[i] <= 0; // i;
19
20
        end
        else
21
        //the number 0 register has the static value 0, which cant be
22
           changed
          if (RFWr&&A3!=0) begin
23
    //if the target register is the number 0 register, the write
24
        request is banned
           rf[A3] <= WD[31:0];
25
          end
26
        //if it needs to read data from the number 0 register, the
27
           output value is O
      assign RD1 = (A1 != 0) ? rf[A1] : 0;
28
      assign RD2 = (A2 != 0) ? rf [A2] : 0;
29
      //assign reg_data = (reg_sel != 0) ? rf[reg_sel] : 0;
30
    endmodule
31
```

6.6 HazardDectectionUnit (冒险检测单元)

```
module HazardDectectionUnit

input EX MemRead, //MemRead signal from ID/EX pipeline register
```

```
input [4:0]ID_rs1, //rs1 signal from IF/ID pipeline register
4
     input [4:0]ID_rs2,
                          //rs2 signal from IF/ID pipeline register
5
     input [4:0]EX rd,
                        //rd signal from ID/EX pipeline register
6
              stall signal //stall signal
7
     output
8
    //the HAZARD DECTECT UNIT is used for LOAD instruction such as ld,
9
        lb, lbu..... TO SOLVE DATA HAZARD
10
    //whether the register which previous instruction is to write is
       equal to the register which current instruction is read
    //rd=rs1 or rd=rs2
11
12
    assign stall_signal=EX_MemRead&(~(|(EX_rd^ID_rs1))|~(|(EX_rd^ID_rs2))
    endmodule
13
```

6.7 GRE_array (流水线寄存器模块)

```
define WIDTH PIPELINE 128
1
        module GRE_array(
2
        input Clk,Rst,write enable,flush,
3
                  [180:0] in,
4
        input
        output reg[180:0] out
5
        );
6
        always@(posedge Clk,posedge Rst)
7
8
        begin
            if(Rst) begin out = 0; end
9
10
            else begin
                if(write enable)
11
    //whether write to an pipeline register is permitter
12
13
                    if(flush)//whether it is to be flushed
14
                       out=0;
15
16
                   else
17
                       out =in;
18
                end
19
            end
       end
20
21
    endmodule
```

6.8 ForwardingUnit (旁路前递模块)

```
module ForwardingUnit(
input MEM_RegWrite,

// EX/MEM RegWrite ,RegWrite signal from EX/MEM pipeline register
input [4:0]MEM_rd,
```

```
// EX/MEM RegisterRd,rd signal from EX/MEM pipeline register
5
6
    input
              WB RegWrite,
    // MEM/WB RegWrite, RegWrite signal from MEM/WB pipeline register
7
    input [4:0] WB rd,
    // MEM/WB RegisterRd,rd signal from MEM/WB pipeline register
9
    input [4:0]Ex rs,
10
    // EX/MEM RegisterRs1/2,rs1 and rs2 signal from EX/MEM pipeline
11
       register
    output[1:0]ForwardSignal
12
    // 00:from regfile,10:from MEM_aluout,01:from WB_WD
13
14
    //the FORWARD UNIT is used for DATA HAZARD
15
    //to choose two operation number for ALU module
16
    wire MEM Forward;
18
    wire WB Forward;
    assign MEM_Forward =~(|(MEM_rd^Ex_rs))&MEM_RegWrite;
19
    //decide whether the register which previous 1 instruction is to
20
       write is equal to the register which current instruction is to
       read
    assign WB Forward =~(|(WB rd^Ex rs))&WB RegWrite&~MEM Forward;
21
22
    //decide whether the register which previous 2 instruction is to
       write is equal to the register which current instruction is to
    assign ForwardSignal ={MEM Forward, WB Forward};
23
    endmodule
24
```

6.9 ALU (运算器单元)

```
include "ctrl_encode_def.v"
1
    module alu(A, B, ALUOp, C, Zero,PC);
2
3
       input signed [31:0] A, B;
       input
4
                    [4:0] ALUOp;
       input
                    [31:0] PC;
5
       output signed [31:0] C;
6
       output
                           Zero;
7
       reg [31:0] C;
8
9
       integer i;
10
       always @( * ) begin
          case ( ALUOp )
11
    `ALUOp nop: C=A;
12
    `ALUOp_lui: C=B;
13
    `ALUOp_auipc:C=PC+B;
14
15
    `ALUOp add: C=A+B;
16
    `ALUOp sub: C=A-B;
    `ALUOp bne: C={31'b0,(A==B)};
17
    `ALUOp blt: C={31'b0,(A>=B)};
18
```

```
`ALUOp bge: C={31'b0,(A<B)};
19
    `ALUOp bltu: C={31'b0,($unsigned(A)>=$unsigned(B))};
20
    `ALUOp bgeu: C={31'b0,($unsigned(A)<$unsigned(B))};
21
    `ALUOp slt: C={31'b0,(A<B)};
22
    `ALUOp sltu: C={31'b0,($unsigned(A)<$unsigned(B))};
23
    `ALUOp xor: C=A^B;
24
    `ALUOp_or: C=A|B;
25
26
    `ALUOp and: C=A&B;
    `ALUOp sll: C=A<<B;
27
    `ALUOp srl: C=A>>B;
28
    `ALUOp_sra: C=A>>>B;
29
          endcase
30
         // Zero=(C==32'b0);
31
       end // end always
32
33
       assign Zero = (C == 32'b0);
    endmodule
34
```

6.10 NPC(下一条指令地址模块)

```
`include "ctrl_encode_def.v"
1
    module NPC(PC, NPCOp, IMM, NPC, aluout, EX PC); // next pc module
2
       input [31:0] PC;
                             // pc
3
       input [2:0] NPCOp;
                             // next pc operation
4
       input [31:0] IMM;
                             // immediate
5
6
       input [31:0] aluout;
       input [31:0]EX_PC;
7
       output reg [31:0] NPC; // next pc
8
       wire [31:0] PCPLUS4;
9
       assign PCPLUS4 = PC + 4; // pc + 4
10
       always @(*) begin
11
12
         begin
13
          case (NPCOp)
             `NPC PLUS4: NPC = PCPLUS4;
14
             `NPC BRANCH: NPC = EX PC+IMM;
15
    //if NPCOp for branch is true, the next PC should be the current PC
16
        (EX_PC) add immediate
             `NPC JUMP: NPC = EX PC+IMM;
17
18
    //if NPCOp for jal is true, the next PC should be the current PC(
        EX_PC) add immediate
             `NPC JALR: NPC = aluout;
19
    //if NPCOp for jalr is true, the next PC should be value from
20
        register add immediate which is alwout
              default: NPC = PCPLUS4;
21
22
          endcase
          end
23
       end // end always
```

endmodule

25

7 测试结果及分析

7.1 仿真代码及分析

```
ori x5, x0, 0x435#for i-type
                                            #for load test & data hazard test
                                       39
                                                    1w x5, 0(x3)
    lui x6, 0x1
                                       40
    or x5, x5, x6
                                                    sw x5, 12(x3)
3
                                       41
                                                    1h x7, 2(x3)
    lui x6, 0x98765
4
                                       42
    addi x7, x5, 0x578
                                                    sw x7, 16(x3)
5
                                       43
    addi x8, x6, -1024
                                                    lhu x7, 2(x3)
6
                                       44
7
    xori x9, x5, 0x7bc
                                                    sw x7, 20(x3)
                                       45
                                                    1b x8, 3(x3)
8
     sltiu x3, x7, 0x19
                                       46
     sltiu x4, x5, -1
                                                    sw x8, 24(x3)
9
                                       47
    andi x18, x9, 0x765
                                                    1bu x8, 3(x3)
10
                                       48
                                                    sw x8, 28(x3)
11
     slti x20, x6, 0x123
                                       49
     sub x19, x6, x5 #for r-type
12
                                       50
                                                    lbu x8, 1(x3)
    xor x21, x20, x6
                                                    sw x8, 32(x3)
13
                                       51
14
    add x22, x21, x20
                                       52
                                            #for sb-type test
    add x22, x22, x5
                                                    sw x0, 0(x3)
15
                                       53
     sub x23, x22, x6
                                                    and x9, x0, x9
16
                                       54
17
    or x25, x23, x22
                                       55
                                                    bne x5, x7, _lb1
     and x26, x23, x22
                                                    addi x9, x9, 2
18
                                       56
     slt x27, x25, x26
                                                    bge x5, x7, 1b2
19
                                       57
                                            lb1:
20
     sltu x28, x25, x26
                                                    addi x9, x9, 7
                                       58
    addi x3, x3, 4 #for shift
                                                    bgeu x5, x7, _1b3
21
                                       59
                                            lb2:
     sll x27, x26, x3
                                                    addi x9, x9,5
22
                                       60
     srl x28, x25, x3
                                                    blt x5, x7, _1b4
                                       61
                                            _lb3:
23
    sra x29, x25, x3
                                                    addi x9, x9, 3
24
                                       62
     slli x27, x19, 24
                                                    bltu x5, x7, _1b4
25
                                       63
                                            lb4:
     srli x28, x19, 4
                                                    addi x9, x9, 6
26
                                       64
     srai x29, x19, 4
                                                    beq x7, x8, _1b6
27
                                       65
                                            _lb5:
    addi x3, x0, 0
                                                    addi x9, x9, 1
28
                                       66
                                            1b6:
     addi x5,x0, 0xEF
                                                    sw x9, 0(x3)
                                       67
29
                                            # for jal & jalr test
    #for store
                                       68
30
    sw x19, 0(x3)
                                                    1 \text{w} \times 10, 0 (\times 3)
31
                                       69
    sw x21, 4(x3)
                                                    jal x1, F_Test_JAL
32
                                       70
33
    sw x23, 8(x3)
                                       71
                                                    addi x10, x10, 3
    sh x26, 4(x3)
                                                    sw x10, 0(x3)
34
                                       72
    sh x19, 10(x3)
35
                                       73
                                            F Test JAL:
    sb x5, 7(x3)
                                                    ori x10, x10, 0x7a1
36
                                       74
    sb x5, 9(x3)
                                                    sw x10, 0(x3)
37
                                       75
     sb x5, 8(x3)
                                                    jalr x0, x1, 0
38
                                       76
```

以上的仿真代码共分为七个部分,分别是对于 I 型、R 型、移位型(特殊 I 型)、S 型、SB 型、J 型和 U 型的测试指令集合。

7.2 仿真测试结果

7.2.1 数据冒险

代码执行到第 41 行时出现了数据冒险,当第 41 行代码(sw 指令)执行到 ID 级时,需要读取寄存器 x5 中的值,但是此时第 40 行代码(lw 指令)的 lw 指令还在 EX 级,还没有将数据写回 x5 寄存器,因此需要对第 41 行代码的 sw 进行阻塞。




图 7.1 检测到 ld-use 结构并开始阻塞

而到了第 40 行代码的 MEM 级结束时,已经从内存中读出了相应的值并要在该周期下降沿写回寄存器,(如图 7.3 所示,可以看到此时 x5 的值已经变为了0x98763bcb)因此直接通过旁路 2 (此时 forward2=1)将其传回 sw 指令的 EX 级,在下一时钟周期的上升沿可以看到其内存单元已经变为0x98763bcb(如图 7.4 所

示), 由于是 sw 指令因此是 32 位占用四个 dm 单元。

图 7.2 在 lw 指令 WB 级时通过旁路传回寄存器值




图 7.3 在 lw 指令 WB 级下降沿将数据写回寄存器





图 7.4 在 sw 指令的 MEM 级上升沿写入 dm



7.2.2 控制冒险(对于 SB 型指令)

当代码执行到第 59 行(bgeu 指令)时,第 57 行代码的 bge 指令正处在 EX级,其计算结果满足 bge 指令的条件,需要发生转跳,但是目前 58 行的代码(addi 指令)正在 ID级,59 行的代码(bgeu 指令)正在 IF级,因此需要同时清空 IF/ID,ID/EX两个流水线寄存器(如图 7.5,7.6 所示)来保证转跳的顺利进行。

× dm.v × SCPU.v × ctrl.v × Untitled 3* x sccomp_tb.v ? 🗆 🖸 Q 🔛 🙉 Q 🔀 📲 🚺 🕦 ± 🛨 🕂 🖟 🔐 Ф Value Name 6,300 ns 6, 400 ns 6,500 ns 6,600 ns 6, 700 ⊌ clk 07 ▼ reg_sel[4:0] 07 ZZZZZZZZ ZZZZZZZZ 00000002 foutput[31:0] 00000002 counter[31:0] 0000003e 0000003d 0000003e 0000003f 00000040 00000041 00000042 stall signal FORWARD1[1: FORWARD2[1 II ID_EX_flush № NPCOp[2:0] ID_EX_...p[2:0] 0 ₩ NPC[31:0] 000000e0 000000dc 000000e0 000000e8 ₩ PC[31:0] 00000dc 8b000000 00000dc 000000e0 000000e4 000000e8 000 inst_in[31:0] 0072f463 00748493 0072f463 00548493 0072c463 00348493

图 7.5 bge 指令的 IF 级

在 bge 指令的 MEM 级,如图 7.7 所示,我们可以看到转跳已经发生,由于在 bge 指令的 EX 级周期处于 IF 级的正好是转跳的目标 bgeu 指令,因此图中所示清空流水线起存器前后的输入指令相同,由于控制下一 PC 的 NPCOp 变量为1,,可以知道转跳已经发生。

图 7.6 bge 指令的 EX 级





图 7.7 发生转跳



7.2.3 控制冒险(对于J型指令 jal)

当代码执行到第 72 行(sw 指令)时,此时是该指令的 IF 级,同时也是第 70 行代码(jal 指令)的 EX 级,下一指令模块已经计算出了下一周期的 PC 位置。因此此时需要清空 IF/ID,ID/EX 两个流水线寄存器并在下一周期转跳至目标位置。(如图 7.8 和图 7.9 所示)

x sccomp.v x sccomp_tb.v x dm.v x SCPU.v x ctrl.v x Untitled 3* Q | Q | Q | 55 | 47 | H | H | 12 | 25 | 47 | F | F | 47 Value 7,400 ns | 7,500 ns 7, 200 ns 7, 300 ns 7,600 ns 7,700 ns ₩ reg_data[31:0] 7777777 2222222 ₩ foutputf31:01 00000002 w counterf31:01 stall_signal FORWARD1[1:0] FORWARD2[1:0] I ID_EX_flush ₩ IF_ID_OUT[180:0] 00000000000 🚶 00000000000 **₩** ID_EX_OUT[180:0] 000000862 00000008400 00000086200 ₩ NPC[31:0] 00000108 000000fc 00000100 00000104 00000108 0000010c 00000110 00000114 00000118 0000011c 00000120 00000104 000000f8 000000fc 00000100 00000104 00000108 0000010c 00000110 00000114 00000118 0000011c 00c000ef 00350513 7a156513 XXXXXXXX 00148493 0091a023 0001a503 00a1a023 00a1a023 00008067

图 7.8 jal 指令的 IF 级







图 7.10 发生跳转



如图 7.10 所示, IF/ID,ID/EX 两个流水线寄存器都被清空并且指令已经根据 NPCOp (其值为 2 代表 jal 指令发生转跳)变量的控制跳转至第 74 行 (ori 指令)处,并从此处往后继续执行。

7.3 下载测试代码分析

测试汇编的代码在 nn.asm 文件中。本文件实现了通过拨码开关输入一个数字 n 并且在数码管上输出其平方后的结果。

在将指令导入到实验板上时,基于 MIO_BUS.v,top.v,MULTI_CH32.v 等文件,修改了文件中的输入和输出以及显示模块,使其能够支持拨码开关的输入和数码管上的数字输出。

本实验中使用开关 15 来控制图形/数字显示模块,通过 10-14 号开关来输入需要计算的 n,将其储存在寄存器 x6 中、并将计算的结果储存在寄存器 x7 中。通过 0-2 号开关来展示输出结果的值以及计数器中存储的值。计算及使用的方式为:在拨码开关上输入 n 后,根据 n 个 n 循环加的方式得到平方数的结果,并在数码管上循环显示结果的值。

7.4 下载测试结果

如下图所示,分别在数码管上输入3和5两个值,可以看到数码管上显示的结果寄存器中的值分别为0x9和0x19(25);通过输入其他的值也可以得到相应的结果。

经过调试, 计算器的部分计算正确, 数码管上也可以正确的显示结果的十六进制表示。

完成本计算器的代码中通过 SB 型指令、jal 指令、jalr 指令来进行循环的转跳,并且也通过存取内存和寄存器来测试数据冒险和 ld-use 类型的冒险,均能够正常执行,因此认为可以正常并正确处理数据冒险、控制冒险等问题。




图 7.11 调试结果

7.5 实验中所遇到的问题

7.5.1 流水线寄存器多重赋值

原流水线寄存器模块的实现方法如下图所示:

图 7.12 原流水线寄存器模块

```
3 module GRE_array(
 4
         input Clk, Rst, write_enable, flush,
                [180:0] in,
 6 ¦
         output reg[180:0] out
 7 :
 8
9 🖨
         always@(posedge Clk, posedge Rst)
10 👨
11 🖯 //
              if(Rst) begin out = 0; end
12 🖨 //
              else
13 🖨
           begin
14 😓
                if(write_enable) //whether write to an pipeline register is permitter
15 ▽
16 😓
                    if(flush) / whether it is to be flushed
17 ¦
                        out=0:
18
19 🖨
                        out =in;
20 🖨
                end
21 🖨
             end
22 🖒
        end
23 🖨
        always@(posedge Rst)
24 🖯
        begin
25
        out=0:
26 🗀
        end
27
28 endmodule
```

其写法在仿真中能够正常执行,但是在下载到实验板的综合过程中会报出如下的错误:

图 7.13 原流水线寄存器模块错误



该错误经检查意为在多个 always 语句块中对同一个变量 out 进行赋值,因此改进方法是通过添加 if 语句将其写入同一个 always 语句块中实现。其实现代码如下图所示:

图 7.14 改进后的流水线寄存器模块

```
3 ⇔ module GRE_array(
 4
          input Clk, Rst, write_enable, flush,
 5
                   [180:0] in,
          output reg[180:0] out
 6
 7
 8
 9
         always@(posedge Clk, posedge Rst)
10 E
         begin
11 🖯
            if(Rst) begin out = 0; end
12
             else
13 🖯
             begin
14
                  if(write_enable) //whether write to an pipeline register is permitter
15
                      if(flush) //whether it is to be flushed
16
17
                         out=0;
18
                      else
19 🛱
                          out =in:
20 🖨
                 end
             end
21
22 |
         end
23
24
25 🖨
      end module\\
```

7.5.2 转跳指令下一周期 PC 的决定位置

根据上学期《计算机组成与设计》课程中教材上所写的,转跳指令下一指令地址需要在该指令的 MEM 级(alu 计算出 zero 变量之后)决定。但是考虑到若在 MEM 级决定那么其后就将会有三条指令进入流水线,如果转跳发生,那么需要同时清空 IF/ID,ID/EX,EX/MA 三个流水线寄存器,也同时意味着在 EX 级产生清空控制信号(ID_EX_flush)需要经过 EX/MA 流水线寄存器传输到下一周期再进行清空。

因此,为避免同时清空三个流水线寄存器带来的软硬件开销并简化流水线中的数据通路,本实验中选择将 Zero 值的计算和转跳指令下一周期 PC 值的决定都设置在 EX 级进行。具体实现的代码如下:

```
assign Branch_or_jump= ID_EX_NPCOp[2]|ID_EX_NPCOp[1]|ID_EX_NPCOp[0];
assign ID_EX_flush= stall_signal | Branch_or_jump;
```

由于将下一周期 PC 决定设置在 EX 级,因此在该 PC 决定时仅有两条可能 无关的指令进入流水线,故如前文展示的处理控制冒险的方法一样,只需要同时 清空 IF/ID,ID/EX 流水线寄存器中的信号即可。

8 实验总结

8.1 实验总结

本次实验是基于 RISC-V 语言架构来设计的单周期和流水线 CPU,同时根据 Nexys A7 实验开发板的输入和输出功能开发了其他的交互式的内容。一方面,本次实验使用了一门不同于其他高级语言的 Verilog 作为开发语言,另一方面,在流水线 CPU 中面对增加的四个流水线寄存器和每一级都要使用的控制信号使得数据通路的传输、搭建和调试变的较为困难,这两个方面都是得本次实验并不易于完成。

单周期 CPU 的实现在老师所给代码的框架下的实现较为容易,但是将其改造成能够处理包括 ld-use 类型的控制冒险在内的冒险以及控制冒险就并非易事。数据并不只是像单周期那样简单的进行模块对接的传输方式。时钟是上升沿写、下降沿写数据异或是什么时间读数据,阻塞与非阻塞的判断,清空与不清空的操作都可能对于有时序特性的数字电路带来不小的影响。因此能够完整的完成本实验也是对于自我的一大挑战。

在最终将测试代码在实验板上实现的过程中,对于 Nexys A7 实验板以及其背后的 FPGA 控制的原理、输入输出特性、每个按键的功能和操作方式往往需要数十小时乃至数天的摸索来不断实验,在此期间来自老师和同学间的交流和对资料文献的查阅能力就显得十分重要,但是最主要的还是能够亲自动手在实验板上不断探索实验。

最终,虽然仅仅是实现了求给定数字平方的简单功能,但是在此过程中也遇到并解决了不少于 vivado 软件和 verilog 以及 risc-v 汇编语言相关的问题。代码的正常执行,数码管显示的计算结果正确,寄存器和内存内容符合 venus 网站上的模拟结果说明实验的成功完成,

8.2 实验取得的收获

在为期六周的课程时间中,本实验的四个任务无疑给我的动手实践能力,自助学习能力,自主调试能力带来了不小的提升,也将上学期中所学的《计算机组成与设计》课程中的知识融汇贯通,并巩固了使用 RISC-V 汇编语言的程序设计和使用 Verilog 语言编程的能力。

在完成流水线 CPU 的设计和搭建的过程中,除了前文中所提到的两个主要的问题外,其实还有大大小小不少关于软件和硬件的问题。例如仿真时经常出现的大红 X、或是大蓝 Z;又或是看不懂的英文报错等等。对此,我增加的 display 语句对重要的变量进行输出,并且依据数据通路的连接方式追根溯源得到高阻 (X)状态的产生与初始化,未定义,值错误等许多问题有关。并且不断在约束文件增加内容以解决报错问题。在此之后,我解决问题的速度和能力也在不断提升。

在实验中遇到的问题同时也在不断启发着我,例如流水线 CPU 的结构是否还能简化,数据通路的连接是否太过于冗杂,代码的实现有没有逻辑漏洞等。这也促使着我不断追寻着软硬件中、各模块所遇到的问题的根源并将其解决。

经历了四五天的连续探索,让我成功完成本次实验的同时也带给了我不小的 成就感和满足感。同样也让我理解到计算机不只是软件,也不只是硬件,只有通 过软硬件的交叉结合,计算机才能发挥其作用。

参考文献

- [1] 张学镇, 汪西虎, 董嗣万, 等. 五级流水线 RISC-V 微处理器的研究与设计 [J/OL]. 计算机工程: 1-8. DOI: 10.19678/j.issn.1000-3428.0068146.
- [2] 计算机科学丛书: 计算机组成与设计: 硬件/软件接口[M/OL]. 机械工业出版 社, 2020. https://books.google.de/books?id=YeZbzgEACAAJ.
- [3] 杜岚, 王裕, 刘向峰, 等. 一种基于 RISC-V 架构的高性能嵌入式处理器设计 [J/OL]. 小型微型计算机系统, 2023, 44(12): 2865-2871. DOI: 10.20009/j.cnki. 21-1106/TP.2022-0253.
- [4] 赵博涵. RISC-V 标量处理器的应用与优化分析[J/OL]. 集成电路应用, 2024, 41 (03): 40-43. DOI: 10.19339/j.issn.1674-2583.2024.03.016.
- [5] 倪光南. 以全球视野谋划和推动开源 RISC-V 生态发展[J]. 科技导报, 2024, 42 (02): 1-2.
- [6] 潘树朋, 刘有耀. RISC-V 微处理器以及商业 IP 的综述[J]. 单片机与嵌入式系统应用, 2020, 20(06): 5-8+12.

教师评语评分

评语:				
	评分:			
	评阅人:			
		年	月	日

(备注:对该实验报告给予优点和不足的评价,并给出百分制评分。)