PROYECTOS PRIMER CORTE-CIRCUITOS DIGITALES 2

OSCAR JAVIER MACÍAS PIZO

Trabajo presentado a: Ing. Carlos Hernán Tobar Arteaga

UNIVERSIDAD DEL CAUCA
FACULTAD DE INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES
POPAYAN


2023

RESUMEN PROYECTO 1

Para este proyecto se planteó realizar diferentes chips en lenguaje VHDL que permitiera representar algunas compuertas lógicas que pueden ser útiles para el desarrollo de la asignatura en genera. Por lo tanto, en este documento se mostrará el trabajo realizado para cada compuerta evidenciando el código necesario para representar las compuertas lógicas ya mencionadas con su respectivo archivo de pruebas también hecho en lenguaje VHDL

NOT GATE

Este tipo de compuerta se representa de la siguiente manera



Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo de la compuerta

```
-- Architecture (Implementation)
| Control | Control |
| Control |
```

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo de la compuerta


```
report "Start of the test of NotGate"
severity note;

x_test <= '0';
wait for 1 ns;
assert f_test = '1'
  report "Falla para x = 0"
  severity failure;

x_test <= '1';
wait for 10 ns;
assert f_test = '0'
  report "Falla para x = 1"
  severity failure;</pre>
```

AND GATE

Este tipo de compuerta se representa de la siguiente manera



Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo de la compuerta

```
larchitecture arch of AndGate is
    signal x1 : std_logic;

begin
    x1 <= A nand B;
    X <= not x1;</pre>
```

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo de la compuerta


```
report "Inicio del test de AndGate"
    severity note;

A_test <= '0';
    B_test <= '0';
    wait for 10 ns;
    assert X_test = '0'
        report "Falla para {A,B,X} = {0,0,0}"
        severity failure;

A_test <= '0';
    B_test <= '1';
    wait for 10 ns;
    assert X_test = '0'
        report "Falla para {A,B,X} = {0,0,1}"
        severity failure;</pre>
```

OR GATE

Este tipo de compuerta se representa de la siguiente manera



Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo de la compuerta

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo de la compuerta

```
report "Inicio del test de Orgate"
     severity note;
     A test <= '0';
     B test <= '0';
      wait for 1 ns;
      assert X test = '1'
        report "Falla en {A,B}={0,0}"
        severity failure;
      A test <= '0';
     B test <= '1';
      wait for 1 ns;
      assert X test = '0'
       report "Falla en {A,B}={0,1}"
        severity failure;
      A test <= '1';
     B test <= '0';
      wait for 10 ns;
      assert X test = '0'
        report "Falla en {A,B}={1,0}"
        severity failure;
```

XOR GATE

Este tipo de compuerta se representa de la siguiente manera



Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo de la compuerta


```
Farchitecture arch of XorGate is
    signal x1, x2, x3, x4 : std_logic;
Fibegin
    x1 <= not A;
    x2 <= not B;
    x3 <= x1 and B;
    x4 <= x2 and A;
    X <= x3 or x4;
end architecture;</pre>
```

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo de la compuerta

```
begin
 report "Inicio de test para XorGate"
  severity note;
  A test <= '0';
  B_test <= '0';
  wait for 1 ns;
  assert X_test = '0'
    report "Falla para A = 0 and B = 0"
    severity failure;
  A test <= '0';
  B_test <= '1';
  wait for 1 ns;
  assert X test = '1'
    report "Falla en A = 0 and B = 1"
    severity failure;
 A test <= '1';
  B test <= '0';
  wait for 1 ns;
  assert X_test = '1'
    report "Falla en A = 1 and B = 0"
severity failure;
```

MUX

El multiplexor se representa de la siguiente forma gráficamente



Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo del multiplexor

```
Jarchitecture arch of MuxGate is
    signal x1, x2 : std_logic;


begin
    x1 <= ( not s ) and A;
    x2 <= s and B;
    X <= x1 or x2;
end architecture;</pre>
```

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo de la compuerta

```
report "Inicio del test para Mux"
severity note;
A_test <= '0';
B test <= '1';
s_test <= '0';
wait for 1 ns;
assert X test = '0'
  report "Falla en A=0, B=1 y s=0"
  severity failure;
A_test <= '0';
B test <= '0';
s_test <= '0';
wait for 1 ns;
assert X_test = '0'
  report "Falla en A=0, B=0 y s=0"
  severity failure;
A_test <= '1';
B_test <= '0';
s test <= '0';
wait for 1 ns;
assert X_test = '1'
  report "Falla en A=1, B=0 y s=0"
  severity failure;
```

MUX

El demultiplexor se representa de la siguiente forma gráficamente



Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo del multiplexor

```
larchitecture arch of DMuxGate is

begin
    X <= (not s) and A;
    Y <= A and s;
end architecture;</pre>
```

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo de la compuerta

```
report "Inicio del test de DMuxGate"
     severity note;
     A test <= '0';
      s test <= '0';
     wait for 1 ns;
     assert X test = '0';
     assert Y test = '0';
       report "Falla para A=0 y s=0"
       severity failure;
     A test <= '0';
      s test <= '1';
     wait for 1 ns;
     assert X test = '0';
     assert Y_test = '0';
       report "Falla para A=0 y s=1"
       severity failure;
```

NOT16

Esta compuerta es representada como la misma compuerta not ya expuesta pero ahora se trabajará con una cantidad de 16 bits, buscando el mismo objetivo que se mostró anteriormente

Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo de la compuerta

```
-- Architecture (Implementation)
Jarchitecture arch of Not16 is
]begin
   X(0) \le not A(0);
   X(1) \le not A(1);
   X(2) \le not A(2);
   X(3) \le not A(3);
   X(4) \ll not A(4);
   X(5) \le not A(5);
   X(6) \le not A(6);
   X(7) \le not A(7);
   X(8) \le not A(8);
   X(9) \le not A(9);
   X(10) \le not A(10);
   X(11) \le not A(11);
   X(12) \le not A(12);
   X(13) \le not A(13);
   X(14) \le not A(14);
  X(15) \le not A(15);
end architecture;
```

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo de la compuerta

```
report "Inicio del test para NotGate"
severity note;
A test <= "0000000000000000";
wait for 1 ns;
assert X test = "1111111111111111"
  severity failure;
A test <= "1111111111111111";
wait for 1 ns;
assert X test = "0000000000000000"
  report "Failure para A = [111111111111111]"
  severity failure;
A test <= "0100110000000011";
wait for 1 ns;
assert X test = "10110011111111100"
  report "Failure para A = [0100110000000011]"
  severity failure;
```

AND16

Esta compuerta es representada como la misma compuerta AND ya expuesta pero ahora se trabajará con una cantidad de 16 bits, buscando el mismo objetivo que se mostró anteriormente

Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo de la compuerta

```
begin
     x1(0) \le not A(0);
     x2(0) \le not B(0);
     X(0) \le x1(0) \text{ nor } x2(0);
     x1(1) \le not A(1);
     X(1) \le x1(1) \text{ nor } x2(1);
     x1(2) \le not A(2);

x2(2) \le not B(2);
     X(2) \le x1(2) \text{ nor } x2(2);
     x1(3) \le not A(3);

x2(3) \le not B(3);
     X(3) \le x1(3) \text{ nor } x2(3);
     x1(4) \le not A(4);

x2(4) \le not B(4);
     X(4) \le x1(4) \text{ nor } x2(4);
     x1(5) \le not A(5);
     x2(5) \le not B(5);
     X(5) \le x1(5) \text{ nor } x2(5);
     x1(6) \le not A(6);
     x2(6) \le not B(6);
     X(6) \le x1(6) \text{ nor } x2(6);
     x1(7) \le not A(7);
     x2(7) \le not B(7);

X(7) \le x1(7) nor x2(7);
```

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo de la compuerta

```
report "Inicio del test de pruebas para And16"
severity note;
A test <= "0000000000000000";
B test <= "0000000000000000;
wait for 1 ns;
assert X test = "0000000000000000"
  report "Falla en A=0000000000000000000000000000000000"
  severity failure;
A test <= "0000000000000000";
B test <= "1111111111111111";
wait for 1 ns;
severity failure;
A test <= "1111111111111111";
B test <= "1111111111111111";
wait for 1 ns;
assert X_test = "111111111111111"
  report "Falla en A=11111111111111 y B=111111111111111"
  severity failure:
```

OR16

Esta compuerta es representada como la misma compuerta OR ya expuesta pero ahora se trabajará con una cantidad de 16 bits, buscando el mismo objetivo que se mostró anteriormente

Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo de la compuerta

```
begin
   x1(0) \le A(0) \text{ nand } A(0);
   x2(0) \le B(0) \text{ nand } B(0);
   x1(1) \le A(1) \text{ nand } A(1);
   x2(1) \le B(1) \text{ nand } B(1);
   x1(2) \le A(2) \text{ nand } A(2);
   x2(2) \le B(2) \text{ nand } B(2);
   x1(3) \le A(3) \text{ nand } A(3);
   x2(3) \le B(3) \text{ nand } B(3);
   x1(4) \le A(4) \text{ nand } A(4);
   x2(4) \le B(4) \text{ nand } B(4);
   x1(5) \le A(5) nand A(5);
   x2(5) \le B(5) \text{ nand } B(5);
   x1(6) \le A(6) \text{ nand } A(6);
   x2(6) \le B(6) \text{ nand } B(6);
   x1(7) \le A(7) \text{ nand } A(7);
   x2(7) \le B(7) \text{ nand } B(7);
   x1(8) \le A(8) \text{ nand } A(8);
   x2(8) \le B(8) \text{ nand } B(8);
   x1(9) \le A(9) \text{ nand } A(9);
   x2(9) \le B(9) \text{ nand } B(9);
   x1(10) \le A(10) \text{ nand } A(10);

x2(10) \le B(10) \text{ nand } B(10);
   x1(11) \le A(11) \text{ nand } A(11);
   x2(11) \le B(11) \text{ nand } B(11);
   x1(12) \le A(12) \text{ nand } A(12);
   x2(12) \le B(12) \text{ nand } B(12);
   x1(13) \le A(13) nand A(13);
   x2(13) \le B(13) nand B(13);
   x1(14) \le A(14) \text{ nand } A(14);
   x2(14) \le B(14) \text{ nand } B(14);
   x1(15) \le A(15) \text{ nand } A(15);
   x2(15) \le B(15) \text{ nand } B(15);
```

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo de la compuerta

MUX16

Este tipo de multiplexor cumple la misma función que el ya expuesto pero ahora se trabajará con una cantidad de 16 bits, buscando el mismo objetivo que se mostró anteriormente

Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo del multplexor

```
begin
   mux15: MuxGate
       Port map (
           A => A(15),
           B => B(15),
            s \Rightarrow s
            X => X(15)
        );
    mux14: MuxGate
       Port map (
           A => A(14),
           B => B(14),
            s \Rightarrow s
            X \Rightarrow X(14)
        );
    mux13: MuxGate
        Port map (
            A \Rightarrow A(13),
            B \implies B(13),
            s \Rightarrow s
            X \Rightarrow X(13)
        );
```

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo del multiplexor

OR8WAY

Este tipo de compuerta cumple la misma función que el ya expuesto, pero ahora se trabajará con una cantidad de ocho entradas donde se realizará la operación OR entre ellas mismas hasta llegar a una única salida de respuesta teniendo en cuenta las entradas ya mencionadas

Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo de la compuerta

```
larchitecture arch of Or8Way is
    signal x1, x2, x3, x4, x5, x6 : std_logic := '0';

begin
    x1 <= (not A) nand (not B);
    x2 <= (not C) nand (not D);
    x3 <= (not E) nand (not F);
    x4 <= (not G) nand (not H);
    x5 <= (not x1) nand (not x2);
    x6 <= (not x3) nand (not x4);
    X <= (not x5) nand (not x6);</pre>
```

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo del multiplexor

```
report "Inicio de test para Orgate"
severity note;
   A test <= '0';
   B_test <= '0';
   C_test <= '0';
   D test <= '0';
   E_test <= '0';
   F_test <= '0';
   G_test <= '0';</pre>
   H_test <= '0';
   wait for 1 ns;
   assert X_test = '0'
       report "Failure en a=0, b=0, c=0, d=0, e=0, f=0, g=0 y h=0"
        severity failure;
   A test <= '1';
   B test <= '0';
   C_test <= '0';
D_test <= '0';
   E_test <= '0';
   F_test <= '0';
   G test <= '0';
   H test <= '0';
   wait for 1 ns;
    assert X_test = '1'
        report "Failure en a=1, b=0, c=0, d=0, e=0, f=0, g=0 y h=0"
        severity failure;
```

MUX4WAY16

Este tipo de multiplexor cumple la misma función que el ya expuesto, pero ahora se trabajará con una cantidad de cuatro entradas donde se apicararán operaciones lógicas que permitan dar con una salida de 16 bits

Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo de la compuerta

```
Jarchitecture archo of Mux4Way16 is
          signal x1, x2, x3, x4 : std logic;
                  x1 \ll (not s1) and (not s2) and A;
                 x2 \ll s1 and (not s2) and B;
                 x3 <= (not s1) and s2 and C;
                 x4 \le s1 and s2 and D;
                 X \ll x1 or x2 or x3 or x4;
                      mux15: Mux4way16
                          Port map(
A => A(15),
                             B \Rightarrow B(15),

C \Rightarrow D(15),
                             D => D(15),
                            s1 => s1,
s2 => s2,
                             X \Rightarrow X(15)
                      mux14: Mux4wav16
                          Port map(
A => A(14),
B => B(14),
                             C \Rightarrow C(14),

D \Rightarrow D(14),
                             s1 => s1,
s2 => s2,
                             X \Rightarrow X(14)
                      mux13: Mux4way16
                         Port map(
    A => A(13),
    B => B(13),
    C => C(13),
                             D => D(13),
                              s2 => s2,
```

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo del multiplexor

MUX8WAY16

Este tipo de multiplexor cumple la misma función que el ya expuesto, pero ahora se trabajará con una cantidad de ocho entradas donde se apicararán operaciones lógicas que permitan dar con una salida de 16 bits

Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo de la compuerta

```
Mux8Way15: Mux8Way
Port map (
A => A(15),
B => B(15),
C => C(15),
D => D(15),
E => E(15),
F => F(15),
G => G(15)
H => H(15),
s1 => s1,
s3 => s3,
X => X(15)
Mux8Way14 : Mux8Way
A => A(14),

B => B(14),
C => C(14),
E => E(14),
F => F(14),
G => G(14)
H => H(14)
s1 => s1.
s3 => s3,
X \Rightarrow X(14)
```

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo del multiplexor

DMUX4WAY

Este tipo de demultiplexor cumple la misma función que el ya expuesto, pero ahora se trabajará con una cantidad de cuatro entradas donde se apicararán operaciones lógicas que permitan dar con una única salida

Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo de la compuerta

```
end component;
begin
     DMux1: DMuxGate
     Port map (
           A => A
           s \Rightarrow s1,
           X => x1
            Y => x2
      );
      DMux2: DMuxGate
      Port map (
           A \Rightarrow x1,
           s \Rightarrow s2,
           X => X
           Y => Y
      );
      DMux3: DMuxGate
      Port map (
           A => x2
           s \Rightarrow s2,
           X =  Z_{r}
           Y => W
```

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo del multiplexor

```
report "Inicio del test para DMux4Way"
severity note;

A_test <= '0';
s1_test <= '0';
s2_test <= '0';
wait for 1 ns;
assert X_test = '0' and Y_test = '0' and Z_test = '0' and W_test = '0'
    report "Falla en A=0, s1=0 y s2=0"
    severity failure;

A_test <= '0';
s1_test <= '0';
s2_test <= '1';
wait for 1 ns;
assert X_test = '0' and Y_test = '0' and Z_test = '0' and W_test = '0'
    report "Falla en A=0, s1=0 y s2=1"
    severity failure;</pre>
```

DMUX8WAY

Este tipo de demultiplexor cumple la misma función que el ya expuesto, pero ahora se trabajará con una cantidad de ocho entradas donde se apicararán operaciones lógicas que permitan dar con una única salida

Mediante la arquitectura del chip en cuestión se plantea su respectiva arquitectura que realiza las operaciones necesarias para cumplir con el objetivo de la compuerta

```
begin
   DMux1 : DMuxGate
       Port map (
          s => s1,
          X \Rightarrow v1
     DMux2 : DMuxGate
       Port map (
         A => y1,
s => s2,
          x => y3,
          Y => Y4
       DMux3 : DMuxGate
       Port map(
         A \Rightarrow y2,
         s => s2,
          x \Rightarrow y5,
       );
```

Ahora se realiza un código de pruebas que permita evidenciar que efectivamente se está cumpliendo el objetivo del multiplexor

```
A_test <= '0';
sī_test <= '0';
s2_test <= '0';
sa_test <= '0';
waīt for 1 ns;
assert X1_test = '0' and X2_test = '0' and X3_test = '0' and X4_test = '0' and X5_test = '0' and X6_test = '0' and X7_test = '0' and X8_test = '0'
severity failure;

A_test <= '0';
s1_test <= '0';
s1_test <= '0';
s2_test <= '0';
s3_test <= '1';
waīt for 1 ns;
assert X1_test = '0' and X2_test = '0' and X3_test = '0' and X4_test = '0' and X6_test = '0' and X7_test = '0' and X8_test = '0'
s2_test <= '0';
s3_test <= '1';
waīt for 1 ns;
assert X1_test = '0' and X2_test = '0' and X3_test = '0' and X4_test = '0' and X5_test = '0' and X6_test = '0' and X7_test = '0' and X8_test = '0' report "Falla en A=0, s1=0, s2=0 y s3=1"
```

RESUMEN PROYECTO 2

HALF ADDER

Un half adder, también conocido como "semisumador", es aquel circuito lógico utilizado en electrónica digital y en diseño de circuitos digitales para sumar dos bits individuales. Su función principal es realizar la suma de dos números binarios de un solo bit y generar dos salidas: una suma y un acarreo

La arquitectura del circuito demuestra cuales son las operaciones necesarias para cumplir lo ya mencionado, teniendo en cuenta las entradas y sus respectivas salidas (suma y acarreo)

```
lentity HalfAdder is
lentity;
larchitecture HalfAdder_arch of HalfAdder is
lentity begin
lentity sum <= A xor B;
lentity HalfAdder is
lentity halfAdder
```

Igualmente se realiza un código de test de pruebas que permita comprobar que si se está cumpliendo la respectiva función del semisumador en diferentes casos

```
report "Start of the test of HalfAdder"
severity note;

A_test <= '0';
B_test <= '0';
wait for 1 ns;
assert sum_test = '0' and carry_test = '0'
   report "Falla para A=0 y B=0"
   severity failure;

A_test <= '0';
B_test <= '1';
wait for 1 ns;
assert sum_test = '1' and carry_test = '0'
   report "Falla para A=0 y B=1"
   severity failure;</pre>
```

FULL ADDER

Este sumador completo tiene como principal objetivo realizar la suma de tres bits de entrada, representados por dos bits individuales como en el caso anterior y asimismo, un bit de acarreo. Igualmente, como en el caso anterior se generan únicamente dos salidas: la suma y su respectivo acarreo

En el código se puedes observar como la arquitectura del sistema representa con x1 el acarreo adicional que se estará sumando a los dos bits adicionales

```
Barchitecture arch of FullAdder is
       signal x1, x2, x3 : std logic;
       component HalfAdder is
                      A : in std logic;
                      B : in std_logic;
                      sum : out std_logic;
                     carry : out std logic
        end component;
      begin
           HalfAdder1 : HalfAdder
                  Port map(
                           sum => x1,
                           carry => x2
                  );
            HalfAdder2 : HalfAdder
                 Port map(
                           A => x1.
                           B => C,
                           sum => sum,
                           carry => x3
            carry <= x2 or x3;
```

Asimismo, se comprueba el buen funcionamiento del sumador completo haciendo un test de pruebas aplicando diferentes casos y que efectivamente se identifique su veracidad

```
report "Inicio de test para FullAdder"
severity note;
A test <= '0';
B test <= '0';
C test <= '0';
wait for 1 ns;
assert sum test = '0' and carry test = '0'
  report "Falla para A=0, B=0 y C=0"
  severity failure;
A test <= '0';
B test <= '0';
C test <= '1';
wait for 1 ns;
assert sum test = '1' and carry test = '0'
  report "Falla para A=0, B=0 y C=1"
  severity failure;
```

ADD16

Este tipo de chip cumple un objetivo muy parecido al ya mencionado en los dos casos anteriores. La única particularidad de este caso es que sirve para realizar la suma de números con 16 bits de longitud cada uno. En el código es posible evidenciarlo de mejor manera

```
begin
FullAdder15: FullAdder
   Port map (
     A \Rightarrow A(15),
      B => B(15),
      C => x1(15),
      sum => sum(15),
      carry => carry
FullAdder14: FullAdder
   Port map (
     A \Rightarrow A(14),
      B => B(14),
      C => x1(14),
      sum => sum(14),
      carry => x1(15)
FullAdder13: FullAdder
   Port map (
      A \Rightarrow A(13),
      B => B(13),
      C => x1(13),
      sum => sum(13)
      carry => x1(14)
```

Se comprueba asimismo la veracidad de los resultados realizando un test de pruebas que permita mostrar como se tomaría la suma de los respectivos términos de 16 de bits obteniendo como salidas su respectiva suma y acarreo

INC16

Este tipo de chip es bastante fácil de entender, ya que como su mismo nombre lo dice es un incrementador, pero con la particularidad de que se encargar de 1 al numero binario especifico de entrada de 16 bits. Por lo tanto, se aplica el mismo procedimiento para que las salidas, la suma y el acarreo quede en términos de 16 bits

```
sum(15) \le A(15) xor B(15);
sum(14) \le A(14) xor B(14);
sum(13) \le A(13) xor B(13);
sum(12) \le A(12) xor B(12);
sum(11) \le A(11) xor B(11);
sum(10) \le A(10) xor B(10);
sum(9) \le A(9) xor B(9);
sum(8) \le A(8) xor B(8);
sum(7) <= A(7) xor B(7);
sum(6) <= A(6) xor B(6);
sum(5) \ll A(5) xor B(5);
sum(4) \le A(4) xor B(4);
sum(3) \le A(3) xor B(3);
sum(2) \le A(2) xor B(2);
sum(1) <= A(1) xor B(1);
sum(0) <= A(0) xor B(0);
carry(15) \le A(15) \text{ and } B(15);
carry(14) \le A(14) and B(14);
carry(13) \le A(13) \text{ and } B(13);
carry(12) \le A(12) and B(12);
carry(11) \le A(11) \text{ and } B(11);
carry(10) \le A(10) \text{ and } B(10);
carry(9) \ll A(9) \text{ and } B(9);
carry(8) \leftarrow A(8) and B(8);
carry(7) \le A(7) \text{ and } B(7);
carry(6) \ll A(6) and B(6);
carry(5) \leftarrow A(5) and B(5);
carry(4) \ll A(4) and B(4);
carry(3) \leftarrow A(3) and B(3);
carry(2) \ll A(2) and B(2);
carry(1) <= A(1) and B(1);
carry(0) \ll A(0) and B(0);
```

Y se realiza el respectivo test de pruebas para dar con los resultados esperados

```
A_test <= "000000000000000000;
B_test <= "00000000000000000;
wait for 1 ns;
assert (sum_test = "00000000000000000) and (carry_test = "000000000000000)
    report "Falla para A=0000000000000 y B=00000000000000

severity failure;

A_test <= "0000000000000000;
B_test <= "111111111111111111;
wait for 1 ns;
assert (sum_test = "111111111111111") and (carry_test = "000000000000000")
    report "Falla para A=0000000000000 y B=11111111111111"</pre>
```

ALU

Este chip tiene como principal objetivo ejecutar diferentes operaciones aritméticas como suma, resta, multiplicación o división y asimismo, operaciones lógicas como AND, OR, NOT, XOR. Estas operaciones lógicas son las que se han utilizado en ambos proyectos, por lo tanto estas serán las aplicadas a nuestra ALU como se muestra a continuación.

```
Barchitecture arch of ALU is
    signal x1, x2, x3, x4 : std_logic := '0';
    signal y1, y2, y3, y4 : std_logic;

begin
    x1 <= (not A) nand (not B);
    x2 <= (A and(not B)) or ((not A) and B);
    x3 <= (not A) nor (not B);
    x4 <= not A;
    y1 <= (not s1) and (not s2) and x1;
    y2 <= s1 and (not s2) and x2;
    y3 <= (not s1) and (not s2) and x3;
    y4 <= s1 and s2 and x4;

X <= x1 or x2 or x3 or x4;</pre>
```

Asimismo, se comprueba con algunos ejemplos en el respectivo test para corroborar los resultados

```
report "Inicio para test de una ALU"
    severity note;
    x1 test <= '0';
    x2 test <= '0';
    x3 test <= '0';
    x4 test <= '0';
    s1 test <= '0';
    s2 test <= '0';
    wait for 1 ns;
    assert X test ='0'
           report"Falla para x1=0, x2=0, x3=0, x4=0, s1=0 y s2=0"
            severity failure;
    x1 test <= '0';
    x2 test <= '0';
    x3 test <= '0';
    x4 test <= '1';
    s1 test <= '0';
    s2 test <= '0';
    wait for 1 ns;
    assert X test ='0'
            report"Falla para x1=0, x2=0, x3=0, x4=1, s1=0 y s2=0"
            severity failure;
```