

# Задачи домашнего задания 02

---

## 01\_edge\_and\_pulse\_detection

---

Напишите детектор однократного сигнала (010).

Для формата вывода посмотрите

`$display` в файле `testbench.sv`.

## 02\_single\_and\_double\_rate\_fibonacci

---

Сделайте модуль, который генерирует 2 числа Фибоначчи за такт.

## 03\_serial\_adder\_using\_logic\_operations\_only

---

Напишите последовательный сумматор, используя только операторы `^` (XOR), `|` (OR), `&` (AND) и `~` (NOT).

Информацию про однобитный полный сумматор можно найти в книге Харрис и Харрис или на [Википедии](#).

Для формата вывода посмотрите

`$display` в файле `testbench.sv`.

## 04\_serial\_adder\_with\_vld

---

Напишите модуль, реализующий последовательное сложение двух чисел (сложение одной пары бит за такт). У модуля есть входы `a` и `b`, выход `sum`.

Также, у модуля есть контрольные сигналы `vld` и `last`.

Сигнал `vld` означает, что входные сигналы являются валидными. Сигнал `last` означает, что получены последние биты чисел.

Когда `vld` в 1, модуль должен сложить `a` и `b` и выдать сумму `sum`.

Когда `last` в 1, модуль должен выдать сумму и сбросить свое состояние на начальное, но только если сигнал `vld` тоже в 1, иначе `last` должен игнорироваться.

Когда `rst` в 1, модуль должен сбросить свое состояние на начальное.

## 05\_serial\_comparator\_most\_significant\_first

---

Напишите модуль, который последовательно сравнивает 2 числа.

Входы модуля `a` и `b` - это биты от двух чисел, причем старшие биты идут первыми.

Выходы модуля `a_less_b`, `a_eq_b` и `a_greater_b` должны показывать отношение между `a` и `b`.

Модуль также должен использовать входы `clk` и `rst`.

Для формата вывода посмотрите

`$display` в файле `testbench.sv`.

## 06\_serial\_comparator\_most\_significant\_first\_using\_fsm


Напишите последовательный компаратор, аналогичный предыдущему упражнению, но используя конечный автомат для определения выходов.  
Старшие биты приходят первыми.

## 07\_halve\_tokens

Задание:

Реализуйте последовательный модуль, который вдвое сократит количество входящих токенов "1" (логических единиц).

Временная диаграмма:



## 08\_double\_tokens


Задание:

Реализуйте последовательный модуль, который удваивает каждый входящий токен "1" (логическую единицу).

Модуль должен обрабатывать удвоение как минимум для 200 токенов "1", поступающих подряд.

В случае, если модуль обнаруживает более 200 последовательных токенов "1", он должен выставить флаг ошибки переполнения. Ошибка переполнения должна быть фиксированной (sticky). Как только ошибка появится, единственный способ устранить ее - использовать сигнал сброса "rst".

Временная диаграмма:




## 09\_round\_robin\_arbiter\_with\_2\_requests

Задание:

Реализуйте модуль "арбитр", который принимает до двух запросов и предоставляет разрешение на работу (grant) одному из них.

Модуль должен поддерживать внутренний реестр, который отслеживает, кто из запрашивающих следующий в очереди на получение гранта.

Временная диаграмма:



# 10\_serial\_to\_parallel

Задание:

Реализуйте модуль, который преобразует последовательные данные в параллельное многоразрядное значение.

Модуль должен принимать одноразрядные значения с "valid" интерфейсом последовательным образом.

После накопления битов ширины модуль должен выставить сигнал "parallel\_valid" и выставить данные.

Временная диаграмма:

