Sistemas Embebidos

Practica 4. Lenguaje ensamblador del Atmega2560

Objetivos:

- Que el estudiante conozca el conjunto de instrucciones que soporta el MCU Atmega2560.
- Que el estudiante conozca las directivas básicas del ensamblador para el AVR Atmega2560
- Que el estudiante programe rutinas en lenguaje ensamblador para controlar un motor de pasos.

Material

- Software Atmel Studio 7
- Tarjeta protoboard
- Tarjeta Arduino Atmega
- Módulo Puente-H L298N
- 2 Resistencias de 10KΩ 1/2W
- 2 LEDs
- 2 Interruptores push-button
- Cables de conexión

1. Instrucciones del MCU Atmega2560

La Unidad de Procesamiento Central (CPU) del Microcontrolador (MCU) Atmega2560 tiene una arquitectura RISC (*Reduced Instruction Set Computing, Reducido Conjunto de Instrucciones*), la filosofía de los procesadores RISC es que tengan hardware menos complejo para soportar un conjunto de instrucciones reducido, esto permite que las instrucciones sean ejecutadas de una manera más eficiente y rápida, por lo regular una instrucción por ciclo del reloj. Los procesadores CISC (*Complex Intruction Set Computing*) son procesadores con arquitectura más compleja, tienen instrucciones de mayor nivel de abstracción, con el fin de que el compilador pueda llevar una instrucción de alto nivel a una instrucción a nivel de CPU y mejorar en lo general el desempeño de la computadora (pero con un hardware más complejo), es por esto que las arquitecturas CISC tienen un conjunto de instrucciones mucho más alto que una arquitectura RISC. Por ejemplo, una simple multiplicación, en una arquitectura RISC tendría que codificarse con cuatro instrucciones de un solo ciclo (dos lecturas de memoria a registros, una multiplicación y un almacenamiento de un registro a memoria), en cambio en una arquitectura CISC, lo realizaría con una sola instrucción de varios ciclos (instrucción de multiplicación con operandos en modo de direccionamiento indirecto y directo).

En las tablas 1, 2, 3 y 4, se muestra la mayoría de las instrucciones que soporta el MCU Atmega2560, agrupadas en instrucciones aritméticas y lógicas, instrucciones de transferencia de datos, instrucciones de control e instrucciones a nivel de bit.

Tabla 1.1. Instrucciones Aritméticas y Lógicas

Mnemónico	Pseudocódigo	Nombre	Descripción
ADD Rd,Rr	Rd ← Rd + Rr	Suma sin acarreo	Suma dos registros sin el bit de acarreo Rd, Rr ∈ {R0, R1,, R31}
ADC Rd,Rr	Rd ← Rd + Rr + C	Suma con acarreo	Suma dos registros y el bit de acarreo Rd, Rr ∈ {R0, R1,, R31}
ADIW Rd,k	Rd+1: Rd ← Rd+1: Rd + k	Suma de 16-bits con constante	Suma una constante con una palabra almacenada en un par de registros $Rd \in \{R24,R26,R28,R30\}$ $k \in \{0,1,2,,63\}$
SUB Rd,Rr	Rd ← Rd - Rr	Resta sin acarreo	Resta el contenido de dos registros Rd, Rr ∈ {R0, R1,, R31}

SUBI Rd,k	Rd ← Rd - k	Resta de constante	Resta el contenido de un registro con una
			constante de 8 bits
			$Rd \in \{R16, R17,, R31\}$
SBC Rd,Rr	Rd ← Rd - Rr - C	Resta con acarreo	$k \in \{0, 1,, 255\}$ Resta dos registros y el bit de acarreo
SBC Ru,Ri	Nu C Nu - Ni - C	Resta con acarreo	Rd, Rr ∈ {R0, R1,, R31}
SBCI Rd,k	Rd ← Rd - k - C	Resta de constante	Resta una constante a un registro y resta el
		con acarreo	bit de acarreo
			Rd ∈ {R16, R17,, R31}
			k∈ {0, 1,2,, 255}
SBIW Rd,k	Rd+1: Rd ← Rd+1: Rd - k	Resta de 16-bits	Resta una constante con una palabra
		con acarreo	almacenada en un par de registros
			$Rd \in \{R24, R26, R28, R30\}$
AND Rd,Rr	Rd ← Rd ∧ Rr	Y-lógica	k∈ {0, 1,2,, 63} Realiza una operación Y-Lógica a nivel de
AND IXU,IXI	Ku ← Ku ∧ Ki	1-logica	bit entre ambos registros
			Rd, Rr ∈ {R0, R1,, R31}
ANDI Rd,k	Rd ← Rd ∧ k	Y-lógica con	Realiza una operación Y-lógica a nivel de bit
,	114 (114)(11	constante	con el contenido de un registro con una
			constante de 8 bits
			Rd ∈ {R16, R17,, R31}
			k ∈ {0, 1,, 255}
OR Rd,Rr	$Rd \leftarrow Rd \vee Rr$	O-lógica	Realiza una operación O-Lógica a nivel de
			bit entre ambos registros
ODI Dati	514.51	O Iámico com	$Rd, Rr \in \{R0, R1,, R31\}$
ORI Rd,k	$Rd \leftarrow Rd \lor k$	O-lógica con	Realiza una operación O-lógica a nivel de bit
		constante	con el contenido de un registro con una constante de 8 bits
			Rd ∈ {R16, R17,, R31}
			k ∈ {0, 1,, 255}
EOR Rd,Rr	Rd ← Rd ⊕ Rr	O Exclusiva-lógica	Realiza una operación O-Exclusiva- a nivel
	The Cittle of the		de bit entre ambos registros
			Rd, Rr ∈ {R0, R1,, R31}
COM Rd	Rd ← ¬ Rd	Complemento a 1	Complemento a 1. Cambia ceros por unos y
			unos por ceros
			Rd ∈ {R0, R1,, R31}
NEG Rd	Rd ← - Rd	Complemento a 2	Complemento a 2. Cambia de signo el
			registro Rd
INC Rd	Rd ← Rd + 1	Incremento	Rd ∈ {R0, R1,, R31} Incrementa a uno el registro Rd
INC Nu	Nu C Nu + I	Incremento	Rd ∈ {R0, R1,, R31}
DEC Rd	Rd ← Rd – 1	Decremento	Decrementa en uno el registro Rd
			Rd ∈ {R0, R1,, R31}
CLR Rd	Rd ← 0x00	Limpiar un registro	Establece a cero todos los bits del Rd
		<u> </u>	Rd ∈ {R0, R1,, R31}
SER Rd	Rd ← 0xFF	Enciende todos los	Establece a uno todos los bits del Rd
		bits de un registro	Rd ∈ {R16, R17,, R31}
CBR Rd, k	$Rd \leftarrow Rd \wedge (\neg k)$	Apagar bits en un	Establece a cero los bits especificados por
		registro	k, en el registro Rd.
			Rd ∈ {R16, R17,, R31}
SBR Rd, k	Rd ← Rd ∨ k	Enciende bits en	$k \in \{0, 1,, 255\}$ Establece a uno los bits especificados por k,
JUIN ING, K	Nu V Nu V K	un registro	en el registro Rd.
			Rd ∈ {R16, R17,, R31}
			k ∈ {0, 1,, 255}
TST Rd	Rd ← Rd ∧ Rd	Prueba de cero o	Prueba si el registro Rd es cero o negativo.
		negativo	El registro Rd permanece sin cambio
			Rd ∈ {R0, R1,, R31}
MUL Rd, Rr	$R1:R0 \leftarrow Rd \times Rr (UU)$	Multiplicación sin	Multiplicación de 8-bits sin signo entre Rd y
		signo	Rr, el resultado se almacena en R1:R0
MIII 0 D : 5	D4 D0 (D4 D (00)	88 1/1 11 1/	Rd Rr ∈ {R0, R1,, R31}
MULS Rd, Rr	R1:R0 ← Rd x Rr (SS)	Multiplicación con	Multiplicación de 8-bits con signo entre Rd y
		signo	Rr, el resultado se almacena en R1:R0
MIII CII DA Dr	D1:D0 ← Dd v Dr (CLI)	Multiplicación can	Rd Rr ∈ {R16, R17,, R31}
MULSU Rd, Rr	R1:R0 ← Rd x Rr (SU)	Multiplicación con y sin signo	Multiplicación de 8-bits con signo y sin signo entre Rd y Rr, el resultado se almacena en
		y Sill Signo	R1:R0 con signo.
			Rd Rr ∈ {R16, R17,, R31}
	The state of the s	1	[,,,]

FMUL Rd, Rr	R1:R0 ← (Rd x Rr)<<1 (UU)	Multiplicación Q7 sin signo	Multiplicación fraccionaria Q7 de 8-bits sin signo entre Rd y Rr, el resultado se almacena en R1:R0 en Q15 Rd Rr ∈ {R0, R1,, R31}
FMULS Rd, Rr	R1:R0 ← (Rd x Rr)<<1 (SS)	Multiplicación Q7 con signo	Multiplicación fraccionaria Q7 de 8-bits con signo entre Rd y Rr, el resultado se almacena en R1:R0 en Q15 Rd Rr ∈ {R16, R17,, R31}
FMULSU Rd, Rr	R1:R0 ← (Rd x Rr)<<1 (SU)	Multiplicación Q7 sin y sin signo	Multiplicación fraccionaria Q7 de 8-bits con signo y sin signo entre Rd y Rr, el resultado se almacena en R1:R0 con signo en Q15. Rd Rr ∈ {R16, R17,, R31}
			Rd Rr ∈ {R16, R17,, R31}

Tabla 1.2. Instrucciones de transferencias de datos

Mnemónico	Pseudocódigo	Nombre	Descripción
MOV Rd,Rr	Rd ← Rr	Copiar un registro	Copiar el contenido del registro Rr en Rd. Rd, Rr ∈ {R0, R1,, R31}
MOVW Rd,Rr	Rd+1:Rd ← Rr+1:Rr	Copia registro de 16 bits.	Copia el contenido de un par de registros a otro par de registro en modo de 16-bits Rd, Rr ∈ {R0, R1,, R31}
LDI Rd,k	Rd ← k	Carga inmediata	Carga al registro Rr con la constante k en modo de direccionamiento inmediato. Rd \in {R16, R17,, R31} k \in {0, 1,2,,255}
LDS Rd,k	Rd ← *(k)	Carga de forma directa	Carga el registro Rd, con el contenido de la dirección de memoria de datos apuntada por k Rd ∈ {R0, R1,, R31} k∈ {0, 1,2,,65535}
LD Rd, indexR	Rd ← *(indexR)	Carga indirecta de la memoria de datos	Carga al registro Rd, con el contenido de la casilla de memoria apuntada por el registro índice indexR. Rd ∈ {R0, R1,, R31}
LD Rd, indexR+	Rd ← *(indexR) indexR ← indexR + 1	Carga indirecta de la memoria de datos con post- incremento	 indexR ∈ {X, Y, Z} Carga al registro Rd, el contenido de la casilla de memoria de datos apuntada por el registro índice indexR y después se incrementa el registro indexR. Rd ∈ {R0, R1,, R31} indexR ∈ {X, Y, Z}
LD Rd, -indexR	indexR ← indexR - 1 Rd ← *(indexR)	Carga indirecta de la memoria de datos con pre- decremento	Decrementa en uno al registro indexR, después, se carga al registro Rr, con el contenido de la casilla de memoria de datos apuntada por el registro índice indexR. Rd ∈ {R0, R1,, R31} indexR ∈ {X, Y, Z}
LDD Rd, indexR + d	Rd ← *(indexR + d)	Carga indirecta de la memoria de datos con desplazamiento	Carga al registro Rr, con el contenido de la casilla de memoria que tiene la dirección obtenida con el resultado de la suma del registro índice indexR más la constante d , Rd \in {R0, R1,, R31} indexR \in {Y, Z} $d \in$ {0, 1,2,,63}
STS k, Rr	*(k) ← Rr	Almacenamiento en forma directa a memoria de datos	Almacena el registro Rr, en la casilla de memoria de datos cuya dirección es k Rd ∈ {R0, R1,, R31} k∈ {0, 1,2,,65535}
ST indexR, Rr	*(indexR) ← Rr	Almacenamiento en forma indirecta a la memoria de datos	Almacena el registro Rr en la casilla de memoria de datos apuntada por el registro índice indexR. Rd ∈ {R0, R1,, R31}
			$indexR \in \{X, Y, Z\}$

ST indexR+, Rr	*(indexR) ← Rr indexR ← indexR + 1	Almacenamiento en forma indirecta en la memoria de datos con post- incremento	Almacena el registro Rr en la casilla de memoria de datos apuntada por el registro índice indexR y después se incrementa el registro indexR. Rd ∈ {R0, R1,, R31} indexR ∈ {X, Y, Z}
ST -indexR, Rr	indexR ← indexR - 1 *(indexR) ← Rr	Almacenamiento en forma indirecta en la memoria de datos con pre- decremento	Decrementa al registro índice indexR en uno y después, almacena el registro Rr en la casilla de memoria de datos con dirección apuntada por el registro índice indexR. Rd ∈ {R0, R1,, R31} indexR ∈ {X, Y, Z}
STD indexR + d, Rr	*(indexR + d) ← Rr	Almacenamiento en forma indirecta en la memoria de datos con desplazamiento	Almacena el registro Rr en la casilla de memoria que tiene la dirección obtenida con el resultado de la suma del registro índice indexR más la constante d , Rd \in {R0, R1,, R31} indexR \in {Y, Z} $d \in$ {0, 1,2,,63}
LPM	R0 ← *(Z)	Carga indirecta de la memoria de programa	Carga al registro R0, con el contenido de la casilla de memoria de programa apuntada por el registro índice Z.
LPM Rd, Z	Rd ← *(Z)	Carga indirecta de la memoria de programa	Carga al registro Rd, con el contenido de la casilla de memoria programa apuntada por el registro índice Z. Rd ∈ {R0, R1,, R31}
LD Rd, Z+	Rd ← *(Z) Z ← Z + 1	Carga indirecta de la memoria de programa con post-incremento	Carga al registro Rd, con el contenido de la casilla de memoria de programa apuntada por el registro índice Z, después se incrementa el registro Z en uno. Rd ∈ {R0, R1,, R31}
SPM	*(RAMPZ:Z) ← R1:R0	Almacenamiento en forma indirecta a la memoria de programa	Almacena el dato de 16-bits contenido en los registros R1:R0, en la casilla de memoria de programa con dirección apuntada por el registro índice Z. NOTA: Para escribir en la memoria flash, es necesario realizar un procedimiento especifico
SPM Z, Rr	*(Z) ← Rr	Almacenamiento en forma indirecta a la memoria de programa	Almacena el registro Rr en la casilla de memoria de programa apuntada por el registro índice Z. NOTA: Para escribir en la memoria flash, es necesario realizar un procedimiento especifico Rd ∈ {R0, R1,, R31}
SPM Z+, Rr	*(Z) ← Rr Z ← Z+ 1	Almacenamiento en forma indirecta en la memoria de programa con post-incremento	Almacena el registro Rr en la casilla de memoria de programa apuntada por el registro índice Z y después se incrementa el registro Z en uno. Rd ∈ {R0, R1,, R31}
IN Rd,k	Rd \leftarrow *(k) k \in {I/0 Registers}	Carga un desde el espacio de direcciones I/O Reg	Carga el registro Rd, con el contenido de la casilla de memoria situada en la dirección relativa a la sección I/O dada por k. Rd ∈ {R0, R1,, R31} k∈ {0, 1,2,,63}
OUT k, Rr	*(k) ← Rr k∈ {I/0 Registers}	Almacenamiento hacia el espacio de memoria I/O	Almacena el registro Rd, en la casilla de memoria determinada por la dirección relativa k en el espacio I/O Rd ∈ {R0, R1,, R31} k∈ {0, 1,2,,63}
PUSH Rr	*(SP) ← Rr SP ← SP - 1	Guarda un registro a la pila	Guarda el registro Rr en la casilla de memoria apuntada por el registro SP (Stack Pointer), después se decrementa en uno el registro SP.

			Rd ∈ {R0, R1,, R31}
POP Rd	SP ← SP + 1 Rd ← *(SP)	Extrae un dato de la pila	Incrementa en uno el registro SP (Stack Pointer), después extrae el dato del tope de la pila y lo almacena en el registro Rd. $Rd \in \{R0, R1,, R31\}$
XCH Z, Rd	*(Z) ← Rd Rd ← *(Z)	Intercambio	Intercambia el contenido del registro Rd con un dato en memoria de datos apuntado por el registro índice Z. $Rd \in \{R0, R1,, R31\}$
LAS Rd	$*(Z) \leftarrow Rd \lor *(Z)$ Rd $\leftarrow *(Z)$	Carga y Establece	Carga el registro Rd con el contenido de la casilla de memoria de datos apuntada por Z y enciende los bits, especificados en el registro Rd, de la misma casilla de memoria. $Rd \in \{R0, R1,, R31\}$
LAC Rd	$ \begin{array}{l} *(Z) \leftarrow \neg Rd \wedge *(Z) \\ Rd \leftarrow *(Z) \end{array} $	Carga y Limpia	Carga el registro Rd con el contenido de la casilla de memoria de datos apuntada por Z y apaga los bits, especificados en el registro Rd, de la misma casilla de memoria. Rd \in {R0, R1,, R31}
LAT Rd	$*(Z) \leftarrow Rd \oplus *(Z)$ Rd $\leftarrow *(Z)$	Carga y conmuta	Carga el registro Rd con el contenido de la casilla de memoria de datos apuntada por Z y conmuta los bits, especificados en el registro Rd, de la misma casilla de memoria. Rd \in {R0, R1,, R31}

Tabla 1.3. Instrucciones de salto

Mnemónico	Pseudocódigo	Nombre	Descripción
RJMP k	PC ← PC + k + 1	Salto relativo	Salto relativo, el contador de programa PC se incremente a la dirección de memoria de programa dada por PC + k + 1
IJMP	PC(15:0) ← Z	Salto indirecto	Salto indirecto, el contador de programa PC se actualiza con la dirección de programa dada por el registro índice Z.
EIJMP	PC(15:0) ← Z PC(21:16) ← EIND	Salto indirecto extendido	Salto indirecto de forma extendida, el contador de programa PC se actualiza con la dirección de programa formada por la unión de los registros EIND:Z.
JMP k	PC ← k	Salto incondicional	Salto incondicional, el contador de programa PC se actualiza con el valor de la constante k
RCALL k	*(SP) ← PC + 1 SP ← SP - 1 PC ← PC + k + 1	Llamada relativa a subrutina	Llamada relativa a subrutina, La dirección de regreso (La dirección de la siguiente instrucción de RCALL) es almacenada en la pila y se actualiza el PC a la dirección donde está definida la subrutina (PC + k + 1).
ICALL k	*(SP) \leftarrow PC + 1 SP \leftarrow SP - 1 PC(15:0) \leftarrow Z	Llamada indirecta a subrutina	Llamada indirecta a subrutina, La dirección de regreso (La dirección de la siguiente instrucción de ICALL) es almacenada en la pila y se actualiza el PC a la dirección almacenada en el registro índice Z.
CALL k	*(SP) ← PC + 1 SP ← SP - 1 PC ← k	Llamada a subrutina	Llamada a subrutina, La dirección de regreso (La dirección de la siguiente instrucción de CALL) es almacenada en la pila y se actualiza el PC con la constante k.
RET	PC ← *(SP) SP ← SP + 1	Regreso de subrutina	Regreso de subrutina, se extrae de la pila la dirección de regreso de subrutina y es almacenada en el PC

RETI	PC ← *(SP) SP ← SP + 1 SREG.I ← 1	Regreso de subrutina	Regreso de interrupción, se extrae de la pila la dirección de regreso de interrupción y es almacenada en el PC. Se activa la bandera de interrupción I en el registro SREG.
CP Rd, Rr	Rd – Rr	Comparación	Compara dos registros. Esta instrucción realiza la operación de resta, sin realizar ninguna modificación en los registros, su función es solo para activar las banderas en el registro de estado (SREG) Rd, Rr ∈ {R0, R1,, R31}
			Na, Ni C [No, Ni,, No i]
CPC Rd, Rr	Rd – Rr - C	Comparación con acarreo	Compara dos registros con acarreo. Esta instrucción realiza la operación de resta con acarreo, sin realizar ninguna modificación en los registros, su función es solo para activar las banderas en el registro de estado (SREG) Rd, Rr∈ {R16, R17,, R31}
CPI Rd, k	Rd – k	Comparación con una constante	Compara el registro Rd con la constante k. Esta instrucción realiza la operación de resta, sin alterar al registro Rd, su función es solo para activar las banderas en el registro de estado (SREG)
			$k \in \{0, 1,, 255\}$ $Rd \in \{R0, R1,, R31\}$
CPSE Rd, Rr	If (Rd – Rr)	Comparación y saltar la próxima instrucción	Compara dos registros, si son iguales entonces salta a la segunda instrucción que le sigue, de lo contrario continua con la instrucción siguiente. Su función principal, es junto con una instrucción de salto, realizar fácilmente estructuras de control .
			$Rd, Rr \in \{R0, R1,, R31\}$
SBRC Rr, b	If (Rr.b = 0) PC ← PC + 2 else PC ← PC + 1	Saltar la próxima instrucción si un bit es cero.	Salta la próxima instrucción si el bit <i>b</i> en el registro Rr es cero, de lo contrario continua con la instrucción siguiente. Esta instrucción, junto con una instrucción de salto, permite realizar fácilmente estructuras de control.
			$Rr \in \{R0, R1,, R31\}$ $b \in \{0, 1,, 7\}$
SBRS Rr, b	If (Rr.b = 1) PC ← PC + 2 else PC ← PC + 1	Saltar la próxima instrucción si un bit es uno.	Salta la próxima instrucción si el bit <i>b</i> en el registro Rr es uno, de lo contrario continua con la instrucción siguiente. Esta instrucción, junto con una instrucción de salto, permite realizar fácilmente estructuras de control .
			$Rr \in \{R0, R1,, R31\}$ $b \in \{0, 1,, 7\}$
SBIC k, b	If (*(k).b = 0) PC ← PC + 2 else PC ← PC + 1	Saltar la próxima instrucción si un bit de un registro I/O es cero.	Salta la próxima instrucción si el bit <i>b</i> en el registro I/O con dirección relativa k es cero, de lo contrario continua con la instrucción siguiente. Esta instrucción, junto con una instrucción de salto, permite realizar fácilmente estructuras de control .
			$k \in \{0, 1,, 31\}$ $b \in \{0, 1,, 7\}$
SBIS k, b	If (*(k).b = 1)	Saltar la próxima	Salta la próxima instrucción si el bit b en el

	PC ← PC + 2 else PC ← PC + 1	instrucción si un bit de un registro I/O es uno.	registro I/O con dirección relativa k es uno, de lo contrario continua con la instrucción siguiente. Esta instrucción, junto con una instrucción de salto, permite realizar fácilmente estructuras de control . $k \in \{0,1,,31\}$ $b \in \{0,1,,7\}$
BRBS b, k	If (SREG.b = 1) PC ← PC + k + 1 else PC ← PC + 1	Saltar si un bit de bandera está activado.	Salto relativo condicional, salta a una dirección relativa si el bit de bandera <i>b</i> en el registro de estado SREG esta activado.
			$k \in \{-64, -63, \dots, 62, 63\}$ $b \in \{0, 1, \dots, 7\}$
BRBC b, k	If (SREG.b = 0) PC ← PC + k + 1 else PC ← PC + 1	Saltar si un bit de bandera está en cero.	Salto relativo condicional, salta a una dirección relativa si el bit de bandera <i>b</i> en el registro de estado SREG es cero.
			$k \in \{-64, -63, \dots, 62, 63\}$ $b \in \{0, 1, \dots, 7\}$
BREQ k	If $(Z = 1)$ $PC \leftarrow PC + k + 1$ else $PC \leftarrow PC + 1$	Saltar si son iguales	Salto si son iguales, Si el bit bandera Z en el registro SREG es 1, salta a la posición relativa PC + k +1, de lo contrario continua con la siguiente instrucción. Por lo regular, esta instrucción es ejecutada después de una instrucción de comparación como CP, CPI, etc.
BRNE k	If (Z = 0) PC ← PC + k + 1 else PC ← PC + 1	Saltar si no son iguales	k ∈ {-64, -63,, 62, 63} Salto si no son iguales, Si el bit bandera Z en el registro SREG es 0, salta a la posición relativa PC + k +1, de lo contrario continua con la siguiente instrucción. Por lo regular, esta instrucción es ejecutada después de una instrucción de comparación como CP, CPI, etc.
BRCS k	If (C = 1)	Saltar si la bandera	$k \in \{-64, -63,, 62, 63\}$ Salto condicional relativo, Si el bit bandera C
	PC ← PC + k + 1 else PC ← PC + 1	de acarreo está activa	en el registro SREG es 1, salta a la posición relativa PC + k +1, de lo contrario continua con la siguiente instrucción.
BRCC k	If (C = 0) PC ← PC + k + 1 else PC ← PC + 1	Saltar si la bandera de acarreo es cero	$k \in \{-64, -63,, 62, 63\}$ Salto condicional relativo, Si el bit bandera C en el registro SREG es 0, salta a la posición relativa PC + k +1, de lo contrario continua con la siguiente instrucción. $k \in \{-64, -63,, 62, 63\}$
BRLO k	If $(C = 1)$ $PC \leftarrow PC + k + 1$ else $PC \leftarrow PC + 1$	Saltar si es menor (sin signo)	Salto condicional relativo, Si el bit bandera C en el registro SREG es 1, salta a la posición relativa PC + k +1, de lo contrario continua con la siguiente instrucción. Por lo regular, esta instrucción es ejecutada después de una instrucción de comparación como CP, CPI, etc., para comparar si un número entero sin signo es menor que otro. k ∈ {-64, -63,, 62, 63}
BRMI k	If $(N = 1)$ PC \leftarrow PC + k + 1 else PC \leftarrow PC + 1	Saltar si es negativo	Salto condicional relativo, Si el bit bandera N en el registro SREG es 1, salta a la posición relativa PC + k +1, de lo contrario continua con la siguiente instrucción. Por lo regular, esta instrucción es ejecutada después de una

			instrucción de comparación como CP, CPI, etc., para comparar si un número entero con signo es menor que otro. $k \in \{\text{-}64, \text{-}63, \dots, 62, 63\}$
BRPL k	If (N = 0) PC ← PC + k + 1 else PC ← PC + 1	Saltar si es positivo	Salto condicional relativo, Si el bit bandera N en el registro SREG es 0, salta a la posición relativa PC + k +1, de lo contrario continua con la siguiente instrucción. Por lo regular, esta instrucción es ejecutada después de una instrucción de comparación como CP, CPI, etc., para comparar si un número entero con signo es mayor que otro. k ∈ {-64, -63,, 62, 63}
BRSH k	If (C=0) PC←PC+k+1 else PC←PC+1	Saltar si es mayor o igual	Salto condicional relativo, Si el bit bandera C en el registro SREG es 0, salta a la posición relativa PC + k +1, de lo contrario continua con la siguiente instrucción. Por lo regular, esta instrucción es ejecutada después de una instrucción de comparación como CP, CPI, etc., para comparar si un número entero sin signo es mayor o igual que otro. $k \in \{-64, -63, \dots, 62, 63\}$
BRGE k	If (S = 0) PC ← PC + k + 1 else PC ← PC + 1	Saltar si es mayor o igual	Salto condicional relativo, Si el bit bandera S en el registro SREG es 0, salta a la posición relativa PC + k +1, de lo contrario continua con la siguiente instrucción. Por lo regular, esta instrucción es ejecutada después de una instrucción de comparación como CP, CPI, etc., para comparar si un número entero con signo es mayor o igual que otro. $k \in \{-64, -63, \dots, 62, 63\}$
BRLT k	If (S = 1) PC ← PC + k + 1 else PC ← PC + 1	Saltar si es mayor o igual	Salto condicional relativo, Si el bit bandera S en el registro SREG es 1, salta a la posición relativa PC + k +1, de lo contrario continua con la siguiente instrucción. Por lo regular, esta instrucción es ejecutada después de una instrucción de comparación como CP, CPI, etc., para comparar si un número entero con signo es menor que otro. k ∈ {-64, -63,, 62, 63}

Tabla 1.4. Instrucciones a nivel de bit

Mnemónico	Pseudocódigo	Nombre	Descripción
LSL Rd	C ← Rd(7) Rd ← Rd<<1	Corrimiento lógico hacia la izquierda	Hacer un corrimiento a la izquierda de los bits del registro Rd, el bit 7 se amacena en el bit de acarreo (C)
	Rd C ← b7b0 ← 0		Rd, Rr ∈ {R0, R1,, R31}
LSR Rd	C ← Rd(0) Rd ← Rd>>1 Rd 0 → b7b0 → C	Corrimiento lógico hacia la derecha	Hacer un corrimiento a la derecha de los bits del registro Rd, el bit 0 se amacena en el bit de acarreo (C) Rd, Rr ∈ {R0, R1,, R31}

ROR Rd $C \leftarrow Rd(0)$ $Rd \leftarrow Rd >> 1$ Corrimiento rotatorio hacia la derecha Hacer un corrimiento a la de los bits del registro Rd, el amacena en el bit de acarreo a su vez es almacenado en el Rd, $Rr \in \{R0, R1,, R31\}$ ASR Rd $Rd \leftarrow Rd >> 1$ $Rd(7) \leftarrow Rd(6)$ Corrimiento aritmético hacia la derecha Hacer un corrimiento a la de los bits del registro Rd, el amacena en el bit 7 (bit de sig Rd, $Rr \in \{R0, R1,, R31\}$ SBI k,b *(k).b $\leftarrow 1$ Enciende un bit an el registro I/O Enciende el bit establecido p	bit 0 se (C) y este bit 7 erecha de bit 6 se
$Rd(7) \leftarrow Rd(6)$ Rd Rd $b7$ BRd Rd Rd Rd Rd Rd Rd Rd	bit 6 se
k \in {I/0 Registers} en el registro I/O registro I/O con dirección relat k \in {0, 1,,63} b \in {0, 1,,7}	
$ \begin{tabular}{lll} \textbf{CBI} & k,b & & *(k).b \leftarrow 0 & & \textbf{Apaga un bit en el registro I/O} \\ & k \in \{I/O \ Registers\} & & k \in \{0,1,,63\} \\ & b \in \{0,1,,7\} & \end{tabular} $	
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	
BLD Rr,b Rr.b \leftarrow T Carga un bit de un registro con el bit T Carga un bit de l'egistro Rr c del registro de estado SREG. Rr \in {R0, R1,,R31} b \in {0, 1,,7}	on el bit T
BSET b SREG.b \leftarrow 1 Enciende un bit de bandera Enciende el bit de bander registro SREG. b \in $\{0, 1,, 7\}$	ra b del
BCLR b SREG.b \leftarrow 0 Apaga un bit de bandera b d SREG. b \in $\{0, 1,, 7\}$	el registro
SEySREG.y \leftarrow 1Enciende el bit de bandera y construction $y \in \{C, N, Z, I, S, V, T, H\}$ $y \in \{C, N, Z, I, S, V, T, H\}$ Enciende el bit de bandera y SREG. $y \in \{C, N, Z, I, S, V, T, H\}$	lel registro
SLySREG.y \leftarrow 0Apaga el bit de bandera y de SREG. $y \in \{C, N, Z, I, S, V, T, H\}$ $y \in \{C, N, Z, I, S, V, T, H\}$ Apaga el bit de bandera y de SREG. $y \in \{C, N, Z, I, S, V, T, H\}$	el registro

2. Escritura en lenguaje ensamblador

Los programas en lenguaje ensamblador consisten en líneas de instrucciones, llamadas sentencias, cada línea puede representar: una instrucción del CPU, una directiva, una macro o simplemente un comentario. Los programas fuente para el ensamblador del AVR, están divididos en cuatro columnas que definen el lugar donde se debe colocar los elementos como: *Etiquetas*, *mnemónicos, directivas*, *lista de operandos* y *comentarios*, cada columna debe estar separada por lo menos por un espacio, las buenas prácticas de programación sugieren que se utilice tabuladores como separador. En particular, las líneas de código deben estar limitadas a 120 caracteres. En la siguiente figura se muestra los campos que forman una línea en para el ensamblador del AVR.

[Etiqueta:]	Mnemónico/	[lista de operando]	[:Comontorioo]
[Eliquela.]	Directiva	[lista de operando]	[;Comentarios]

A continuación, se muestra un ejemplo de instrucciones en ensamblador

	.EQU VAR1=2 .DSEG	;Directiva que establece a la etiqueta VAR! el valor 2 ;Establece el inicio de la sección de memoria de datos
VAR2:	.BYTE 1	;Reserva un byte de memoria de datos, su dirección
		; es representada por la etiqueta VAR2
	.CSEG	;Inicia la sección de memoria de programa
Etiqueta:	LDI R30, LOW(VAR2)	;Carga la parte baja de la dirección representada
,	,	;por VAR2 al registro R30
	LDI R31, HIGH(VAR2)	;Carga la parte baja de la dirección representada
		;por VAR2 al registro R31
	LD R1, Z	;Carga el contenido de la casilla VAR2 al registro R1
	ADD R1, R2	;Suma el contenido del registro R1 y el registro R2,
	· · · · · · · · · · · ·	; el resultado es almacenado en R1

El primer campo **[Etiqueta]** es opcional, se incluye en el programa ensamblador, para referenciar a un valor constante o dirección de memoria. Ejemplo, la etiqueta VAR2, que representa la dirección de memoria de datos del byte reservado.

El campo *Mnemónico/Directiva* hace referencia al nombre de una instrucción que soporta el CPU o una directiva del ensamblador, por ejemplo, si se desea ejecutar la instrucción suma de dos números enteros, en el campo *mnemónico* se debe escribirse la instrucción **ADD**; por otro lado, si se desea reservar un byte en la memoria de datos, se debe utilizar la directiva .BYTE, esta directiva, le indica al programa ensamblador (no es una instrucción del CPU) que reserve un byte en la memoria de datos y su dirección se debe representar por una etiqueta.

El campo *[Lista de operandos]*, es opcional, contienen los operandos separados por comas de las instrucciones o directivas, . Por ejemplo, la instrucción **ADD** tienen como operandos los registros R1 y R0; por lo tanto, la instrucción completa quedará **ADDI** R1, R2; la instrucción suma el contenido del registro R1 con R2 y el resultado lo almacena en el registro R1.

El campo *[;comentarios]*, es opcional y solo se incluye para que el programador incluya alguna descripción acerca del código. Este campo debe ser precedido por punto y coma. Los comentarios son omitidos por el ensamblador.

Tabla 2.1. Descripción de algunas directivas soportadas por el programa ensamblador para AVR

Directiva	Descripción
.DSEG	Define el inicio de la sección de memoria de datos
.CSEG	Define el inicio de la sección de memoria de programa.
.ESEG	Define el inicio de la sección de memoria EEPROM.
.ORG expresión	Esta directiva establece la localización absoluta en la memoria de datos o memoria de programa donde iniciará el almacenamiento de datos o instrucciones. Por lo regular se emplea para definir la dirección de memoria donde especifica de inicio del programa.
.DEF Símbolo=Registro	La directiva DEF, permite referenciar a un registro con el nombre especificado en Símbolo.
.EQU Etiqueta=expresión	La directiva EQU, asigna un valor a una etiqueta, que puede ser usada posteriormente en el código. La etiqueta representa un valor constante y no puede ser cambiado.
.BYTE n	Reserva <i>n</i> bytes de memoria SRAM. La directiva BYTE debe ser precedida por una etiqueta.
.DB valor1, [,,valor_n]	Reserva <i>n</i> bytes de memoria de programa (FLASH o EEPROM) y los inicializa con los valores <i>valos1</i> , <i>valor2</i> ,, <i>valor_n</i> . Esta directiva debe ser precedida por una etiqueta.
.DW valor1, [,,valor_n]	Reserva <i>n</i> palabras de 16-bits en la memoria de programa (FLASH o EEPROM) y los inicializa con los valores <i>valos1</i> , <i>valor2</i> ,, <i>valor_n</i> . Esta directiva debe ser precedida por una etiqueta.
.INCLUDE "archivo"	Directiva que indica al ensamblador que se incluya el archivo especificado.
.MACRO	Directiva que indica el inicio de la definición de una macro. Una macro es la definición de código genérico para generar un código particular. Las macros pueden recibir hasta 10 parámetros de entrada @0-@9. Con la directiva .ENDMACRO se establece el final de la macro

Para hacer más legible y fácil la escritura, el ensamblador incorpora expresiones en sus líneas de código. Las expresiones son un conjunto de operandos, operadores y funciones, que el propio ensamblador evalúa y el resultado lo sustituye por la expresión en las líneas de código.

Los operandos pueden ser representado en diferentes bases numéricas, por ejemplo, la contante entera 130 (decimal), se puede representar en hexadecimal por 0x82 o en binario por 0b10000010.

Algunas de las funciones que pueden ser utilizadas en el código son:

- LOW(expresión) regresa el byte menos significativo de la expresión.
- HIGH(expresión) regresa el segundo byte de la expresión.
- EXP2 (expresión) regresa 2 expresión
- LOG2 (expresión) regresa la parte entera de log2(expresión)

En las expresiones, también se pueden incluir operadores como: *, /, +, -, <<, >>, <, <=, >, >=, ==, !=, , &&, $|| !, \&, |, \sim$, ^.

3. Realización de sentencias de control

Con el conjunto de instrucciones que soporta el Atmega2560, se puede implementar las diferentes sentencias de control que se encuentran en la mayoría de los lenguajes de programación de alto nivel como son: sentencias IF, FOR, WHILE y DO-WHILE.

3.1. Realización en ensamblador de la estructura de decisión.

La estructura de decisión permite ejecutar un bloque de instrucciones, de entre varios bloques si se cumple una determinada condición. Existen tres tipos de estructuras de decisión: simple (if-then), doble (if-else) y múltiple (if-else-if, switch). En las siguientes tablas se muestra la forma de codificar en lenguaje ensamblador, las estructuras de decisión if-then y if-else.

Tabla 3.1. Codificación de ensamblador de la estructura de control IF-THEN





Tabla 3.2. Codificación de ensamblador de la estructura de control IF-ELSE



3.2. Realización en ensamblador de la estructura de repetición.

La estructura de repetición permite ejecutar un bloque de instrucciones un número determinada de veces hasta que una condición ya no se cumpla. Existen tres tipos de estructuras de decisión: WHILE, FOR y DO-WHILE. En las siguientes tablas se muestra la forma de codificar en lenguaje ensamblador estas estructuras de repetición.

Tabla 3.3. Codificación de ensamblador de la estructura de control WHILE




Tabla 3.3. Codificación de ensamblador de la estructura de control FOR





Tabla 3.4. Codificación de ensamblador de la estructura de control DO-WHILE



Desarrollo


- 1. Cree un nuevo proyecto en Proteus y agregue la siguiente lista de componentes.
 - Motor de corriente continua (Motor-DC)
 - Motor de pasos (Motor-Bistepper)
 - Puente H Driver L298
 - Botón push-buton.
 - Resistencia
 - Simulino Mega
- 2. Elaborar en Proteus el siguiente circuito con el puente-H L298 para controlar un motor de corriente continua.



3. Realizar la simulación del circuito y hacer las pruebas que indican la tabla, en base al resultado, llenar los espacios que faltan en la tabla.

Estado de los botones		Entradas lógicas del L298		Descripción del estado del motor
Botón A	Botón B	IN1	IN2	
Sin apretar	Sin apretar			
Sin apretar	Apretado			
Apretado	Sin apretar			
Apretado	Apretado			

4. En Proteus crear el siguiente circuito con la tarjeta Arduino Atemega2560, push-button y dos motores de DC. Las siguientes tablas indican los puertos usados en la tarjeta Arduino.



Puerto A	Num. del	Circuito
(Salida)	Conector	L298
Pin0	22	5 (IN1)
Pin1	23	7 (IN2)
Pin2	24	10 (IN3)
Pin3	25	12 (IN4)

Puerto C	Num. del	Botón
(Entrada)	Conector	
Pin0	37	А
Pin1	36	В
Pin2	35	С
Pin3	34	D

5. Con la información obtenida en el ejercicio 3, elaborar un programa en lenguaje ensamblador para el Atmega2560 que permita mover los motores de acuerdo a la siguiente tabla. NOTA. En el puerto C es necesario activar la resistencia *Pull-Up* interna.

Estado de los botones	Estado del motor
A : Sin apretar	
B : Sin apretar	Motor R: Sin mover
C : Sin apretar	Motor L: Sin mover
D : Sin apretar	
A : Apretado	
B : Sin apretar	Motor R: Mover en sentido antihorario
C : Sin apretar	Motor L: Mover en sentido antihorario
D : Sin apretar	
A : Sin apretar	
B : Apretado	Motor R: Mover en sentido horario
C : Sin apretar	Motor L: Mover en sentido antihorario
D : Sin apretar	
A : Sin apretar	
B : Sin apretar	Motor R: Mover en sentido horario
C : Apretado	Motor L: Mover en sentido horario
D : Sin apretar	
A : Sin apretar	
B : Sin apretar	Motor R: Mover en sentido antihorario
C : Sin apretar	Motor L: Mover en sentido horario
D : Apretado	

Bibliografía

- Atmel 2549 8-bit AVR Microcontroller ATmega640/1280/1281/2560/2561 datasheet
- Atmel 0856 AVR Instruction Set Manual
- Atmel 42167 Atmel Studio User Guide
- Arduino mega2560 R3 diagrama esquemático.
- Avrdude 6.3 manual de usuario
- Hoja de especificaciones del circuito Dual Full Bridge Driver L298