Review technique PCB avant fabrication · JLCPCB 2 couches · Economic PCBA

connected_status_light — PCB v4

Projet EasyEDA Pro `v4_ProPrj_connected_status_light_2026-10-10.epro2` (sérigraphie « DISLED – Rev 1.0 ») · comparaison v1 → v4 et propositions carrée / ronde
Rapport du 10 octobre 2026 · le projet EasyEDA n'a pas été modifié (lecture seule via l'API)

Décision recommandée : **FABRIQUER**

Aucun défaut critique ou majeur. Le schéma, les brochages et la connectivité du cuivre sont corrects, et le DRC JLCPCB passe sans erreur. Les sept remarques mineures ne bloquent pas la fabrication : elles concernent surtout le firmware (touch, plafond de puissance de la LED, broches partagées), la visserie, la commande JLC et un texte de sérigraphie un peu petit au dos. Le chemin du touch est long par construction (connecteur imposé au bord arrière), mais il est bien dégagé de la masse et éloigné du PWM.

Pour 10 à 50 cartes, je conseille de commencer par un premier lot de 5 cartes. Il servira à valider dans le vrai boîtier ce qu'aucune analyse ne peut garantir : la thermique à pleine puissance, les seuils du touch et la fenêtre de l'ALS.

0	0	7	7	5
CRITIQUE	MAJEUR	MINEUR	OPTIMISATION	À VÉRIFIER

Sommaire

1. Résumé exécutif
2. Points bloquants
3. Analyse électrique
4. Analyse du schéma
5. Analyse du placement
6. Analyse du routage
7. Analyse du plan de masse
8. Fabrication JLCPCB
9. Assemblage
10. Mécanique
11. Système capacitif (touch)
12. Optimisations coût / fiabilité
13. Liste des actions (checklist)
14. Points restant à vérifier
15. Évolution v1 → v4
16. Comparaison avec les propositions
17. Conclusion
18. Annexes : méthode, sources, données

Repérage : coordonnées en mm, origine au centre de la carte (0 ; 0), X vers la droite (est), Y vers le haut (nord = côté USB = arrière du cube). Vue de dessus du TOP ; le BOTTOM est aussi représenté vu de dessus, par transparence. Les identifiants N1…N7 (mineurs), O1…O7 (optimisations) et V1…V5 (à vérifier) renvoient aux fiches et apparaissent sur les captures annotées.

1. Résumé exécutif

État général

La v4 est une carte carrée de 35 × 35 mm (coins R 2,75 mm) en 2 couches. Tous les composants sont au TOP ; au dos, il n'y a que 5 pastilles de test et un texte sérigraphié. Le schéma est cohérent sur tous les blocs : USB-C avec protection ESD, LDO 3,3 V, MCU CH32V203G6U6 avec quartz 8 MHz, LED RGB 1,5 W pilotée par 3 MOSFET, capteur VEML7700 en I²C et touch sur PB1 (TKey). Les brochages vérifiés contre les datasheets sont corrects : MCU, LED, LDO, MOSFET, USBLC6, quartz, VEML7700, USB-C.

- **Connectivité** : le DRC EasyEDA (règles « JLCPCB Capability (Two Layers Board) ») passe en mode strict et normal, sans erreur. J'ai aussi fait une vérification indépendante : le cuivre réellement coulé est rastérisé net par net, couche par couche. Les 34 nets sont continus, sans aucun pad isolé.
- **Fabrication** : la piste la plus fine fait 0,254 mm, l'espacement minimum 0,125 mm (minimum JLC : 0,10 mm). Vias 0,3/0,6 mm, NPTH Ø2,2 mm, cuivre à ≥ 0,73 mm du bord. Teardrops présents. Tout est conforme. Seul le texte « DISLED » du dos est sous les dimensions minimales de sérigraphie (N7, esthétique).
- **Assemblage** : une seule face (Economic). Aucun composant traversant n'est soudé par JLC : CN1 est hors BOM et sera soudé à la main, et l'USB-C est classé CMS par JLC. 7 références sont « Extended ». Le stock JLC est suffisant pour 50 cartes au moment de l'export.
- **Points faibles** : le chemin du touch est long (20,9 mm, en partie au dos), car le connecteur doit rester au bord arrière ; il est dégagé de la coulée (≈ 0,6 mm) et sa sortie s'éloigne du PWM. La LED est dimensionnée pour R 75, V 52 et B 98 mA, ce qui convient à un cube de 4 cm en PLA blanc, mais monte à environ 1,1 W en blanc à 100 % dans un boîtier fermé : un plafond firmware est nécessaire.




Fig. 1 — TOP (rendu depuis les données du projet) avec les remarques. Cyan : chemin du touch. Magenta : USB. Jaune : quartz. Orange : +5 V.




Fig. 2 — BOTTOM vu de dessus par transparence (non miroir). Bleu : plan GND. Violet : îlot +5 V de la LED.

Les remarques en un coup d'œil

ID	Niveau	Zone	Résumé	Action
N1	MINEUR	CN1, R6, TOUCH, PB1	Chemin du touch de 20,9 mm avec un passage au dos, imposé par le connecteur au bord arrière. Coulée dégagée à ≈ 0,6 mm, LED_B (PWM) à 0,88 mm.	Mesure TKey synchrone du PWM (firmware). Facultatif : libérer PB0 (LED sur PA3/PA6/PA7)
N2	MINEUR	LED1, R13–R18, Q1–Q3	R 75, V 52, B 98 mA : marge adaptée au cube. Tout allumé : ≈ 225 mA et ≈ 1,13 W dans le boîtier.	Plafond des mélanges en firmware (blanc ≤ 50 %), `bMaxPower` = 300 mA
N3	MINEUR	U1 broches 19 et 1	Sur le QFN28, PA10 et PA11 (USB D−) partagent la broche 19, et BOOT0 partage la broche 1 avec PB8.	Règles firmware : ne jamais piloter PA10
N4	MINEUR	Trous M2	Le cuivre le plus proche est à 2,5 mm du centre du trou (+3,3 V au TOP, RESET au dos). Une rondelle Ø5 viendrait dessus.	Pas de rondelle métal, tête de vis ≤ Ø4
N5	MINEUR	U1 EP, LED1 pad 7	Vias de 0,3 mm non bouchés dans les pads thermiques (4 + 2) : un peu de soudure peut s'y échapper.	Accepter. Vias « Tented » pour les autres
N6	MINEUR	Fichiers CPL et BOM	Le CPL contient les 5 pastilles au BOTTOM. U1, C4 et LED1 sont tournés de 45°.	Ignorer l'avertissement JLC, contrôler l'aperçu DFM
N7	MINEUR	Sérigraphie BOTTOM	Texte « DISLED – Rev 1.0 / Made with heart » en Verdana 1,2 mm : capitales ≈ 0,87 mm et traits ≈ 0,12 mm, sous les minimums JLC. Cœur dessiné par une police de secours.	Passer en gras ou à 1,4–1,6 mm, contrôler le Gerber
V1	À VÉRIFIER	U3, boîtier	Fenêtre ALS : la face sensible regarde à l'ouest, centre optique à environ 1,95 mm au-dessus du PCB. Sens de pose du capteur latéral.	CAO du boîtier, aperçu 3D JLC
V2	À VÉRIFIER	Thermique	Température réelle de la LED, des résistances et du PLA à pleine puissance.	Essai de 1 h, boîtier fermé
V3	À VÉRIFIER	USB1	Le réceptacle dépasse d'environ 1,1 mm du bord. Ouverture et surmoulage du câble.	CAO du boîtier
V4	À VÉRIFIER	Touch	Seuils réels : écran relié ou non à la terre, Mac, épaisseur de PLA.	Essais sur prototype
V5	À VÉRIFIER	Boîtier	Hauteur du JST, trajet et fixation du fil, collage de l'électrode, stock JLC.	CAO du boîtier, jour de commande
O1–O7	OPTIMISATION	Divers	Entrée bootloader logicielle, WCH-LinkE, charges du quartz, ESD du touch, sorties du QFN, pastille RST, coût.	Facultatif

Fiches détaillées

N1 · Chemin électrode → MCU long MINEUR

Où	CN1.2 (−7,24 ; 14,73) → piste `$1N194` au TOP (12,2 mm, x ≈ −7,75, dans une zone sans coulée) → R6 (−7,75 ; 2,03) → via (−7,37 ; 0) → `TOUCH` au BOTTOM sur 6,1 mm → via (−3,81 ; −3,94) → U1.15 / PB1, avec une sortie vers le nord-est.
Constat	20,9 mm de cuivre, 2 vias, une portion au dos. Coulée GND à ≈ 0,6 mm de la piste au TOP. LED_B (PWM, PB0, broche voisine) passe à 0,88 mm. D−_FILTERED est à 1,0–1,1 mm sur environ 6 mm (TOP et BOTTOM), et SCL à 1,4 mm sur 7,5 mm. Le passage au dos croise les sorties USB à angle droit.
Pourquoi c'est inévitable	Seules les broches ADC peuvent faire du TKey : PA0 à PA7, PB0 et PB1. Le côté nord-ouest de U1 n'en a aucune ; PA0 et PA1 sont collées au quartz. Reste PB1 (broche 15), à l'est des broches USB 19 et 20. La paire USB forme un « mur » continu du connecteur jusqu'à U1 : depuis le bord arrière à l'ouest de l'USB, il faut le traverser une fois. À l'est de l'USB, il n'y a pas de place (trou M2). La position de CN1, au coin arrière gauche, est donc la meilleure du bord arrière.
Effet	Environ 0,05 à 0,06 pF/mm de capacité parasite, soit ≈ 1,2 à 1,4 pF pour la piste sur un total d'environ 10 pF (section 11). Sensibilité un peu réduite (−10 à −15 %), et bruit possible du PWM si la mesure n'est pas synchronisée. Rien qui empêche le fonctionnement : la marge de signal reste ≥ 10 %.
Action	(a) **Firmware, levier principal** : lancer la mesure TKey à phase fixe du PWM (événement de mise à jour du timer), moyenner sur 20 ms, hystérésis et anti-rebond. (b) Facultatif : libérer PB0 en déplaçant les LED sur PA3, PA6 et PA7 (fig. 3), puis piloter PB0 à 0 comme garde. R6 peut rester où elle est : sa position ne change pas la sensibilité.
Confiance	Élevée sur la géométrie (mesurée sur le projet). Moyenne sur l'ampleur de l'effet, qui reste à confirmer sur prototype (V4).




Fig. 3 — Touch (TOP). ① CN1 au bord arrière. ② Zone sans coulée le long de la piste. ③ Passage unique au dos. ④–⑤ Option : PB0 libéré. ⑥ R6.

① **CN1** reste au bord arrière, coin gauche : c'est la meilleure position possible.

② **Dégagement** : la zone sans coulée donne ≈ 0,6 mm entre la piste et la masse, ce qui réduit la capacité parasite de la piste d'environ 15 %. Le plan GND du dos protège la piste.

③ **Passage au dos** : un seul, à angle droit sous la paire USB.

④ **Option : libérer PB0 (broche 14)**, voisine directe de PB1. Plus de PWM collé au touch ; PB0 configuré en sortie à 0 sert de garde.

⑤ **Nouvelle affectation des LED** : PA5 (broche 11) n'a aucune sortie timer, donc on utilise la broche 9 :

Ligne de piste existante	Actuel	Option
Extérieure (vers R8, rouge)	broche 12 PA6	**broche 9 PA3 — TIM2_CH4**
Milieu (vers R9, vert)	broche 13 PA7	**broche 12 PA6 — TIM3_CH1**
Intérieure (vers R7, bleu)	broche 14 PB0	**broche 13 PA7 — TIM3_CH2**

Les trois lignes gardent leur ordre, sans croisement. La ligne de la broche 9 passe près du pad GND de C3 (x ≈ −4,74) : décaler C3 d'environ 0,3 mm vers l'ouest. TIM2 et TIM3 se règlent sur la même fréquence.

⑥ **R6** : aux temps de mesure du TKey, ses deux côtés forment le même nœud (2,2 kΩ × 10 pF = 22 ns). Elle ne sert qu'à filtrer l'ESD et la HF : sa position est sans importance.

N2 · Courant LED, budget thermique et USB MINEUR

Où	LED1 (0 ; 0). R13+R14 = 20+20 = 40 Ω (vert, broche 3), R15+R16 = 20+20 = 40 Ω (rouge, broche 2), R17+R18 = 10+10 = 20 Ω (bleu, broche 1), 1206 à x = 8 / 11,3 / 14,6 mm. Q1–Q3 AO3400A.
Constat	Courant typique sous 5,0 V : R 75 mA, V 52 mA, B 98 mA. Plage selon le VBUS (4,75 à 5,25 V) et le VF : de 39 mA (vert) à 125 mA (bleu). Les trois couleurs à 100 % donnent ≈ 0,60 W dans la LED, ≈ 0,53 W dans les résistances, et ≈ 225 mA (≈ 250 mA avec le MCU).
Pourquoi	C'est conforme à la LED (150 mA max par puce, 1,26 W ; le bleu monte au pire à 125 mA) et aux résistances (0,16 W au pire par 1206 de 0,25 W). Mais environ 1 W en continu dans un cube PLA fermé de 4 cm fait monter les parois d'environ 12 à 15 K, et la LED approche 65 à 75 °C, près de sa limite d'utilisation de 80 °C. La luminosité, elle, n'est pas excessive : à 100 %, le cube est à peu près aussi lumineux qu'un écran (section 3.4).
Conséquence	Aucun risque en usage normal (une couleur, gradée : 0,26 à 0,49 W, +3 à 7 K). Un bug firmware ou un « blanc 100 % » prolongé chaufferait la LED et pourrait ramollir localement le PLA. Côté USB, une consommation > 100 mA avant énumération sort de la norme USB 2.0 ; en pratique les hubs ne coupent pas, mais c'est à respecter.
Action	Firmware : (1) LED éteinte ou ≤ 50 mA tant que l'USB n'est pas configuré. (2) `bMaxPower` = 300 mA dans le descripteur. (3) Plafond global des mélanges, par exemple blanc ≤ 50 %. (4) Rampe de luminosité, correction gamma et équilibrage par couleur. Matériel : garder les valeurs actuelles.
Confiance	Élevée pour les courants (datasheet LED). Moyenne pour la thermique : estimation, à mesurer (V2).

N3 · Broches partagées du CH32V203G6U6 (QFN28) MINEUR

Où	U1 broche 19 = PA10 + PA11 (USB D−), broche 1 = BOOT0 + PB8.
Constat	La datasheet WCH (note 7 du tableau des broches) précise que sur les boîtiers 20 et 28 broches, certaines E/S sont reliées physiquement sur un même plot. Configurer PA10 en sortie, ou en entrée avec pull-up (par exemple USART1_RX), perturbe D−.
Conséquence	USB qui ne s'énumère plus, voire conflit de sorties.
Action	Firmware : laisser PA10 en entrée flottante, ne jamais activer USART1 en remap par défaut, et ne pas utiliser PB8 en sortie au démarrage (R3 = 4,7 kΩ fixe BOOT0 = 0, conforme à la note 6). Configurer les E/S inutilisées en entrée avec pull-down ou en analogique.
Confiance	Élevée (datasheet CH32V203 v2.8, notes 6 et 7).

N4 · Trous M2 et visserie MINEUR

Où	H1 (−14,53 ; −14,53) et H2 (14,53 ; 14,53). NPTH Ø2,2 mm, zone sans cuivre Ø4,6 mm sur les deux faces.
Constat	H1 : piste +3,3 V (TOP) dont le bord est à 2,52 mm du centre, piste RESET (BOTTOM) à 2,56 mm. H2 : R1 à 3,5 mm du centre. Une tête de vis Ø3,8 à 4,0 mm passe sans toucher. Une rondelle M2 standard (Ø5) arriverait au ras de la piste +3,3 V, protégée seulement par le vernis.
Conséquence	Court-circuit possible +3,3 V ↔ visserie en cas de rondelle métallique ou d'écrou serré qui rayerait le vernis.
Action	Vis sans rondelle (tête ≤ Ø4) ou rondelle nylon. Ø2,2 mm convient pour du M2 (Ø2,4 serait plus tolérant si le perçage du boîtier est imprécis).
Confiance	Élevée.
Info manquante	Type de visserie et de bossages (inserts à chaud, autotaraudage dans le PLA, écrous ?).

N5 · Vias dans les pads thermiques MINEUR

Où	U1 EP : 4 vias GND (±0,9 mm autour du centre). LED1 pad 7 : 2 vias +5 V à (0,44 ; −0,44) et (−0,44 ; 0,44), plus 4 vias au bord du pad.
Constat	Vias de 0,3 mm ouverts dans des pads pastés : une partie de la crème est aspirée dans le trou pendant la refusion.
Conséquence	Joint thermique un peu moins rempli. Sur 0,3 mm, l'effet est faible, et ces vias sont utiles pour évacuer la chaleur de la LED.
Action	Les garder. À la commande, choisir les vias « Tented » (vernis par-dessus) : c'est déjà le réglage du projet (expansion des vias à −25,4 mm). Les vias situés dans un pad restent découverts quelle que soit l'option, ce qui est normal. Éviter « Untented ». L'option payante « via-in-pad, epoxy filled & capped » est peu utile ici.
Confiance	Moyenne.

N6 · Fichiers d'assemblage MINEUR

Où	Fichier de placement (CPL) exporté depuis le projet.
Constat	Les 5 pastilles 3.3V, SWDIO, SWCLK, RST et GND figurent dans le CPL (couche B), mais pas dans la BOM. U1 (315°), C4 (315°) et LED1 (225°) ne sont pas à angle droit. USB1 est marqué SMD = No dans le CPL, alors que JLC le classe en « SMT Assembly ».
Conséquence	Avertissement « pièces du CPL absentes de la BOM » chez JLC (sans effet). Une rotation à 45° mal interprétée inverserait une pièce polarisée.
Action	À la commande, choisir l'assemblage du TOP seul, ignorer l'avertissement et contrôler une à une les polarités dans l'aperçu DFM : point du QFN, « + » de la LED, point 1 de D1, face sensible de U3.
Confiance	Élevée.

N7 · Texte sérigraphié du dos MINEUR

Où	BOTTOM, texte « DISLED - Rev 1.0 / Made with heart ♥ », police Verdana de 1,2 mm (47 mil), sur deux lignes. En vue de dessus : x ≈ 3,9 à 15,1, y ≈ −16,2 à −13,7 (fig. 2).
Constat	Avec une police TrueType, la taille donnée est la hauteur du corps : en Verdana, les capitales font ≈ 0,87 mm et les traits ≈ 0,12 mm (estimation d'après les proportions de la police). JLC demande une hauteur ≥ 1,0 mm et un trait ≥ 0,15 mm. Le texte passe aussi sur 4 vias LED_R / LED_G et 1 via GND, couverts de vernis. Le cœur (U+2764 suivi d'un sélecteur de variante et d'un U+2060) n'existe pas dans Verdana : EasyEDA le dessine avec une police de secours.
Conséquence	Purement esthétique : lettres empâtées ou interrompues, texte un peu bosselé sur les vias, cœur éventuellement absent du Gerber. Aucun effet électrique.
Action	Passer le texte en gras (traits ≈ 0,2 mm), ou à 1,4–1,6 mm s'il reste de la place jusqu'à la piste +3,3 V diagonale. Une alternative simple : la police par défaut d'EasyEDA (trait réglable), comme les libellés des pastilles. Ensuite, relancer le DRC et vérifier le cœur dans le Gerber `BottomSilkscreen` ou l'aperçu JLC.
Confiance	Moyenne (épaisseur du trait estimée, pas de Gerber exporté après l'ajout du texte).

2. Points bloquants (critiques et majeurs)

Aucun point critique ni majeur n'a été trouvé. Pour en arriver là, voici ce qui a été vérifié :

Contrôle	Méthode	Résultat
Brochage de chaque composant actif	Netlist du PCB comparée aux datasheets (LCSC, Vishay, WCH, Togialed, Microne, AOS, ST, Huaxin)	**OK** — détail en section 4
Connectivité du cuivre réellement coulé	Rastérisation à 40 px/mm du cuivre de chaque net (pistes, pads, vias, coulées et rayons de liaison thermique), remplissage par zones, union par les vias	**OK** — 34 nets continus, aucun pad isolé
DRC	`pcb_Drc.check`, modes strict et normal, règles « JLCPCB Capability(Two Layers Board) »	**0 erreur**
Pâte à braser	Gerber TOP paste (GTP) exporté, chaque pad CMS contrôlé	**130/130 pads CMS du TOP pastés**. Les empreintes LCSC portent une valeur de −100 mm, que l'export traite comme « suivre la règle »
BOM	Export EasyEDA	**OK** — CN1 absent (soudé à la main). Résistances LED : 20 Ω ×4 (C17955) et 10 Ω ×2 (C17903). 7 références Extended
Courants, tensions, dissipations	Calcul (section 3)	**Dans les limites**, avec une marge thermique à surveiller (N2)
Chemin de programmation	BOOT0 + bootloader USB en ROM, pastilles SDI	**OK**

Une fausse alerte a été écartée : sur le TOP, le pad GND de U3 est dans une zone sans coulée. À fort zoom, la coulée l'entoure par la gauche et s'y raccorde directement (sans rayons). Le capteur est donc bien à la masse.

3. Analyse électrique

3.1 Alimentation

Élément	Valeur	Commentaire
Entrée	VBUS 5 V par USB-C. Le hub de l'écran fournit typiquement 500 mA (USB 2.0) ou 900 mA (USB 3.x)	CC1 et CC2 ont chacun leur 5,1 kΩ (R1, R2) : correct, compatible avec les câbles C↔C
Protection	USBLC6-2SC6 (D1) : D+, D− et VBUS (broche 5)	Bon choix. D1 est à environ 6 mm du connecteur
Capacité sur VBUS	C2 = 10 µF (0805 X5R 25 V)	≤ 10 µF : respecte la limite d'appel de courant USB. Le X5R perd environ 30 % sous 5 V, c'est sans conséquence
LDO	ME6231A33M3G (Vin max 18 V, 500 mA, chute 125 mV à 100 mA)	Brochage SOT23-3 conforme (1 VSS, 2 VOUT, 3 VIN). Dissipation (5 − 3,3) × ≈ 30 mA ≈ 0,05 W (θJA 230 K/W, soit +12 K)
Découplage 3,3 V	C1 10 µF à la sortie du LDO (1,6 mm). C4 100 nF sur VDD (3,3 mm de piste). C3 100 nF sur VDDA (3,5 mm). C8 100 nF sur l'ALS (2,5 mm)	Conforme à la figure 4-1 de la datasheet WCH (100 nF par alimentation)
Budget	MCU ≈ 15 à 25 mA (144 MHz + USB), ALS < 0,1 mA, pull-ups ≈ 3 mA, LED 0 à 225 mA	Total ≈ 250 mA max, à déclarer : `bMaxPower` = 300 mA (N2)

3.2 MCU CH32V203G6U6

- Alimentations : VDD (17) et VDDA (5) sur +3,3 V, VSS (16) et EP (29) à la masse, avec 4 vias dans l'EP. **OK**
- BOOT0/PB8 (1) : pull-down de 4,7 kΩ (R3), valeur conseillée par WCH (note 6), et bouton BOOT vers +3,3 V. NRST (4) : pull-up interne de 30 à 50 kΩ, C7 = 100 nF (≈ 4 ms de reset) et bouton RESET vers GND. **OK**
- HSE : quartz 8 MHz, CL = 12 pF, ESR 40 Ω (spécification WCH : ESR ≤ 60 Ω). C5 et C6 = 18 pF donnent une charge vue de 12 à 14 pF selon les parasites : écart de quelques ppm seulement, sans effet sur l'USB (tolérance ±2500 ppm). Voir O3. 8 MHz est la fréquence attendue par les exemples WCH et le PLL USB (48, 96 ou 144 MHz).
- Affectation des broches : LED_R PA6, LED_G PA7 et LED_B PB0, tous sur TIM3 CH1 à CH3 (PWM matériel sur un même timer). TOUCH PB1 = ADC9 / canal TKey 9. SCL PB6 et SDA PB7 = I2C1 (mapping par défaut). USB PA11 et PA12. SDI PA13 et PA14. **Cohérent**
- Broches partagées du QFN28 : voir N3.

3.3 USB (alimentation, flash, HID)

- D+ (A6, B6) → D1 voie 1 (1 → 6) → PA12. D− (A7, B7) → D1 voie 2 (3 → 4) → PA11. **Polarité correcte.**
- Pull-up de 1,5 kΩ sur D+ : intégrée au CH32V203 (activée par le firmware et par le bootloader), donc aucune résistance externe à ajouter. Pas de résistances série de 22 Ω : non nécessaires en Full-Speed sur ces longueurs.
- Longueurs : D+ 11,7 + 12,0 = 23,7 mm, D− 12,2 + 16,0 = 28,2 mm. L'écart de 4,5 mm représente environ 30 ps, à comparer à des fronts de 4 à 20 ns : sans importance en FS (12 Mbit/s). Pistes de 0,254 mm, soit environ 85 à 90 Ω en mode commun sur 1,6 mm. Le 90 Ω différentiel n'est ni atteignable ni nécessaire à ces longueurs.
- Plan de référence : sous D±_FILTERED, le dos est en GND. Le rectangle GND prioritaire découpe volontairement l'îlot +5 V circulaire. Sous le connecteur, il y a une arche +5 V et un pont D− au dos, ce qui fait de courtes discontinuités. Acceptable en FS.
- Le seul voisin proche est SWDIO à 0,27 mm sur 0,3 mm, qui est statique en fonctionnement. **OK**
- Blindage du connecteur relié directement à GND : pratique courante, acceptable. Un RC (1 MΩ ‖ 4,7 nF) serait purement optionnel.

- Flash : BOOT maintenu, puis RESET ou branchement, et le bootloader ROM s'énumère (WCHISPTool, WCHISPStudio sur macOS, ou `wchisp` en open source). Rien sur la carte ne peut empêcher le flash, sauf N3 ou une erreur de soudure du MCU ou du quartz.
- « Debug par USB » : uniquement des traces via HID ou CDC dans ton firmware. Le debug matériel (points d'arrêt) passe par le SDI, donc par les pastilles et un WCH-LinkE (O2).

3.4 LED de statut

Couleur (broche LED)	Résistances	MOSFET / commande	I typ (5,0 V)	Plage	P LED	P par résistance (max)
Bleu (1)	R17 10 Ω + R18 10 Ω	Q1 ← R7 ← PB0 (LED_B)	98 mA	72–125 mA	0,30 W	0,095 W (0,16)
Rouge (2)	R15 20 Ω + R16 20 Ω	Q2 ← R8 ← PA6 (LED_R)	75 mA	64–86 mA	0,15 W	0,11 W (0,15)
Vert (3)	R13 20 Ω + R14 20 Ω	Q3 ← R9 ← PA7 (LED_G)	52 mA	39–63 mA	0,15 W	0,055 W (0,08)
Blanc à 100 % (trois couleurs)			**225 mA**	—	0,60 W	Σ 0,53 W

Hypothèses : VF interpolés depuis la datasheet Togialed (R 1,8 à 2,4 V et V/B 2,8 à 3,4 V, donnés à 150 mA), pris à 2,0 V (rouge), 2,9 V (vert à 52 mA) et 3,05 V (bleu à 98 mA). VBUS de 4,75 à 5,25 V. Rds(on) de l'AO3400A ≤ 48 mΩ à VGS = 2,5 V, soit moins de 4 mV de chute, négligeable. Résistances 1206 de 0,25 W.

- **Brochage** : la datasheet indique 1(−) bleu, 2(−) rouge, 3(−) vert, et des anodes 4 (vert) et 6 (bleu). Le rouge est dessiné sans numéro d'anode, et le pad central 7 est nommé « + » dans le symbole LCSC : c'est l'anode du rouge. Les pads 4, 5, 6 et 7 sont tous au +5 V, donc le câblage est correct dans tous les cas ; le courant du rouge passe par le pad thermique, bien relié (coulée et vias). Les cathodes vont aux bons MOSFET, et l'ordre des pads de l'empreinte correspond à la vue de dessus de la datasheet. OK
- **Commande** : un niveau de 3,3 V suffit (VGS(th) de 0,65 à 1,45 V). R7 à R9 (100 Ω) et R10 à R12 (10 kΩ) maintiennent la LED éteinte pendant le reset et le bootloader. Charge de grille ≈ 6 nC, donc fronts ≈ 0,1 à 0,2 µs : le PWM fonctionne jusqu'à plusieurs dizaines de kHz.
- **PWM** : TIM3 à 144 MHz avec ARR = 7199 donne 20 kHz et 7200 pas (≈ 0,014 %). C'est assez fin pour les très faibles luminosités du soir avec une correction gamma. Au-dessus de 20 kHz, on évite les sifflements des condensateurs céramiques ; au-dessus d'environ 2 kHz, le scintillement visible à la caméra.
- **Fonctionnement prolongé** : en témoin (une couleur, 5 à 30 %), la dissipation reste inférieure à 0,1 W, sans souci. En blanc à 100 %, voir N2 et V2.
- **Couplage avec l'ALS** : traité par la fenêtre isolée (V1). En plus, l'ALS regarde vers l'extérieur, dos à la LED.

Luminosité dans le cube

Le cube répartit la lumière sur environ 74 cm² de paroi blanche. La bonne grandeur est donc la **luminance de la paroi** (en cd/m²), à comparer à celle d'un écran.

Couleur à 100 %	Flux LED (estimé au courant réel)	Luminance de la paroi (estimation)
Rouge — 40 Ω (75 mA)	7,5–12,5 lm	≈ 100–240 cd/m²
Vert — 40 Ω (52 mA)	12–18 lm	≈ 150–350 cd/m²
Bleu — 20 Ω (98 mA)	4–8,5 lm	≈ 55–165 cd/m²
Références : blanc d'un écran de bureau		≈ 200–350 cd/m²
Feuille blanche sous 500 lx · mur de bureau		≈ 130 · 50–100 cd/m²

Hypothèses : Hyper PLA blanc de 1 mm transmettant 10 à 25 % de la lumière (à mesurer, c'est l'inconnue principale). Avec le fond en PETG noir, le PCB et l'électrode qui absorbent une partie de la lumière, 30 à 45 % du flux sort du cube. Surface émissive : 4 côtés plus le dessus, moins l'électrode, soit ≈ 74 cm². L = Φ·η / (π·A). Flux à partir des valeurs données à 150 mA (R 15 à 25 lm, V 30 à 45 lm, B 6 à 12 lm) : rouge environ proportionnel au courant (× 0,50) ; vert et bleu (InGaN) moins que proportionnels : × 0,40 à 52 mA, × 0,70 à 98 mA.

- À pleine puissance, le cube est à peu près aussi lumineux qu'un écran : **la marge est adaptée**. Les trois couleurs sont à peu près équilibrées ; le bleu reste la couleur la plus juste.
- En journée, attends-toi à des réglages de 30 à 100 % (bleu probablement à 100 %), et de 2 à 20 % en soirée. Prévois un petit équilibrage par couleur dans le firmware, et un minimum de luminosité très bas pour le soir.

3.5 Capteur de lumière ambiante (VEML7700-TR)

- Version **-TR = « side view »** (Vishay : -TR vue latérale, -TT vue de dessus). D'après le plan de la datasheet (projection européenne DIN), la face sensible est opposée aux pattes, centre optique à 1,95 mm au-dessus du PCB. Les pads sont à x = −14,76 mm et le corps s'étend vers l'ouest : **le capteur regarde le bord ouest** (paroi gauche vue de face), face avant à environ 0,8 mm du bord de carte.
- Électrique : VDD 2,5 à 3,6 V sur +3,3 V, C8 100 nF à 2,5 mm (seule pièce obligatoire de la figure 8). Pull-ups SDA et SCL de 2,2 kΩ (R4, R5, dans la plage 2,2 à 4,7 kΩ conseillée). Adresse fixe 0x10, seul sur le bus. OK
- Plage : 0 à 140 klx, résolution jusqu'à 0,0042 lx/count. Réjection du scintillement 100/120 Hz intégrée. Réponse spectrale proche de l'œil. Diagramme angulaire de type cosinus (≈ ±60° à 50 %). Pour un bureau de 100 à 1000 lx : gain ×1/4 ou ×1/8 et IT de 100 ms conviennent.
- Bruit et filtrage : sortie numérique intégrée sur 25 à 800 ms, donc insensible au bruit de la carte. I^2C court (SDA 15 mm, SCL 22 mm) : rien à ajouter.
- Cohérence avec l'usage : fenêtre dédiée isolée de la LED, côté gauche toujours dégagé. Le capteur mesurera surtout l'éclairage horizontal de la pièce : très bien pour une adaptation relative de la LED, pas pour une mesure absolue des lux sur le bureau.

3.6 Touch

CN1.2 (JST-XH) → R6 2,2 kΩ → PB1 (TKey). CN1.1 = GND, prévu pour un éventuel blindage. Électriquement correct. L'analyse complète du système capacitif est en section 11.

3.7 Programmation et debug — les 5 pastilles du dos

Pastille (haut → bas)	Net	Position (mm)	Rôle avec un WCH-LinkE
3.3V	+3,3 V	(−13,1 ; 5,08)	Alimentation de la cible (seulement si l'USB est débranché)
SWDIO	PA13	(−13,1 ; 2,54)	SDI données
SWCLK	PA14	(−13,1 ; 0)	SDI horloge (le CH32V203 utilise le SDI 2 fils)
RST	NRST	(−13,1 ; −2,54)	Reset (optionnel)
GND	GND	(−13,1 ; −5,08)	Masse

- Toutes les lignes nécessaires sont présentes, dans un ordre logique, au pas de 2,54 mm avec des pastilles de 1,1 mm. Elles conviennent à une barrette 2,54 tenue à la main, à des pointes pogo (P75) ou à des fils soudés. Les libellés sont lisibles au dos.
- Accès : uniquement carte démontée, puisque le dos est tourné vers le fond du cube. C'est acceptable pour un secours.
- **Sans outil SDI**, ces pastilles ne sont pas un moyen de récupération. Le vrai secours reste le bootloader en ROM (BOOT + RESET), qui ne peut pas être effacé par un firmware. Il ne couvre pas trois cas : une protection en lecture activée par erreur, un USB ou un quartz défaillant sur une carte, et le debug pas à pas. Un WCH-LinkE (≈ 5 à 8 €) suffit pour ces trois cas (O2).
- Précaution : ne pas relier la pastille 3.3V au LinkE quand l'USB est branché, pour ne pas faire se battre deux sources 3,3 V. USB débranché, le LinkE alimente le 3,3 V ; le LDO peut alors laisser remonter une petite tension sur le +5 V, mais les MOSFET restent bloqués, donc sans conséquence.

4. Analyse du schéma




Fig. 4 — Schéma (aperçu enregistré dans le fichier du projet).

Bloc	Vérification	Statut
USB-C	A6/B6 = D+, A7/B7 = D−, CC1 et CC2 avec leur propre 5,1 kΩ, SBU non connectés, VBUS ×2, GND ×2, blindage à GND	OK
ESD	USBLC6 : pass-through 1↔6 et 3↔4, GND en 2, VBUS en 5	OK
LDO	VIN +5 V, VOUT +3,3 V, C2 et C1 de 10 µF (≥ 1 µF requis)	OK
MCU	Alimentations, BOOT0, NRST, HSE, USB, SDI, I2C1, TIM3, ADC9	OK (N3 côté firmware)
Quartz	Broches 1 et 3 = quartz, 2 et 4 = GND (datasheet Huaxin), 18 pF	OK (O3)
LED	Anodes 4, 5, 6 et pad 7 (anode du rouge) au +5 V, cathodes 1 (B), 2 (R), 3 (V)	OK
Étage de puissance	AO3400A : G broche 1, S broche 2 à GND, D broche 3. 100 Ω en grille, 10 kΩ de pull-down. Résistances de LED 2 × 20 Ω (R, V) et 2 × 10 Ω (B)	OK
ALS	Broches 1 SCL, 2 VDD, 3 GND, 4 SDA. C8 entre +3,3 V et GND. Pull-ups de 2,2 kΩ	OK
Touch	CN1.2 → R6 → PB1, CN1.1 = GND	OK
Boutons	BOOT → +3,3 V (avec R3 en pull-down). RESET → GND (C7)	OK
Entrées flottantes	PA0 à PA5, PA9, PA15, PB3 à PB5 non connectées. PA10 est relié à PA11	À configurer en firmware (N3)
Sorties en conflit	Aucune au schéma. Seul risque : PA10/PA11 si le firmware se trompe (N3)	OK

Remarque cosmétique : les nets `D+_FILTERED` et `D−_FILTERED` apparaissent aussi en minuscules dans certaines lignes du fichier. C'est sans effet.

5. Analyse du placement




Fig. 5 — Vue 3D du TOP (export EasyEDA).




Fig. 6 — Vue 3D du BOTTOM (vue de dessous, donc miroir).

- **Bien** : LED exactement au centre (0 ; 0), ce qui est idéal pour un éclairage symétrique des parois. USB au nord (arrière). D1 entre le connecteur et le MCU. LDO, C1 et C2 regroupés entre l'entrée +5 V et la LED. Étage LED en trois colonnes (résistances, MOSFET, pull-down) bien ordonnées. ALS au bord ouest, loin de la LED (16,7 mm). Pastilles groupées au dos.
- **Contraintes assumées** : CN1 (JST, environ 7 mm de haut) est au coin arrière gauche ; le bord arrière étant imposé, un passage sous la paire USB est inévitable pour rejoindre PB1 (N1). R6 est à mi-chemin, sans conséquence sur la sensibilité. U1 est tourné de 45°, ce qui raccourcit certaines liaisons mais impose des pistes en diagonale et une rotation à surveiller chez JLC (N6). X1 est à 5 mm de U1, ce qui est acceptable.
- Composants près des bords : BOOT et RESET à environ 1,4 mm du bord, U3 à 0,8 mm (voulu, pour la fenêtre), USB-C en débord d'environ 1,1 mm (voulu, V3).
- Aucun composant n'est sous l'électrode, côté couvercle, ni dans l'axe de la LED. Rien ne fait d'ombre à la LED : les composants les plus hauts (JST, USB-C) sont en périphérie.

6. Analyse du routage

Point	Mesure	Avis
Largeurs	Signaux 0,254 mm. +3,3 V de 0,3 à 0,5 mm. +5 V et cathodes LED 0,5 mm. GND des MOSFET 0,25 mm puis vias	Largement suffisant : 0,5 mm en 1 oz supporte environ 1,5 A pour +10 K, contre 125 mA au plus par cathode ici
Longueur totale	TOP 393 mm, BOTTOM 59 mm (12 nets)	Le dos reste assez chargé (section 7)
Espacement minimum	0,125 mm (RESET / +3,3 V), 0,135 (TOUCH / GND), 0,139 (BOOT / OSC_IN), 0,146 (SCL/SDA, LED_G/LED_B, LED_R/LED_G)	Conforme JLC (≥ 0,10). Ces espacements se trouvent tous à la sortie de broches voisines du QFN, sur 1 mm au plus (O5)
USB	23,7 / 28,2 mm, 2 vias sur D−	OK en Full-Speed
Quartz	5,3 / 5,2 mm, aucune piste sous X1	OK
Touch	20,9 mm, 2 vias, 6,1 mm au dos, dégagement d'environ 0,6 mm au TOP	Voir N1
Grilles PWM	LED_R 24,2, LED_G 19,7, LED_B 24,7 mm, le long des bords sud et est	Lent (≤ 50 kHz) : la longueur ne pose pas de problème, seul le voisinage du touch compte
I^2C	SDA 15,1, SCL 22,3 mm	OK (400 kHz max)
RESET	28,1 mm dont 18,9 mm au dos (boucle par le coin sud-ouest)	OK : signal lent (100 nF), plan GND intact sous le quartz (O6)
Découplage	C4 → VDD 3,3 mm, C3 → VDDA 3,5 mm, C8 → U3 2,5 mm	OK
Angles et géométrie	Pistes à 45°, sans angles aigus. Teardrops présents (165)	OK




Fig. 7 — Chemin du touch (cyan) : CN1 → R6 au TOP, puis le dos jusqu'au MCU. Les vias blancs marquent le passage au dos.




Fig. 8 — Zone MCU et quartz (TOP). Les rayons de liaison thermique sont visibles sur les pads GND.

7. Analyse du plan de masse

- **Structure** : coulée GND sur toute la surface des deux faces, plus deux îlots +5 V pour la LED : un polygone au TOP (≈ 11 × 10 mm) et un disque Ø12 mm au dos. Les deux sont reliés par 11 vias +5 V. Au dos, un rectangle GND prioritaire (x de −8,5 à −4,2, y de −5,7 à 5,2) découpe le disque pour laisser une masse continue sous les lignes USB filtrées. Bonne idée. 38 vias de couture GND, à environ 3 à 6 mm d'écart.
- **Découpes au dos** (59 mm de pistes sur 12 nets) : boucle RESET de 18,9 mm (coin sud-ouest), TOUCH 6,1 mm, +3,3 V 7,8 mm, +5 V 8,7 mm (arche sous l'USB et liaisons de l'îlot), cathodes $1N162 et $1N187 (6,5 mm), ponts LED_R et LED_G, SWDIO et SWCLK courts, D−. Aucune ne coupe un chemin de retour rapide : les signaux rapides se limitent à l'USB FS et au quartz, qui ont tous deux une masse continue en dessous.
- **Retours de courant LED** : le courant entre par l'USB (VBUS), traverse l'îlot +5 V, la LED, les résistances et le MOSFET, puis revient par les vias GND et les deux plans vers les broches GND de l'USB. Le chemin est large, sans goulot. Les îlots +5 V servent aussi de dissipateur.
- **Touch** : au TOP, une zone sans coulée (x −8,38 à −6,60, y 2,2 à 13,3) écarte la masse à ≈ 0,6 mm de la piste, ce qui réduit sa capacité parasite d'environ 15 % par rapport au dégagement standard de 0,254 mm. Un disque sans cuivre de Ø4 mm entoure la broche 2 de CN1 sur les deux faces. Le plan GND du dos, sous la piste, la protège. Un plan sous l'électrode, à 2 à 4 cm, est favorable : il fixe une référence stable.
- **ALS** : une zone sans coulée au TOP couvre U3, C8, R4 et R5. C'est sans effet électrique (signal numérique), et la masse de U3 est bien reliée (section 2).
- **Liaisons thermiques** : les pads GND des passifs sont reliés par 4 rayons de 0,254 mm (soudure et refusion homogènes, faible risque de tombstoning). Les GND de X1 et U3 sont en liaison directe, ce qui est sans problème.

8. Analyse fabrication JLCPCB

Paramètre	Projet	JLCPCB (2 couches, 1 oz, standard)	Statut
Piste minimum	0,254 mm	0,10 mm	OK
Espacement minimum	0,125 mm	0,10 mm	OK (O5)
Vias	0,30 / 0,61 mm (70)	≥ 0,15 / 0,25. Sans surcoût si trou ≥ 0,3 mm	OK, aucun surcoût
Anneau des trous traversants	CN1 : Ø1,8 / 1,2 → 0,30 mm	≥ 0,18 (0,25 conseillé)	OK
NPTH	Ø2,2 mm ×2	≥ 0,50 mm	OK
Cuivre / bord	≥ 0,73 mm (blindage USB), pistes ≥ 0,97 mm	≥ 0,20 mm (fraisage)	OK
Coulées / bord	≈ 0,36 mm	≥ 0,20 mm	OK
Barrière de vernis	QFN : 0,098 mm	≥ 0,10 mm (vert), ≥ 0,13 (noir, blanc)	OK, à la limite (voir ci-dessous)
Sérigraphie (police par défaut)	Texte 1,14 mm, trait 0,152 mm	≥ 1,0 mm / ≥ 0,15 mm	OK (juste au minimum)

Sérigraphie (texte Verdana du dos)	Capitales ≈ 0,87 mm, trait ≈ 0,12 mm	≥ 1,0 mm / ≥ 0,15 mm	**Sous le minimum** (N7)
Vias sous vernis	Couverts (expansion −25,4 mm). Ceux dans les pads restent ouverts	—	N5
Teardrops	165	—	**Bien**
Épaisseur	Non imposée par le design	1,6 mm par défaut	Garder 1,6 mm (pattes de l'USB-C et du JST)

Les règles EasyEDA utilisées sont celles de JLC et sont suffisantes pour ce circuit. Il n'y a pas de piste de puissance qui demanderait plus de 1 oz, ni de contrôle d'impédance nécessaire.

Vernis du QFN et couleur du vernis

- Les pads de U1 font 0,2 × 0,7 mm au pas de 0,4 mm. L'expansion de vernis est de 0,0508 mm (valeur par défaut des règles) : ouverture de 0,30 × 0,80 mm et barrière de **0,098 mm** entre broches. Selon le cas, JLC garde une barrière très fine ou ouvre la rangée entière. Les deux situations sont courantes et s'assemblent tous les jours pour des QFN au pas de 0,4 mm. **Garder l'empreinte LCSC**, qui est la référence.
- JLC impose une barrière minimale de 0,10 mm en vert, rouge, jaune, bleu et violet, et de 0,13 mm en noir et en blanc. En noir ou en blanc, JLC ouvrira donc la rangée du QFN : ce n'est pas un problème pour l'assemblage.
- Optique : le PCB occupe environ 77 % du fond du cube. Un vernis vert absorbe environ 70 à 80 % de la lumière qu'il reçoit, un blanc environ 20 à 30 %. Le blanc ferait sortir 15 à 25 % de lumière en plus, le noir en ferait perdre environ 5 à 10 % par rapport au vert. Avec un vernis vert ou noir, une plaque réflectrice en PLA blanc posée sur le PCB compense. Vérifier sur le devis JLC quelles couleurs sont proposées en Economic PCBA.

9. Analyse assemblage

- **Une seule face assemblée (TOP)** : compatible Economic PCBA. Au dos, il n'y a que des pastilles nues, donc aucune soudure manuelle CMS.
- **Traversants** : CN1 (JST) est hors BOM et sera soudé à la main, 2 joints par le dessous. L'USB1 (TYPE-C-31-M-12) est classé « SMT Assembly » par JLC, même si le CPL indique SMD = No. Il n'y a donc aucun frais THT.
- **Références Extended** (7) : U1 CH32V203G6U6, U2 ME6231A33M3G, D1 USBLC6-2SC6, X1 CF4008M00012001, U3 VEML7700-TR, USB1 TYPE-C-31-M-12, LED1 TJ-S5050UGEW5TLCBRG-A5. Les frais par référence s'appliquent une fois par commande. Toutes les autres sont Basic.
- **Stock JLC à l'export** : LED1 1415, U1 2859, U3 3329, X1 15 610. Suffisant pour 50 cartes. À revérifier le jour de la commande (V5).
- **MSL** : VEML7700 MSL 4 (72 h), LED MSL 3. Géré par JLC.
- **Polarités et repères** : point sur U1 et D1, « + » sur LED1, carré sur la broche 1 de CN1, sérigraphie « GND VDD » près de U3. Lisibles. Les rotations à 45° et 225° (U1, C4, LED1) sont à contrôler dans l'aperçu DFM (N6).
- **Capteur latéral U3** : JLC le pose comme un CMS normal. C'est le modèle 3D et l'empreinte qui fixent le sens. Il faut s'assurer dans l'aperçu que la face transparente regarde le bord de carte (V1).
- **Tombstoning** : 0603 et 0805 avec rayons thermiques des deux côtés, risque faible. Les pads du VEML7700 (0,8 × 1,8 mm, contre 0,7 × 1,4 mm conseillé) sont un peu grands : une légère inclinaison est possible mais le défaut reste rare.

10. Analyse mécanique

Point	Donnée	Avis
Contour	35,0 × 35,0 mm, coins R 2,75 mm	—
Trous	2 × NPTH Ø2,2 en (±14,53 ; ±14,53), soit 41,1 mm entre centres. Bord du trou à 1,87 mm du bord de carte	Compatible M2. Deux points en diagonale fixent bien la carte. Voir N4 pour la visserie
USB-C	Axe à x = +5,46 mm. Réceptacle en débord d'environ 1,1 mm au nord	V3 : ouverture d'environ 9,5 × 3,8 mm dans la paroi. Le surmoulage du câble (≈ 12 × 6,5 mm) doit pouvoir venir au contact : paroi ≤ 1,5 mm ou chambrage
ALS	Face sensible vers l'ouest, à x ≈ −16,7 mm. Centre optique à y = 7,9 mm et à environ 1,95 mm au-dessus du TOP	V1 : fenêtre Ø2 à 3 mm centrée sur ce point, avec une cloison opaque autour
CN1 JST-XH	Corps d'environ 7,4 × 5,8 mm, hauteur d'environ 7 mm plus la fiche. Coin nord-ouest	Compatible avec 2 à 4 cm sous le couvercle. Prévoir le passage du fil (V5)
Boutons	BOOT (−14,6 ; −1,3) et RESET (−5,5 ; −14,6), à environ 1,4 mm des bords	Accès boîtier ouvert. O1 évite d'ouvrir pour flasher
Orientation	TOP vers le haut. Le plan GND et l'îlot +5 V font face au couvercle	Cohérent avec l'électrode au-dessus. Rien au dos ne touche le fond (pastilles et sérigraphie plates)




Fig. 9 — VEML7700 : dimensions. Version -TR « vue latérale ». Face sensible opposée aux pattes, centre à 1,95 mm de la base.




Fig. 10 — LED Togialed : brochage (1 B, 2 R, 3 V, anodes 4 et 6, pad central).

11. Analyse du système capacitif

11.1 Principe

Le CH32V203 intègre une détection TKey qui réutilise l'ADC (16 canaux, PB1 = canal 9). L'électrode est chargée pendant un temps programmé, puis sa tension est convertie. Plus la capacité totale vue par la broche est grande, plus la tension mesurée est basse. Un doigt ajoute une capacité ΔC vers la terre, en série avec le corps, et la lecture baisse. C'est une mesure en **mode propre** (self-capacitance), référencée à la masse de la carte.

11.2 Bilan des capacités (estimations)

Élément	Capacité	Base du calcul
Broche PB1 (C_{IO})	≈ 5 pF	Datasheet WCH
Pistes, pads et 2 vias (20,9 mm)	≈ 1,4 pF	Piste coplanaire de 0,254 mm, h = 1,53 mm, εr 4,4 : 0,05 à 0,06 pF/mm selon le dégagement
JST XH et fiche	≈ 0,5–1 pF	Ordre de grandeur courant
Fil de 3 à 4 cm, seul	≈ 0,4–1,2 pF	0,1 à 0,3 pF/cm selon la distance aux masses
Électrode Ø25 mm (propre + vers le plan GND à 2–4 cm)	≈ 1,0–1,1 pF	Disque : $8\varepsilon_0 r$ ≈ 0,9 pF. Plan : $\varepsilon_0 A/d$ ≈ 0,1–0,2 pF
Total parasite C_p	**≈ 8,5–10 pF**	+2 à 3 pF si le fil est torsadé avec un fil GND ou blindé

Doigt (≈ 1 cm² en appui) à travers…	ΔC	ΔC / C_p
1 mm de PLA (εr ≈ 3), feuille collée	≈ 2,7 pF	≈ 27–32 %
2 mm de PLA, feuille collée	≈ 1,3 pF	≈ 13–16 %
2 mm de PLA + 0,2 mm d'air (feuille mal plaquée)	≈ 1,0 pF	≈ 10–12 %
Main à 1 cm au-dessus du couvercle (proximité)	≈ 0,1–0,3 pF	≈ 1–3 %
Doigt sur la paroi latérale près du fil	≈ 0,1–0,3 pF	≈ 1–3 %

Conclusion : le rapport signal sur parasite est confortable (≥ 10 %, alors que les systèmes TKey visent typiquement ≥ 3 à 5 %). Un seuil réglé entre 30 et 50 % du ΔC d'un appui sépare nettement le toucher de l'approche et des contacts latéraux. La distance de 2 à 4 cm entre le PCB et l'électrode n'est pas un problème. Le facteur dominant est l'épaisseur de PLA et le plaquage de la feuille.

11.3 Influence de l'installation (hub de l'écran et Mac)

- **Écran relié à la terre (prise à 3 broches)** : la masse de la carte est à la terre, et le corps de l'utilisateur (≈ 100 à 200 pF vers la terre) ferme le circuit. C'est le cas idéal.
- **Écran en classe II (2 broches), Mac alimenté par l'écran** : la masse « flotte », avec une composante de secteur à 50 Hz injectée par les condensateurs Y de l'alimentation (quelques dizaines de volts en mode commun, à haute impédance). ΔC reste du même ordre, car la capacité de l'ensemble écran et Mac vers la terre, plusieurs centaines de pF, domine la série. En revanche, le doigt injecte du **bruit à 50 Hz et à ses harmoniques**. Un toucher peut alors produire une lecture qui oscille, ce qui donne des faux négatifs ou des rebonds.
- Parade, sans changer le PCB : moyenner les échantillons sur 20 ms (une période secteur) ou prendre une médiane, avec des seuils à hystérésis (entrée et sortie), un anti-rebond de 50 à 100 ms et un suivi lent de la ligne de base, gelé pendant l'appui. À valider sur un écran « sans terre » (V4).

11.4 Sources de bruit internes

- **PWM de la LED** : PB0 (LED_B) est la broche voisine de PB1 ; sa piste passe à 0,88 mm de celle du touch. Les fronts de 0 à 3,3 V injectent environ 1 à 3 % du signal. Les cathodes (fronts de 0 à 5 V, jusqu'à environ 100 mA) sont loin du touch (x > 5 mm), c'est bien. **Parade firmware** : déclencher la mesure TKey à phase fixe du TIM3 (par exemple sur l'update event), ou pendant une courte fenêtre où le PWM est figé. Option matérielle : libérer PB0 (N1).
- **USB** : D−_FILTERED passe à 1,0–1,1 mm sur environ 6 mm. Les paquets FS (SOF toutes les 1 ms) donnent des impulsions brèves, que l'échantillonnage multiple filtre.
- **Alimentation** : +3,3 V propre (LDO). Le PSRR et le découplage suffisent.

11.5 Électrode, câble et boîtier

- Disque plein de Ø25 à 30 mm conseillé (un anneau marche aussi, avec environ 20 à 30 % de ΔC en moins). Feuille **collée à plat** (adhésif conducteur ou cuivre adhésif), sans bulle d'air. Bord de l'électrode à ≥ 5 mm des arêtes et des joints du couvercle, pour l'ESD et pour éviter les déclenchements par la tranche.
- Câble : le plus court possible, **fixé** (collé ou guidé). Un fil qui bouge fait varier C_p et donc la ligne de base. Le faire passer au centre, loin des parois latérales où se posent les mains.
- Fil GND de CN1.1 : inutile au départ. Si des déclenchements latéraux apparaissent, torsader le fil touch avec un fil GND (+2 à 3 pF, sensibilité encore suffisante d'après 11.2).
- Série R6 de 2,2 kΩ : τ = 2,2 kΩ × 10 pF ≈ 22 ns, négligeable devant le temps de charge TKey (de l'ordre de la µs). Elle limite les courants d'ESD et de RF. Une TVS faible capacité reste possible (O4).
- Couvercle PLA à 100 % de remplissage : εr de 2,7 à 3,1. Un remplissage partiel ferait chuter ΔC. L'humidité du PLA fait légèrement dériver la ligne de base, ce que le suivi lent compense.

11.6 Faux positifs et faux négatifs

Cause	Effet	Mitigation
Bruit de secteur (écran non relié à la terre)	Rebonds, faux négatifs	Moyenne sur 20 ms, hystérésis, anti-rebond
PWM de la LED	Bruit corrélé à la luminosité	Mesure synchrone avec TIM3 (et N1)
Fil qui bouge, température, humidité	Dérive de la ligne de base	Fil fixé, suivi lent de la ligne de base
Main approchée, objet posé sur le cube	Faux positif	Seuil ≥ 30 % de ΔC. Un objet posé reste un vrai cas d'usage à gérer (appui long à ignorer)
Feuille décollée, PLA trop épais	Faux négatif	Collage soigné, PLA ≤ 2 mm
Calibration au démarrage alors qu'un doigt est posé	Touch inversé	Re-calibration automatique si la valeur reste sous la base

Paramètres critiques encore ouverts : épaisseur réelle du PLA au-dessus de l'électrode, mode de fixation de la feuille et du fil, et mise à la terre des écrans du bureau. Aucun ne remet en cause le PCB : ils déterminent les seuils firmware, à fixer sur prototype (V4).

12. Optimisations coût / fiabilité

O1 · Entrer dans le bootloader sans ouvrir le boîtier OPTIMISATION

Proposition	Ajouter une commande HID « reboot to bootloader ». Le CH32V20x permet de sélectionner la zone de boot puis de faire un reset logiciel : bit BOOT_MODE du registre FLASH_STATR, déverrouillé par une clé, d'après le manuel de référence. Les boutons ne servent alors plus qu'en cas de firmware bloqué.
Confiance	Moyenne (mécanisme à confirmer dans le RM CH32FV2x_V3x et les exemples WCH).

O2 · Un WCH-LinkE pour le développement OPTIMISATION

Proposition	Un WCH-LinkE (≈ 5 à 8 €) apporte le debug pas à pas, la récupération en cas de protection en lecture, et la programmation d'une carte dont l'USB serait défaillant. Il rend vraiment utiles les 5 pastilles. Prévoir 5 pointes pogo P75 sur un bout de plaque à trous au pas de 2,54 mm.

O3 · Charges du quartz OPTIMISATION

Calcul	CL = C1·C2/(C1+C2) + C_{stray}, avec C_{stray} de 2 à 7 pF selon WCH. Pour CL = 12 pF, il faut C1 = C2 = 2 × (12 − C_{stray}), soit 10 à 20 pF. 15 pF correspond au milieu de la plage (C_{stray} = 4,5 pF), 18 pF à C_{stray} = 3 pF.
Effet	Avec 18 pF et C_{stray} = 4,5 pF, la charge vue est de 13,5 pF au lieu de 12 pF, soit un décalage d'environ −10 à −15 ppm. Le quartz lui-même est donné à ±10 ppm (tolérance) et ±20 ppm (stabilité). L'USB tolère ±2500 ppm, et la marge de démarrage est très large (gm de 17,5 mA/V pour environ 0,1 mA/V nécessaire).
Conclusion	Effet négligeable : **garder 18 pF**. Si tu veux la valeur centrée, CL10C150JB8NNNC (C1644) est une pièce Basic.

O4 · ESD du touch OPTIMISATION

Principe	En marchant sur une moquette ou un sol sec, le corps se charge à 5 à 15 kV ; au contact d'un objet conducteur, la charge s'écoule en une étincelle de plusieurs ampères pendant environ 100 ns. Ici, le doigt touche le PLA : 1 à 2 mm de PLA plein résistent à environ 15 à 20 kV/mm, donc l'étincelle doit **contourner** le couvercle par un joint, un trou ou un bord pour atteindre l'électrode. Si elle y parvient, elle traverse R6 (qui limite le courant) et finit dans les diodes internes de PB1 (≈ 2 kV en test composant).
Proposition	Une TVS de très faible capacité entre CN1.2 et GND, placée contre CN1 avec un via GND court, envoie l'impulsion à la masse avant R6. Sa capacité doit rester ≤ 0,5 à 1 pF pour ne pas réduire la sensibilité. Les TVS Basic de JLC font toutes ≥ 75 pF : il faut une Extended, par exemple **PESD5V0F1BL (C45961, 0,4 pF, DFN1006)**.
Avis	Risque faible grâce au PLA. Les précautions mécaniques sont plus efficaces : électrode à ≥ 5 mm des bords et des joints, aucune vis métallique près de l'électrode. N'ajouter la TVS que si la place est facile à trouver, ou si des décharges par la tranche sont observées.




Fig. 11 — Rôle d'une TVS sur la ligne du touch (O4).

O5 · Espacements à la sortie du QFN OPTIMISATION

Constat	Au pas de 0,4 mm, deux pistes de 0,254 mm qui partent en parallèle de broches voisines sont forcément à 0,125 à 0,146 mm l'une de l'autre : BOOT/OSC_IN sur 0,1 mm, OSC_OUT/RESET sur ≈ 1 mm, OSC_IN/OSC_OUT sur ≈ 0,7 mm, RESET/VDDA, SCL/SDA et les trois lignes LED. Le couplage est d'environ 0,02 à 0,03 pF : négligeable. Les pistes X1 → U1 mesurent 5,2 à 5,3 mm, c'est correct.
Proposition	Facultatif (« neck-down ») : sélectionner le premier segment qui sort de chaque pad concerné (≈ 0,5 à 1 mm) et régler sa largeur à 0,2 mm. L'écart passe à environ 0,2 mm, sans surcoût chez JLC, en 5 minutes environ. Le pad lui-même fait 0,2 mm de large : c'est la pratique habituelle.




Fig. 12 — Sorties du QFN où deux pistes voisines sont à moins de 0,15 mm (cercles).

O6 · Pastille RST et boucle RESET au dos OPTIMISATION

Constat	La boucle RESET de 18,9 mm au dos ne sert qu'à rejoindre la pastille RST de la colonne. C'est un signal lent (100 nF), et le plan GND reste intact sous le quartz : **ce n'est pas un problème**, la boucle peut rester.
Si tu veux libérer le dos	Faire passer RESET au TOP n'est pas réaliste (il faudrait traverser BOOT, R3 et la zone du quartz). Deux options : **A**, supprimer la pastille RST avec sa piste et le via (−7,71 ; −10,75), puisqu'un WCH-LinkE programme le CH32V203 avec SWDIO, SWCLK, 3,3 V et GND seulement ; **B**, poser la pastille RST au dos directement sur ce via, sans piste.




Fig. 13 — BOTTOM : la boucle RESET (rouge) et les deux options (O6).

O7 · Coût OPTIMISATION

Constat	7 références Extended, soit environ 10,5 $ de frais par commande (pas par carte). Seul le LDO a un équivalent Basic évident : XC6206P332MR (C5446, même brochage SOT-23, 200 mA). Mais sa Vin max de 6 V est juste face aux surtensions de branchement USB, alors que le ME6231 tient 18 V. **Je ne recommande pas ce changement** : le gain est d'environ 1,5 $ par commande, contre une perte de robustesse.
À ne pas faire	Supprimer le quartz : l'USB du CH32V203 exige une horloge précise, et le HSI interne n'est pas garanti pour l'USB. Supprimer D1 : c'est la seule protection ESD de la carte.

13. Liste des actions (checklist)

Avant la commande (PCB)

- ☐ N7 — Texte « DISLED » du dos en gras ou à 1,4–1,6 mm (ou police par défaut, trait ≥ 0,15 mm). Vérifier le cœur dans le Gerber.
- ☐ N1 (facultatif) — LED sur PA3, PA6 et PA7 (étiquettes de net, puis re-routage des 3 sorties), PB0 laissé libre. Décaler C3 d'environ 0,3 mm.
- ☐ O5 (facultatif) — Premier segment des sorties du QFN à 0,2 mm.
- ☐ O4 (facultatif) — TVS PESD5V0F1BL contre CN1.2.
- ☐ Relancer le DRC, puis regénérer Gerber, BOM et CPL.

À la commande JLCPCB

- ☐ FR-4, 1,6 mm, 1 oz. Couleur de vernis disponible en Economic PCBA (section 8). Vias « Tented ».
- ☐ Economic PCBA, TOP seul. CN1 hors BOM. Ignorer l'avertissement sur les 5 pastilles du CPL (N6).
- ☐ Dans l'aperçu DFM, contrôler un par un : point de U1 (rotation de 315°), « + » de LED1 (225°), point 1 de D1, **face transparente de U3 tournée vers le bord ouest**.
- ☐ Vérifier le stock du jour : LED1, U1, U3, X1.
- ☐ Premier lot conseillé : 5 cartes assemblées.

Firmware

- ☐ N3 — Ne jamais configurer PA10 en sortie ni avec pull-up. E/S inutilisées en pull-down ou en analogique.
- ☐ N2 — LED ≤ 50 mA avant l'énumération, `bMaxPower` = 300 mA, plafond des mélanges (blanc ≤ 50 %), gamma, rampe, équilibrage par couleur.
- ☐ Touch : mesure synchrone de TIM3, moyenne sur 20 ms, hystérésis, anti-rebond de 50 à 100 ms, suivi lent de la ligne de base, re-calibration automatique.
- ☐ ALS : gain ×1/4 ou ×1/8, IT de 100 ms, filtre lent de quelques secondes sur la consigne de luminosité.
- ☐ O1 — Commande HID « reboot to bootloader ».

Boîtier et montage

- ☐ V1 — Fenêtre ALS centrée à 1,95 mm au-dessus du TOP et à y = 7,9 mm, cloison opaque jusqu'à la face du capteur (≈ 0,8 mm en retrait du bord de carte).
- ☐ V3 — Ouverture USB-C et dégagement du surmoulage.
- ☐ N4 — Vis M2 sans rondelle métallique (tête ≤ Ø4) ou rondelle nylon.
- ☐ V5 — Souder CN1 à la main. Passage et fixation du fil touch, électrode collée à ≥ 5 mm des arêtes.

14. Points restant à vérifier

V1 · Fenêtre de l'ALS et sens de pose **À VÉRIFIER**

Où	U3 (−14,76 ; 7,90), rotation de 90°.
Pourquoi	La fenêtre dédiée isolée et le côté gauche dégagé sont la bonne configuration. Restent la géométrie (centre optique à 1,95 mm au-dessus du PCB, face à environ 0,8 mm du bord de carte, champ d'environ ±60°) et le sens de pose : face transparente vers l'extérieur, déduite du plan DIN de la datasheet.
Comment	CAO du boîtier, et aperçu 3D et DFM JLC. Sur la première carte, éclairer à la lampe de poche par la fenêtre et par l'intérieur, et comparer les lectures.
Confiance	Moyenne à élevée sur le sens de pose.

V2 · Thermique en boîtier fermé À VÉRIFIER

Comment	Blanc à 100 % pendant 1 h, boîtier fermé, sur l'écran. Mesurer au thermocouple ou à la caméra thermique la LED, R17 et R18 (bleu, les plus chargées), et l'intérieur du couvercle. Critères : LED < 70 °C, PLA < 45 °C. Sinon, abaisser le plafond firmware des mélanges de couleurs.

V3 · USB-C et paroi À VÉRIFIER

Comment	Débord d'environ 1,1 mm au nord, axe à x = +5,46 mm. Prévoir l'ouverture et le dégagement du surmoulage du câble, et un appui du boîtier derrière le connecteur pour reprendre les efforts de branchement.


V4 · Touch en conditions réelles À VÉRIFIER

Comment	Mesurer la ligne de base, ΔC au toucher, au survol et sur la paroi, sur un écran relié à la terre puis sur un écran de classe II, Mac branché, LED à 0 %, 50 % et 100 %. Fixer les seuils à partir de ces mesures.


V5 · Boîtier : JST, fil, électrode, stock À VÉRIFIER

Comment	Hauteur du JST (≈ 7 mm, plus environ 3 mm de fiche) sous le couvercle. Trajet du fil. Collage de l'électrode. Stock JLC le jour de la commande.


15. Évolution de la v1 à la v4




v1 — 03/10 · rond Ø40



v2 — 06/10 · rond Ø35



v3 — 07/10 · carré 34 mm



v4 — 10/10 · carré 35 mm

Vues du TOP issues des aperçus enregistrés dans chaque fichier .epro2.

Critère	v1	v2	v3	v4
Contour	Rond Ø40	Rond Ø35	Carré 34, R 2,75	Carré 35, R 2,75
Faces assemblées	TOP + LED THT au dos (main)	TOP + LED et TOUCH au dos (main)	TOP seul (TOUCH hors BOM)	TOP seul (JST hors BOM, soudé main)
LED	RGB 5 mm THT, anode commune	Idem	RGB 5050 1,5 W CMS	Idem
Courant LED (typ.)	≈ 0,3 mA : bug, 10 kΩ dans les sources des MOSFET (R9–R11)	≈ 20 mA par couleur (100/100/150 Ω), corrigé	R ≈ 94, V ≈ 51, B ≈ 68 mA (déséquilibré)	R 75, V 52, B 98 mA (équilibré pour la luminance)
ALS	BH1730FVC (vue de dessus)	BH1730FVC	VEML7700-TR au bord nord, regard vers l'arrière	VEML7700-TR au bord ouest, regard à gauche, fenêtre dédiée
USB-C	14P vertical, côté ouest	14P vertical, à 45°	TYPE-C-31-M-12 horizontal, nord	Idem (nord, x = +5,5)

Quartz	8 MHz + 15 pF	**12 MHz + 33 pF**	8 MHz (CL 12 pF) + 18 pF	Idem
Touch	Absent	Barrette 2,54 au dos + R6	Barrette 2,54 au TOP, chemin de 11,9 mm	JST-XH au bord arrière, **20,9 mm**, coulée dégagée
SWD	Barrette 5 broches	5 pastilles au dos, à 45°	5 pastilles en ligne, pas 2,54	Idem
Trous	4 × Ø2,2	3 × Ø2,2, irréguliers	2, diagonaux	2, diagonaux (±14,53)
Rotations hors 90°	0	27	1	3 (U1, C4, LED1)
Pistes au dos	85 mm	83 mm	73 mm	59 mm
Vias / teardrops	29 / 131	34 / 165	79 / **0**	70 / 165
Plans	GND au dos, +3,3 V au TOP (disque)	GND au dos + îlot 3,3 V	GND sur les deux faces + îlots +5 V	Idem + rectangle GND sous l'USB


Améliorations marquantes

- v1 → v2 : correction du défaut majeur de la v1 (10 kΩ dans la source des MOSFET : LED quasi éteinte). Pull-downs de grille ajoutés, touch ajouté, pastilles SWD.
- v2 → v3 : passage au mono-face TOP (plus aucune soudure CMS à la main). LED de puissance CMS. Retour au quartz 8 MHz, alors que le 12 MHz avec 33 pF était surchargé. Plans GND complets. Rotations à 45° supprimées. USB-C horizontal.
- v3 → v4 : ALS déplacé pour ne plus regarder l'arrière (câble et écran) et isolé de la LED. Courants LED rééquilibrés (rouge 40 Ω, vert 40 Ω, bleu 20 Ω). Teardrops rétablis. Dos allégé (−19 %). JST verrouillable au bord arrière à la place de la barrette 2,54, avec une zone sans coulée le long de la piste du touch. Boutons et LDO repositionnés.


Régressions v3 → v4

- Chemin du touch presque doublé (11,9 → 20,9 mm), avec un passage au dos et un voisinage PWM (N1). C'est la conséquence du connecteur au bord arrière.
- U1 et C4 à 45° (3 pièces hors angle droit contre 1). Pas grave, à surveiller chez JLC.
- +3,3 V plus long (50 → 86 mm de pistes). Sans conséquence électrique.

16. Comparaison de la v4 avec les propositions



Proposition carrée 32 mm (TOP)



Proposition ronde Ø36 (TOP)

Critère	v4	Carré 32 mm	Rond Ø36	Commentaire
Taille	35 × 35	32 × 32	Ø36	v4 plus grande : plus de place, boîtier un peu plus gros
USB-C	Nord, x = +5,46	Nord, centré	Nord, centré	Décentré en v4 : sans conséquence, le boîtier suit
LED	(0 ; 0)	(0 ; −1,35)	(0 ; −1,75)	**v4 meilleure** : parfaitement centrée
ALS	Bord ouest, vue latérale à 90°	Coin NO à 45°	NO à 40°	Avec une fenêtre isolée et un côté dégagé, le 90° de la v4 est valable et évite une pièce tournée
Régulateur	Sud-est de la LED	Ouest de la LED	Est	Équivalent
MCU	(−6,7 ; −5,2), 45°	(−9 ; 2,5), 270°	(−8,5 ; 4), 270°	Les propositions restent à angle droit
Résistances LED	6 × 1206 (20/20/20/20/10/10 Ω), 52 à 98 mA	3 × 100 Ω, 22 à 30 mA	Idem	v4 : marge adaptée à un cube de 4 cm en PLA blanc (3.4)
Connecteur touch	JST au bord arrière, 20,9 mm	2 broches près de R6, ≈ 5 mm	Près de R6, ≈ 5 mm	Propositions plus courtes, mais avec un connecteur à l'intérieur de la carte, ce qui est exclu : le bord arrière est imposé. Le JST de la v4 est plus robuste mécaniquement
Pastilles de test	Colonne au dos, pas 2,54	Ligne au dos	Ligne au dos, pas 2,54	Équivalent
Pistes au dos	59 mm	6,2 mm	12,7 mm	**Propositions meilleures** (plan GND du dos quasi intact)
Vias	70	77 (40 de couture)	66	Équivalent

Trous M2	(±14,53), à 2,97 mm du bord	(±12,8)	(±10,2)	v4 : plus de place au centre
Rotations hors 90°	3	2 (U3, C8)	1	Comparable
Assemblage	TOP, Economic, JST soudé main	TOP, Economic	TOP, Economic	Équivalent

Bilan : la v4 reprend l'essentiel des propositions : USB au nord, tout au TOP, LED centrée, 2 trous en diagonale, pastilles au pas de 2,54 et ALS loin de la LED. Elle fait mieux sur le centrage de la LED et la simplicité de pose de l'ALS. Elle fait moins bien sur la quantité de pistes au dos et sur la longueur du touch, cette dernière étant imposée par le connecteur au bord arrière. Le courant LED, plus élevé que dans les propositions, est adapté à un cube de 4 cm en PLA blanc.

17. Conclusion

La v4 est la version la plus aboutie des quatre, et elle est fabricable en l'état. Je n'ai trouvé aucune erreur de schéma, de brochage, de connectivité ou de règle JLCPCB. Les défauts de fond des versions précédentes sont corrigés : sources des MOSFET en v1, quartz de 12 MHz surchargé en v2, ALS tourné vers l'arrière et courants déséquilibrés en v3.

Les sept remarques mineures ne bloquent pas la fabrication. La seule retouche PCB conseillée avant la commande est esthétique : grossir ou épaissir le texte du dos (N7). Libérer PB0 pour le touch reste une option. Le reste relève du firmware, de la visserie et des réglages de commande. Ce qui reste à valider, la thermique à pleine puissance, les seuils du touch selon la mise à la terre des écrans et la fenêtre de l'ALS, dépend du boîtier et du firmware. Un premier lot de 5 cartes assemblées suffit pour le valider avant de lancer les 50.

Annexes

A. Méthode

- Projet ouvert dans EasyEDA Pro 3.2.149, lu en direct par le pont `easyeda-api-skill` : composants, pads, pistes, vias, coulées et leur remplissage calculé, régions, règles, DRC (modes strict et normal), export Gerber, BOM et CPL. Uniquement des lectures et des exports, aucune modification du projet.
- Fichiers v1 à v4 (.epro2) décompressés et analysés par script : composants, nets des pads, pistes par couche, vias, coulées, textes, aperçus. Le fichier final (`v4_ProPrj_…_2026-10-10.epro2`) a été comparé objet par objet à l'état contrôlé par DRC et export : seuls le texte sérigraphié du dos et la position des repères R13/R14 diffèrent, sans aucune modification de cuivre, de vernis ou de composant.
- Contrôles indépendants : connectivité par rastérisation du cuivre (40 px/mm), distances piste à piste, piste au bord et cuivre aux trous, longueurs de chemins (graphe des pistes), présence de pâte par pad (Gerber GTP), ouvertures de vernis (Gerber GTS).
- Calculs : courants et dissipations de la LED, luminance des parois, capacité des pistes en coplanaire (formule de Wadell), bilan capacitif du touch, estimation thermique simplifiée (convection naturelle et rayonnement).

B. Sources

- WCH, CH32V203 Datasheet V2.8 (broches QFN28, notes 6 et 7, HSE, C_{IO}, C_{ADC}, figure 4-1).
- Vishay, VEML7700 Rev. 1.8 (version -TR vue latérale / -TT vue de dessus, figure 8, plan du boîtier).
- Togialed, TJ-S5050UGEW5TLCBRG-A5 (C1322334) : brochage, IF 150 mA, PD 1260 mW, VF, flux lumineux.
- Microne ME6231 (brochage SOT23-3, 500 mA, θJA). AOS AO3400A. ST USBLC6-2SC6. Huaxin CF4008M00012001 (CL 12 pF, ESR 40 Ω). JST XH. Nexperia PESD5V0F1BL.
- JLCPCB : *PCB Capabilities* (pistes et espacements de 0,10 mm, vias, NPTH, barrière de vernis, sérigraphie), fiches pièces C504893, C161869, C1322334, C5446, C45961. TechOverflow : *JLCPCB PCBA assembly price overview* (frais Extended et THT).
- Propositions de placement carrée et ronde (artifact claude.ai).

C. Données v4 (extrait)

Réf.	Pièce (LCSC)	Position (mm)	Rot.	Classe
U1	CH32V203G6U6 (C5142280)	(−6,73 ; −5,18)	315°	Extended
U2	ME6231A33M3G (C2765181)	(3,34 ; −8,07)	270°	Extended
U3	VEML7700-TR (C504893)	(−14,76 ; 7,90)	90°	Extended
D1	USBLC6-2SC6 (C7519)	(−2,03 ; 9,02)	90°	Extended
X1	CF4008M00012001 (C7294546)	(−11,84 ; −8,99)	270°	Extended
LED1	TJ-S5050UGEW5TLCBRG-A5 (C1322334)	(0 ; 0)	225°	Extended
USB1	TYPE-C-31-M-12 (C165948)	(5,46 ; 13,40)	180°	Extended
CN1	B2B-XH-AM(LF)(SN) (C161869)	(−8,51 ; 14,73)	180°	Hors BOM (soudé main)
Q1/Q2/Q3	AO3400A (C20917)	(14,6 / 11,3 / 8,0 ; −8,25)	270°	Basic
R13–R18	1206 : 20 Ω ×4 (C17955), 10 Ω ×2 (C17903)	x = 8,0 / 11,3 / 14,6 ; y = 1,27 et −3,94	270°	Basic
R6	2,2 kΩ 0603 (C4190)	(−7,75 ; 2,03)	270°	Basic
BOOT / RESET	TS-1088-AR02016 (C720477)	(−14,62 ; −1,30) / (−5,46 ; −14,60)	90° / 0°	Basic
Trous	NPTH Ø2,2	(−14,53 ; −14,53) et (14,53 ; 14,53)	—	—