

MÁQUINA DE CAFÉ

BRENO CABRAL MURILO BLOCH PEDRO SARAIVA





Interrupção Externa INT0/INT1

SELECT e ENTER





Bit		7	6	5	4	3	2	1	0	_
	EICRA	-	-	-	-	ISC11	ISC10	ISC01	ISC00	
Lê/Escreve	•	L	L	L	L	L/E	L/E	L/E	L/E	•
Valor Inicial		0	0	0	0	0	0	0	0	

Bit	_	7	6	5	4	3	2	1	0
	EIMSK	-	-	-	-	-	-	INT1	INT0
Lê/Escreve	•	L	L	L	L	L	L	L/E	L/E
Valor Inicial		0	0	0	0	0	0	0	0

Tab. 6.1 – Interrupções do ATmega328 e seus endereços na memória de programa.

Vetor	End.	Fonte	Definição da Interrupção	Prioridade
1	0x00	RESET	Pino externo, Power-on Reset, Brown-out Reset e Watchdog Reset	A
2	0x01	INT0	interrupção externa 0	
3	0x02	INT1	interrupção externa 1	
4	0x03	PCINT0	interrupção 0 por mudança de pino	
5	0x04	PCINT1	interrupção 1 por mudança de pino	
6	0x05	PCINT2	interrupção 2 por mudança de pino	
7	0x06	WDT	estouro do temporizador Watchdog	
8	0x07	TIMER2 COMPA	igualdade de comparação A do TC2	
9	0x08	TIMER2 COMPB	igualdade de comparação B do TC2	
10	0x09	TIMER2 OVF	estouro do TC2	
11	0x0A	TIMER1 CAPT	evento de captura do TC1	
12	0x0B	TIMER1 COMPA	igualdade de comparação A do TC1	
13	0x0C	TIMER1 COMPB	igualdade de comparação B do TC1	
14	0x0D	TIMER1 OVF	estouro do TC1	
15	0x0E	TIMER0 COMPA	igualdade de comparação A do TC0	
16	0x0F	TIMER0 COMPB	igualdade de comparação B do TC0	
17	0x10	TIMER0 OVF	estouro do TC0	
18	0x11	SPI, STC	transferência serial completa - SPI	
19	0x12	USART, RX	USART, recepção completa	
20	0x13	USART, UDRE	USART, limpeza do registrador de dados	
21	0x14	USART, TX	USART, transmissão completa	7
22	0x15	ADC	conversão do ADC completa	
23	0x16	EE_RDY	EEPROM pronta	
24	0x17	ANA_COMP	comparador analógico	
25	0x18	TWI	interface serial TWI – I2C	
26	0x19	SPM_RDY	armazenagem na memória de programa pronta	

Tab. 6.2 – Bits de configuração da forma das interrupções nos pinos INT1 e INT0.

ISC11	ISC10	Descrição					
0	0	Um nível baixo em INT1 gera um pedido de interrupção.					
0	1	Qualquer mudança lógica em INT1 gera um pedido de interrupção.					
1	0	Uma borda de decida em INT1 gera um pedido de interrupção.					
1	1	Uma borda de subida em INT1 gera um pedido de interrupção.					
ISC01	ISC00	Descrição					
0	0	Um nível baixo em INT0 gera um pedido de interrupção.					
0	1	Qualquer mudança lógica em INT0 gera um pedido de interrupção.					
1	0	Uma borda de decida em INT0 gera um pedido de interrupção.					
1	1	Uma borda de subida em INT0 gera um pedido de interrupção.					

Timer/Contador 1





$$t_{estouro} = \frac{(TOP+1) \times prescaler}{f_{osc}}$$

TOP = OCRA = 15624

Prescaler = 1024

Fosc = 16.000.000

Testouro = 1s

Bit		7	6	5	4	3	2	1	0
	TCCR1A	COM1A1	COM1A0	COM1B1	COM1B0	-	-	WGM11	WGM10
Lê/Escr. Valor Inicial	•	L/E 0	L/E 0	L/E 0	L/E 0	L 0	L 0	L/E 0	L/E 0
Bit	TOODAD	7	6	5	4	3	2	1	0
	TCCR1B	ICNC1	ICES1	-	WGM13	WGM	12 CS12	2 CS11	CS10
Lê/Escr. Valor Inicial		L/E 0	L/E 0	L 0	L/E 0	L/E 0	L/E 0	L/E 0	L/E 0
Bit		7	6	5	4	3	2	1	0
	TCCR10	C FOC1	A FOC1	В -	-	-	-	-	-
Lê/Escr. Valor Inicial		L/E 0	L/E 0	L 0	L 0	L 0	L 0	L 0	L 0
Bit		7	6	5	4	3	2	1	0
	TIMS	K1 -	-	ICIE1	-	-	OCIE1B	OCIE1A	TOIE1
Lê/Escrev Valor Inici		L 0	L 0	L/E 0	L 0	L 0	L/E 0	L/E 0	L/E 0

Tab. 9.17– Modo não PWM (normal e CTC).

COM1A1/COM1B1	COM1A0/COM1B0	Descrição
0	0	Operação normal dos pinos, OC1A/OC1B desconectados.
0	1	Mudança de OC1A/OC1B na igualdade de comparação.
1	0	Limpeza de OC1A/OC1B na igualdade de comparação (saída em nível lógico baixo).
1	1	OC1A/OC1B ativos na igualdade de comparação (saída em nível lógico alto).

Tab. 9.21 – Descrição dos bits para seleção do *clock* para o TC1.

CS12	CS11	CS10	Descrição
0	0	0	Sem fonte de <i>clock</i> (TC1 parado).
0	0	1	clock/1 (prescaler = 1) sem prescaler.
0	1	0	clock/8 (prescaler = 8).
0	1	1	clock/64 (prescaler = 64).
1	0	0	clock/256 (prescaler = 256).
1	0	1	clock/1024(prescaler = 1024).
1	1	0	Fonte de <i>clock</i> externa no pino T1 (contagem na borda de descida).
1	1	1	Fonte de <i>clock</i> externa no pino T1 (contagem na borda de subida).


Tab. 9.20 – Descrição dos bits para os modos de geração de formas de onda.

Mo do	WGM 13	WGM 12	WGM 11	WGM 10	Modo de operação do TC1	Valor TOP	Atualiz. OCR1x no valor	Bit TOV1 ativo no valor:
0	0	0	0	0	Normal	0xFFFF	Imediata	0xFFFF
1	0	0	0	1	PWM com fase corrigida, 8 bits	0x00FF	0x00FF	0
2	0	0	1	0	PWM com fase corrigida, 9 bits	0x01FF	0x01FF	0
3	0	0	1	1	PWM com fase corrigida, 10 bits	0x03FF	0x03FF	0
4	0	1	0	0	CTC	OCR1A	Imediata	0xFFFF
5	0	1	0	1	PWM rápido, 8 bits	0x00FF	0	0x00FF
6	0	1	1	0	PWM rápido, 9 bits	0x01FF	0	0x01FF
7	0	1	1	1	PWM rápido, 10 bits	0x03FF	0	0x03FF
8	1	0	0	0	PWM com fase e freq. corrigidas	ICR1	0	0
9	1	0	0	1	PWM com fase e freq. corrigidas	OCR1A	0	0
10	1	0	1	0	PWM com fase corrigida	ICR1	ICR1	0
11	1	0	1	1	PWM com fase corrigida	OCR1A	OCR1A	0
12	1	1	0	0	CTC	ICR1	Imediata	0xFFFF
13	1	1	0	1	Reservado	-	-	-
14	1	1	1	0	PWM rápido	ICR1	0	ICR1
15	1	1	1	1	PWM rápido	OCR1A	0	OCR1A

Timer/Contador 2







$$f_{OC1A} = \frac{f_{osc}}{2N(1+TOP)}$$
 [Hz]

Fosc = 16.000.000

N = Prescaler = 64

TOP = OCRA = 124

Foc2A = OC2A = 1kHz

Bit		7	6	5	4	3	2	1	0
	TCCR2A	COM2A1	COM2A0	COM2B1	COM2B0	-	-	WGM21	WGM20
Lê/Escr.	'	L/E	L/E	L/E	L/E	L	L	L/Ε	L/E
Valor Inic.		0	0	0	0	0	0	0	0

Bit	_	7	6	5	4	3	2	1	0
	TCCR2B	FOC2A	FOC2B	-	-	WGM22	CS22	CS21	CS20
Lê/Escr.		E	E	L	L	L/E	L/E	L/E	L/E
Valor Inic.		0	0	0	0	0	0	0	0

Bit	_	7	6	5	4	3	2	1	0	
	TIMSK2	-	-	-	-	-	OCIE2B	OCIE2A	TOIE2	
Lê/Escreve		L	L	L	L	L	L/E	L/E	L/E	
Valor Inicial		0	0	0	0	0	0	0	0	

Tab. 9.9 – Modo CTC (não PWM).


COM2A1	COM2A0	Descrição
0	0	Operação normal do pino, OC2A desconectado.
0	1	Mudança do estado de OC2A na igualdade de comparação.
1	0	OC2A é limpo na igualdade de comparação.
1	1	OC2A é ativo na igualdade de comparação.

Tab. 9.16 – Seleção do *clock* para o TC2.


CS22	CS21	CS20	Descrição	
0	0	0	Sem fonte de <i>clock</i> (TC2 parado)	
0	0	1	clock/1 (prescaler=1) - sem prescaler	
0	1	0	clock/8 (prescaler = 8)	
0	1	1	clock/32 (prescaler = 32)	
1	0	0	clock/64 (prescaler = 64)	
1	0	1	clock/128 (prescaler = 128)	
1	1	0	clock/256 (prescaler = 256)	
1	1	1	clock/1024 (prescaler = 1024)	


Tab. 9.15 – Bits para configurar o modo de operação do TC2.

Modo	WGM22	WGM21	WGM20	Modo de Operação TC	ТОР	Atualização de OCR2A no valor:	Sinalização do bit TOV2 no valor:
0	0	0	0	Normal	0xFF	Imediata	0xFF
1	0	0	1	PWM com fase corrigida	0xFF	0xFF	0x00
2	0	1	0	СТС	OCR2A	Imediata	OCR2A
3	0	1	1	PWM rápido	0xFF	0x00	0xFF
4	1	0	0	Reservado		-	-
5	1	0	1	PWM com fase corrigida	OCR2A	OCR2A anterior	0x00
6	1	1	0	Reservado	-	-	-
7	1	1	1	PWM rápido	OCR2A	0x00	OCR2A



Comunicação Serial





- St Bit de Início (sempre baixo 0)
- (n) Bits de Dados (0 a 8)
- P Bit de Paridade (par ou ímpar)
- Sp Bit de Parada (sempre alto 1)
- IDLE Espera [sem comunicação na linha (RxD ou TxD)]. A linha deve ficar em nível lógico alto.

Bit	_	7	6	5	4	3	2	1	0
	UCSR0A	RXC0	TXC0	UDRE0	FE0	DOR0	UPE0	U2X0	MPCM0
Lê/Escr.	•	L	L/E	L	L	L	L	L/E	L/E
Valor Inicial		0	0	1	0	0	0	0	0

Bit		7	6	5	4	3	2	1	0
	UCSR0B	RXCIE0	TXCIE0	UDRIE0	RXEN0	TXEN0	UCSZ02	RXB80	TXB80
Lê/Escreve	'	L/E	L/E	L/E	L/E	L/E	L/E	L	L/E
Valor Inicial		0	0	0	0	0	0	0	0

Bit		7	6	5	4	3	2	1	0
	UCSR0C	UMSEL01	UMSEL00	UPM01	UPM00	USBS0	UCSZ01	UCSZ00	UCPOL0
Lê/Escreve		L/E	L/E	L/E	L/E	L/E	L/E	L/E	L/E
Valor Inicial		0	0	0	0	0	1	1	0

Bit		7	6	5	4	3	2	1	0
	UDR0 (leitura)				RXE	3[7:0]			
	UDR0 (escrita)	TXB[7:0]							
Lê/Escreve		L/E	L/E	L/E	L/E	L/E	L/E	L/E	L/E
Valor Inicial		0	0	0	0	0	0	0	0

Bit		15	14	13	12	11	10	9	8
	UBRR0H	-	-	-	-		UBR	R[11:8]	
	UBRR0L				UBF	R[7:0]			
Bit		7	6	5	4	3	2	1	0
Lê/Escreve		L	L	L	L	L/E	L/E	L/E	L/E
		L/E	L/E	L/E	L/E	L/E	L/E	L/E	L/E
Valor Inicial		0	0	0	0	0	0	0	0
		0	0	0	0	0	0	0	0

Tab. 15.2 – Ajuste dos bits UMSEL01:0 para o modo de operação da USART.

UMSEL01	UMSEL00	Modo de operação
0	0	assíncrono
0	1	síncrono
1	0	reservado
1	1	SPI mestre

Tab. 15.3 – Bits UPM01:0.

UPM01	UPM00	Modo de Paridade		
0	0	Desabilitado		
0	1	Reservado		
1	0	Habilitado, paridade par		
1	1	Habilitado, paridade ímpar		

Tab. 15.4 - Ajuste dos bits UCSZ01:0.

UCSZ02	UCSZ01	UCSZ00	Tamanho do Caractere
0	0	0	5 bits
0	0	1	6 bits
0	1	0	7 bits
0	1	1	8 bits
1	0	0	reservado
1	0	1	reservado
1	1	0	reservado
1	1	1	9 bits

Tab. 15.1 – Equações para o cálculo do registrador UBRRO da taxa de transmissão.

Modo de operação	Equação para o cálculo da taxa de transmissão	Equação para o cálculo do valor de UBRR0
Modo Normal Assíncrono (U2X0 = 0)	$TAXA = \frac{f_{osc}}{16(UBRR0 + 1)}$	$UBRR0 = \frac{f_{osc}}{16.TAXA} - 1$
Modo de Velocidade Dupla Assíncrono (U2X0 = 1)	$TAXA = \frac{f_{osc}}{8(UBRR0 + 1)}$	$UBRR0 = \frac{f_{osc}}{8.TAXA} - 1$
Modo Mestre Síncrono	$TAXA = \frac{f_{osc}}{2(UBRR0 + 1)}$	$UBRR0 = \frac{f_{osc}}{2.TAXA} - 1$

$$UBRR0 = \frac{f_{osc}}{16.TAXA} - 1$$

TAXA = 9600 bits/s


Fosc = 16.000.000

→ UBRR0 = 103.16

```
//configurar a serial para 9600 bits/s
UBRR0H = CALCULO_UBRR0 >> 8;
UBRR0L = CALCULO_UBRRO;

//configura a serial p trabalhar com 8 bits, sem paridade, 1 stop bit ... 8N1
UCSR0C = (1<<UCSZ00) | (1<<UCSZ01);

// Habilita a transmissao, recepcao por interrupcao serial
UCSR0B = 0b10011000;</pre>
```





- 8 bits
- Sem paridade
- 1 Stop bit
- Assincrona

ACafeteita


Requisitos

- LCD com informações para o usuário;
- 7 Segmentos para mostrar a seleção de bebidas;
- Timers para marcações de tempo;
- Motor para moer o café;
- Válvulas para praparar a mistura;
- Modo reabastecimento;
- Relatório de consumo.







7 Segmentos




Timers



Motor



Válvulas



Modo Reabastecimento

Virtual Terminal

```
Simulacao Proteus Iniciada. Realizando Setup

Hβquina Desligada

Hβquina Ligada. Aguardando cliente selecionar pedido

Entrando no modo reabastecimento

D de Cafe Puro. Valor arrecadado: 0,0

D de Cafe com Leite. Valor arrecadado: 0,0

D de Cafe com Leite e Chocolate. Valor arrecadado: 0,0

D de Leite. Valor arrecadado: 0,0

D de Leite com Chocolate. Valor arrecadado: 0,0

D de Cafe com Chocolate. Valor arrecadado: 0,0

D de Cafe com Chocolate. Valor arrecadado: 0,0

O valor total foi: 0,0
```

Relatorio

Obrigado!