

电子技术基础

数字部分

Pingye-Notebook

目录

1	数字逻辑概论	2
1.1	数制	2
1.2	二进制数的算术运算	2
1.2.1	原码、反码、补码	2
1.3	二进制代码	2
1.3.1	格雷码	2
1.3.2	二-十进制码	3
1.4	二值逻辑变量与基本逻辑运算	3
2	逻辑代数与硬件描述语言基础	3
2.1	逻辑代数的基本定律和规则	3
2.1.1	常用恒等式	3
2.1.2	基本规则或定理	4
2.2	逻辑函数表达式的形式	4
2.2.1	基本形式	4
2.2.2	最小项与最小项表达式	4
2.2.3	最大项与最大项表达式	5
2.3	逻辑函数的代数化简法	6
2.3.1	面向门电路实现的表达式变形	6
2.4	逻辑函数的卡诺图化简法	7
3	逻辑门电路	8
3.1	逻辑门电路简介	8
3.2	基本 CMOS 逻辑门电路	8
3.2.1	MOS 管及其开关特性	8
3.2.2	CMOS 反相器	10

1 数字逻辑概论

1.1 数制

笔记中的数制标记： D 为十进制， B 为二进制， H 为十六进制， O 为八进制。

1.2 二进制数的算术运算

1.2.1 原码、反码、补码

1. **原码**：进位符号位，正为 0，负为 1。
2. **反码**：正数反码与原码相同；负数的反码为“符号位不变，其余各位取反”。负数 N 的反码可写作

$$N_{\text{反}} = (2^n - 1) - N.$$

3. **补码**：正数补码与原码相同；负数补码为其反码加 1。

1.3 二进制代码

1.3.1 格雷码

格雷码也称循环码。相邻两个格雷码对应的码字只有一位数字不同，且 0 和最大数也只有一位不同，因此是一种循环码；其构成具有对称性，如图1。



图 1 格雷码的构成方法

格雷码与二进制码的相互转换

1. **二进制码转格雷码**：格雷码的最高位与二进制码最高位相同；从左到右逐位处理，相邻两位二进制码相加，舍去进位，作为下一位格雷码。

二进制	1	1	0	1
格雷码	1	0	1	1

2. **格雷码转二进制码**：二进制码最高位与格雷码最高位相同；之后每一位由“左侧已得二进制码”与“当前格雷码”相加得到，仍舍去进位。例如：

格雷码	1	0	1	1
二进制	1	1	0	1

即 $B_3 = G_3 = 1$, $B_2 = B_3 \oplus G_2 = 1$, $B_1 = B_2 \oplus G_1 = 0$, $B_0 = B_1 \oplus G_0 = 1$ 。

1.3.2 二-十进制码

二-十进制码是用 4 位二进制数表示 1 位十进制数中的 0 ~ 9 十个数码，称为 BCD 码。

有权码有 8421、2421、5421 码；无权码有余 3 码和余 3 循环码。余 3 码可视为 8421 码加 3；余 3 循环码可视为去掉格雷码首尾各 3 个码字后得到的编码。

1.4 二值逻辑变量与基本逻辑运算

表 1 基本逻辑运算及符号

序号	运算	表达式	常用图形符号
1	与	$L = A \cdot B$	 
2	或	$L = A + B$	 
3	非	$L = \bar{A}$	 
4	与非	$L = \overline{A \cdot B}$	 
5	或非	$L = \overline{A + B}$	 
6	异或	$L = A \oplus B = \bar{A}B + A\bar{B}$	 
7	同或	$L = A \odot B = \bar{A}\bar{B} + AB$	 

2 逻辑代数与硬件描述语言基础

2.1 逻辑代数的基本定律和规则

2.1.1 常用恒等式

表 2 逻辑代数常用恒等式

名称	恒等式
交换律	$A + B = B + A, \quad A \cdot B = B \cdot A$
结合律	$(A + B) + C = A + (B + C), \quad (AB)C = A(BC)$
分配律	$A(B + C) = AB + AC, \quad A + BC = (A + B)(A + C)$
吸收律	$A + AB = A, \quad A(A + B) = A$
反演律（摩根定理）	$\overline{ABC} = \overline{A} + \overline{B} + \overline{C}, \quad \overline{A + B + C} = \overline{A} \overline{B} \overline{C}$
其他常用	$A + \overline{A}B = A + B, \quad A(\overline{A} + B) = AB$
冗余关系	$AB + \overline{A}C + BC = AB + \overline{A}C$

2.1.2 基本规则或定理

反演规则 由逻辑式 L 求 $\overline{L}$ 时，将式中的与 $(\cdot)$ 换成或 $(+)$ ，或换成与；同时原变量取非、反变量取原变量，0 与 1 互换，即可得到 $\overline{L}$ 。

对偶规则 定义 L 的对偶式 L' ：将 L 中的与、或互换，0、1 互换。例如

$$L = (A + \overline{B})(A + C), \quad L' = A\overline{B} + AC.$$

香农展开式

$$f(x_1, \dots, x_i, \dots, x_n) = \overline{x_i} f(x_1, \dots, 0, \dots, x_n) + x_i f(x_1, \dots, 1, \dots, x_n).$$

2.2 逻辑函数表达式的形式

2.2.1 基本形式

1. **与或表达式**：积之和，若干与项进行或运算。例如

$$L = A \cdot C + \overline{C}D.$$

2. **或与表达式**：和之积。例如

$$L = (A + C)(B + \overline{C})D.$$

2.2.2 最小项与最小项表达式

最小项定义：对于有 n 个变量的逻辑函数，若有一个乘积项包含全部 n 个变量，每个变量都以原变量或非变量的形式出现，且只出现一次，则称该乘积项为最小项。例如 ABC 、 $\overline{A}BC$ 、 $\overline{A}\overline{B}C$ 等为 A, B, C 的最小项。

n 个变量有 2^n 个最小项，用 m_i 表示。 i 的计算规则为：原变量计 1，非变量计 0。例如

$$ABC = (111)_B = (7)_D \Rightarrow m_7, \quad \overline{A}BC = (101)_B = (5)_D \Rightarrow m_5.$$

若干最小项可以用“或”构成某逻辑表达式的最小项表达式，也称标准与或式。例：

$$\begin{aligned} L(A, B, C) &= AB + \overline{A}C \\ &= AB(C + \overline{C}) + \overline{A}C(B + \overline{B}) \\ &= ABC + AB\overline{C} + \overline{A}BC + \overline{A}\overline{B}C. \end{aligned}$$

所以

$$L(A, B, C) = \sum m(1, 3, 6, 7).$$

也可用真值表求解。最小项表达式本质上说明了 $L = 1$ 时所有可能的变量取值条件，因此写出 $L = 1$ 时的所有组合并相加即可。

表 3 $L = AB + \overline{A}C$ 的真值表

A	B	C	L
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

2.2.3 最大项与最大项表达式

最大项定义：对于有 n 个变量的逻辑函数，若有一个或项包含全部 n 个变量，每个变量都以原变量或非变量的形式在或项中出现，且只出现一次，则称该或项为最大项。

最大项用 M_i 表示， i 的计数规则与最小项相反：原变量取 0，非变量取 1。对于最大项表达式，一般记作乘积形式。例如

$$L(A, B, C) = M_3 M_5 M_6 = \prod M(3, 5, 6).$$

具体到上一节的真值表，选择 $L = 0$ 的项 0, 2, 4, 5，即可写成

$$L = \prod M(0, 2, 4, 5).$$

由此可以看出，同一个 L 的最小项标号集合与最大项标号集合互补。

2.3 逻辑函数的代数化简法

一个逻辑函数通常可以有多种不同表达式，但通常使用与或表达式。下面着重讨论与或表达式的化简。

并项法 利用 $A + \bar{A} = 1$ 合并两项。例如

$$\begin{aligned} L &= A(BC + \bar{B}\bar{C}) + A(\bar{B}C + B\bar{C}) \\ &= ABC + A\bar{B}\bar{C} + A\bar{B}C + AB\bar{C} \\ &= AB(C + \bar{C}) + A\bar{B}(C + \bar{C}) \\ &= AB + A\bar{B} = A. \end{aligned}$$

吸收法 利用 $A + AB = A$ 。例如

$$L = A\bar{B} + A\bar{B}CD = A\bar{B}.$$

消去法 利用 $A + \bar{A}B = A + B$ ，可消除多余因子。例如

$$\begin{aligned} L &= AB + \bar{A}C + \bar{B}C \\ &= AB + (\bar{A} + \bar{B})C \\ &= AB + \bar{A}\bar{B}C \\ &= AB + C. \end{aligned}$$

配项法 利用 $A = A(B + \bar{B})$ 。此法在笔记中注明“不建议使用”。例：

$$L = AB + \bar{A}\bar{C} + B\bar{C}.$$

显然对 $B\bar{C}$ 进行配项时， $AB + \bar{A}\bar{C}$ 必成立，故可先去掉多余项。[待确认：该例后半句手写边缘处不完整。]

2.3.1 面向门电路实现的表达式变形

由于日常需要将逻辑函数表达式用于门电路实现，因此需要考虑将表达式变形为适合画成电路图的形式。

与非门电路 将表达式化为与非形式。例如异或函数可写成

$$A \oplus B = \bar{A}B + A\bar{B} = \overline{\overline{\bar{A}B} \overline{A\bar{B}}}.$$

此时可仅用与非门构建电路，如图2。




图 2 异或逻辑的与非门实现

或非门电路 表达式也可化为或非形式；思路是将函数写成“和项取反再组合”的形式。图3 给出了相应的逻辑图示例。




图 3 用或非门实现逻辑函数的逻辑图

2.4 逻辑函数的卡诺图化简法

一个逻辑函数的卡诺图，就是将该函数最小项表达式中的各最小项填入一个特定的方格图内。此方格图称为卡诺图。

卡诺图化简法本质是利用图形直观展示各最小项之间的联系。以四变量为例，卡诺图画法如图4：左右两侧编号分别代表行、列变量的取值情况，相邻格之间只改变一个变量。

		L			
		00	01	11	10
AB	00				
	01				
	11				
	10				

图 4 四变量卡诺图的基本方格

对 L 的卡诺图化简示例，可直接在图中圈出相邻的 1，由相邻组得到化简项。图5 为“例 2.4.3”的卡诺图。




图 5 例 2.4.3 的卡诺图

3 逻辑门电路

3.1 逻辑门电路简介

实现基本逻辑运算和常用逻辑运算的单元电路统称为逻辑门电路，简称门电路。

3.2 基本 CMOS 逻辑门电路

3.2.1 MOS 管及其开关特性

N 沟道增强型 MOS 管基本特性如下。




图 6 N 沟道增强型 MOS 管结构与符号




图 7 MOS 管沟道形成与连接方式

MOS 管开关电路 由增强型 NMOS 管构成的开关电路图及其等效电路图如下。




图 8 MOS 管开关电路

若 $v_I < V_T$ 时截止； $v_I > V_T$ 时导通，且 $R_{on} = r_{ds}$ 。

即 MOS 管是在由信号电压 $v_{GS}(v_I)$ 控制的开关。导通、截止电阻分别为 $1\text{ k}\Omega$ 以内、 $1\text{ M}\Omega$ 以上。

但由于 C_{gb} 、 C_{db} 、 C_{gd} 等寄生电容存在，使之动态特性无法输出完美方波，如图。




图 9 MOS 管开关等效电路及输出波形

3.2.2 CMOS 反相器

由 N 、 P 沟道增强型 MOS 管组成 CMOS 反相器，如图。

由图可知：

$$v_i = v_{GSN}, \quad v_o = v_{DSN}, \quad i_{DN} = i_{DP} = i_D.$$

对于其工作原理，讨论流过 N 、 P MOS 管的工作状态，设 1 代表 V_{DD} ，0 代表 $0V$ 。

$$v_{GSN} = v_i, \quad v_{SGP} \geq V_{DD} - v_i,$$

而 $v_i = 0$ 或 V_{DD} ，故可知 N 、 P 管必有一管导通、一管截止。

$v_i = 0$ 时， P 管导通，输出为 r_{dsP} 上拉的 V_{DD} 。

$v_i = 1$ 时， N 管导通，输出为 r_{dsN} 下拉的 GND。

具体对器件的 v_{IN} 不同的 I_{PU} 、 I_{PD} - V_{OUT} 曲线如下（假设 $V_{DD} = 5V$ ）。



图 10 CMOS 反相器上下拉网络曲线

对于固定的 v_{IN} ，画出 N 、 P 管的输出特性曲线，其交点可构成 $v_i - v_{out}$ 的转移特性图。




图 11 CMOS 反相器的转移特性图

输入噪声容限 在 v_i 偏离 V_{IH} 和 V_{IL} 的一定范围内, v_o 基本不变; 在输出变化允许范围内, 允许输入的变化范围称为输入噪声容限。

$$V_{NH} = V_{OH(\min)} - V_{IH(\min)}, \quad V_{NL} = V_{IL(\max)} - V_{OL(\max)}.$$





图 12 输入噪声容限的定义

给定改变 V_{DD} , 可绘制 V_{NH} 、 V_{NL} 曲线如下, 可发现, V_{DD} 增大时噪声容限增大。


 图 13 V_{NH} 、 V_{NL} 随 V_{DD} 的变化

延迟 CMOS 反相器的延迟主要由电容 C_1 、 C_2 的充放电引起，具体如下，其相应时间可按式计算。




图 14 输入保护电路与寄生电容

$$\begin{aligned}
 t &= RC \ln \frac{V(\infty) - V(0)}{V(\infty) - V(t)} = RC \ln \frac{V(\infty) - V_{OL}}{V(\infty) - V(t)} \\
 &= RC \ln \frac{V_{DD} - V(0)}{V_{DD} - V_{TH}} \approx RC \ln 2.
 \end{aligned}$$

功耗 对于 CMOS 反相器的功耗，其总功耗为动态功耗与静态功耗。

静态功耗来自保护电路，与动态功耗相比可忽略。

而动态功耗主要有导通功耗，如下图，短路工作状态切换时产生的电流尖峰。动态功耗另一个功耗来自负载功耗，此处不讨论。




图 15 动态功耗相关曲线

两种功耗表达式分别为

$$P_T = C_{PD} V_{DD}^2 f, \quad P_L = C_L V_{DD}^2 f.$$