# Elektronik 2

# FS 24 Guido Keel (Michael Lehmann) Autoren:

Authors

Version: 1.0.20240326

https://github.com/P4ntomime/elektronik-2




# Inhaltsverzeichnis

Feldef	fekt-Transistoren	2	6	High-Speed-Logik	3
1.1 F	FET-Typen und Symbole	2		6.1 Emitter Coupled Logic (ECL)	3
1.2 S	Sperrschicht-FET / Junction FET (JFET)	2		6.2 Current Mode Logic (CML)	4
1.3 N	MOS-FETs	2			
1.4 V	Verstärkerschaltungen mit FETs	2	7	Spannungsreferenzen	4
	MOS-FET als (Leistungs-)Schalter	2		7.1 Spanungsteiler	4
	Transmission Gate	2		7.2 Diodenreferenz	4
				7.3 Spannungsreferenz mit mehreren Dioden	4
Transi	istor-Transistor-Logik	2		7.4 Spannungsreferenz mit Zenerdioden (Shunt-Regler)	
	Resistor Transistor Logik (RTL)	2		7.5 Bootstrap-Referenz (VD Stromquelle)	
2.2 I	Dioden-Transistor-Logik (DTL)	3		7.6 Proportional To Absolute Temperature (PTAT)	
2.3 T	Transistor-Transistor-Logik (TTL)	3		7.7 Bandgap-Spannungsreferenz	
		_		777 Danisgap Spannangstototal 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	•
	S-Logik	22			
	e e e e e e e e e e e e e e e e e e e	3	8	Lineare Spannungsregler	4
3.1	Grundgatter in CMOS-Logik	3	8		<b>4</b> 4
3.1 C 3.2 E	Grundgatter in CMOS-Logik	3 3	8	8.1 Spannungsstabilisierung mit Z-Diode und BJT	
3.1 C 3.2 I 3.3 V	Grundgatter in CMOS-Logik	3 3 3	8	<ul><li>8.1 Spannungsstabilisierung mit Z-Diode und BJT</li></ul>	4
3.1 C 3.2 I 3.3 V	Grundgatter in CMOS-Logik	3 3 3 3	8	<ul> <li>8.1 Spannungsstabilisierung mit Z-Diode und BJT</li> <li>8.2 Linearer Spannungsregler</li> <li>8.3 Low-Dropout-Regler mit pnp-Längstransistor (LDO)</li> </ul>	4 5
3.1 C 3.2 E 3.3 V 3.4 V	Grundgatter in CMOS-Logik  Dualität NMOS - PMOS  Verlustleistung bei CMOS-Logik  Verzögerungszeit	3 3 3 3	8	<ul><li>8.1 Spannungsstabilisierung mit Z-Diode und BJT</li></ul>	4 5
3.1 C 3.2 II 3.3 V 3.4 V	Grundgatter in CMOS-Logik  Dualität NMOS - PMOS  Verlustleistung bei CMOS-Logik  Verzögerungszeit  itt-Trigger	3 3 3 3 3	9	<ul> <li>8.1 Spannungsstabilisierung mit Z-Diode und BJT</li> <li>8.2 Linearer Spannungsregler</li> <li>8.3 Low-Dropout-Regler mit pnp-Längstransistor (LDO)</li> <li>8.4 Einstellbarer Serie-Spannungsregler</li> </ul>	4 5
3.1 C 3.2 II 3.3 V 3.4 V Schmi 4.1 A	Grundgatter in CMOS-Logik  Dualität NMOS - PMOS  Verlustleistung bei CMOS-Logik  Verzögerungszeit  itt-Trigger  Aufbau nichtinvertierender digitaler Schmitt-Trigger	3 3 3		8.1 Spannungsstabilisierung mit Z-Diode und BJT	4 5 5
3.1 C 3.2 E 3.3 V 3.4 V Schmi 4.1 A 4.2 A	Grundgatter in CMOS-Logik  Dualität NMOS - PMOS  Verlustleistung bei CMOS-Logik  Verzögerungszeit  Litt-Trigger  Aufbau nichtinvertierender digitaler Schmitt-Trigger  Aufbau invertierender digitaler Schmitt-Trigger	3 3 3 3 3 3		8.1 Spannungsstabilisierung mit Z-Diode und BJT  8.2 Linearer Spannungsregler  8.3 Low-Dropout-Regler mit pnp-Längstransistor (LDO)  8.4 Einstellbarer Serie-Spannungsregler  Spannungswandler mit Ladungspumpen  9.1 Grundprinzip Switched-Capacitor-Schaltungen (SC)	4 5 5 5 5
3.1 C 3.2 E 3.3 V 3.4 V Schmi 4.1 A 4.2 A	Grundgatter in CMOS-Logik  Dualität NMOS - PMOS  Verlustleistung bei CMOS-Logik  Verzögerungszeit  itt-Trigger  Aufbau nichtinvertierender digitaler Schmitt-Trigger	3 3 3		8.1 Spannungsstabilisierung mit Z-Diode und BJT  8.2 Linearer Spannungsregler  8.3 Low-Dropout-Regler mit pnp-Längstransistor (LDO)  8.4 Einstellbarer Serie-Spannungsregler  Spannungswandler mit Ladungspumpen  9.1 Grundprinzip Switched-Capacitor-Schaltungen (SC)  9.2 Grundprinzip Ladungspumpen	4 5 5 5 5 5
3.1 C 3.2 II 3.3 V 3.4 V Schmi 4.1 A 4.2 A 4.3 S	Grundgatter in CMOS-Logik  Dualität NMOS - PMOS  Verlustleistung bei CMOS-Logik  Verzögerungszeit  itt-Trigger  Aufbau nichtinvertierender digitaler Schmitt-Trigger  Aufbau invertierender digitaler Schmitt-Trigger  Schmitt-Trigger vs. CMOS-Logik	3 3 3 3 3		8.1 Spannungsstabilisierung mit Z-Diode und BJT  8.2 Linearer Spannungsregler  8.3 Low-Dropout-Regler mit pnp-Längstransistor (LDO)  8.4 Einstellbarer Serie-Spannungsregler  Spannungswandler mit Ladungspumpen  9.1 Grundprinzip Switched-Capacitor-Schaltungen (SC)  9.2 Grundprinzip Ladungspumpen  9.3 Allgemeine Funktionsweise geschaltete Kapazitäten	4 5 5 5 5 5 5
3.1 C 3.2 II 3.3 V 3.4 V Schmi 4.1 A 4.2 A 4.3 S	Grundgatter in CMOS-Logik  Dualität NMOS - PMOS  Verlustleistung bei CMOS-Logik  Verzögerungszeit  Litt-Trigger  Aufbau nichtinvertierender digitaler Schmitt-Trigger  Aufbau invertierender digitaler Schmitt-Trigger	3 3 3		8.1 Spannungsstabilisierung mit Z-Diode und BJT  8.2 Linearer Spannungsregler  8.3 Low-Dropout-Regler mit pnp-Längstransistor (LDO)  8.4 Einstellbarer Serie-Spannungsregler  Spannungswandler mit Ladungspumpen  9.1 Grundprinzip Switched-Capacitor-Schaltungen (SC)  9.2 Grundprinzip Ladungspumpen	4 5 5 5 5 5 5 5
3.1 C 3.2 II 3.3 V 3.4 V Schmi	Grundgatter in CMOS-Logik  Dualität NMOS - PMOS  Verlustleistung bei CMOS-Logik  Verzögerungszeit  itt-Trigger	3 3 3 3		<ul> <li>8.1 Spannungsstabilisierung mit Z-Diode und BJT</li> <li>8.2 Linearer Spannungsregler</li> <li>8.3 Low-Dropout-Regler mit pnp-Längstransistor (LDO)</li> <li>8.4 Einstellbarer Serie-Spannungsregler</li> </ul>	4 5

# 1 Feldeffekt-Transistoren

# 1.1 FET-Typen und Symbole




#### 1.1.1 Anschlüsse eines FET


Kanal von Drain zu Source (Stromfluss), gesteuert von Gate (und Bulk)

# 1.2 Sperrschicht-FET / Junction FET (JFET)


#### 1.2.1 Kennlinien



#### Ausgangskennlinien




#### 1.2.2 Linearer Bereich (gesteuerter Widerstand)



- Für kleinen Spannung-Unterschied  ${\cal V}_{DS}$
- $V_{GS}$  ändert Dicke der Raumladungszone (Kanal)
- n-Kanal JFET: Je negativer  $V_{GS}$ , desto weniger Strom fliesst bzw. desto enger der Kanal

$$I_{D} = \frac{2 \cdot I_{DSS}}{V_{p}^{2}} \left( V_{GS} - V_{p} - \frac{V_{DS}}{2} \right) V_{DS}$$

# 1.2.3 Sättigungs-Bereich (Stromquelle)



- Für hohes  $V_{DS}$  wird leitender Kanal abgeschürt
- → Strom kann nicht weiter steigen (Stromquelle)
- Übergang gest. Widerstand zu Stromquelle @  ${\cal V}_{DSP}$

$$\Rightarrow V_{DSP} = V_{GS} - V_p \ (V_p = \text{Pinch-Off-Spannung})$$


$$I_D = \frac{I_{DSS}}{V_p^2} \cdot (V_{GS} - V_p)^2$$

Verstärkungsmass Transkonduktanz:

$$g_m = \frac{2 \cdot I_{DSS}}{V_p^2} \cdot (V_{GS} - V_p) = \frac{2}{|V_p|} \cdot \sqrt{I_{DSS} \cdot I_D} \qquad [g_m] = S$$

#### 1.3 MOS-FETs

# 1.3.1 Aufbau




- L Länge des Transistors
- W Breite des Transistors
- · N-Kanal FET: Drain und Source sind n-dotiert
- · Kanal ist p-dotiert

# 1.3.2 Kennlinien

# Eingangskennlinie

# Ausgangskennlinien



# 1.3.3 Bereiche


- Sperrbereich:  $V_{GS} < V_{TH}$
- Linearer (Widerstands-)Bereich / Anlaufbereich:  $V_{GS} > V_{TH}$
- Sättigungsbereich (Stromquelle):  $V_{DS} > V_{GS} V_{TH}$

# **Anlaufbereich (Linearer Bereich)**


Sättigungsbereich (Stromquelle)

$$I_{D,lin} = \beta \cdot (V_{GS} - V_{TH} - \frac{V_{DS}}{2}) \cdot V_{DS} \qquad \qquad I_{D,sat} = \frac{\beta}{2} \cdot (V_{GS} - V_{TH})^2$$

# 1.3.4 Kleinsignal-Ersatzschaltung (MOS-FET)



# 1.3.5 Temperaturabhängigkeit der Übrtragungskennlinie




Für den n-Kanal FET gilt:


- Threshold-Spannung  $V_{TH}$  sinkt mit 1-2  $\frac{\mu V}{K}$
- $\beta$  sinkt mit steigender Temperatur
- Im Kompensationspunkt bleibt  $I_D$  für fixes  $V_{GS}$

# 1.4 Verstärkerschaltungen mit FETs


# 1.4.1 Source-Schaltung mit Lastwiderstand

Um den Arbeitspunkt der Schaltung zu bestimmen, wird die Lastgerade von  $R_L$  in das Ausgangskennlinienfeld eingezeichnet





# 1.4.2 Push-Pull / Digitaler Inverter



- $V_{in}$  geht auf NMOS und PMOS
- · Ermöglicht grössere Verstärkung

Für 
$$V_{in} \approx \frac{V_{DD}}{2}$$
 gilt:

$$A_{V0} = -(g_{m1} + g_{m2}) \cdot (r_{DS1} || r_{DS2})$$

#### 1.5 MOS-FET als (Leistungs-)Schalter

Wenn der FET als Schalter eingesetzt wird, so arbeitet er im linearen Bereich  $(V_{GS} > V_{TH}, \text{d.h. } V_{out} < V_{DD} - V_{TH})$ 

$$I_{D,lin} = \beta \cdot (V_{GS} - V_{TH} - \frac{V_{DS}}{2}) \cdot V_{DS} \qquad r_{DS} = \frac{\mathrm{d}V_{DS}}{\mathrm{d}I_D} = \frac{1}{\beta \cdot (V_{GS} - V_{TH})}$$

$$r_{DS} = \frac{\mathrm{d}V_{DS}}{\mathrm{d}I_D} = \frac{1}{\beta \cdot (V_{GS} - V_{TH})}$$

Schalter geschlossen:  $R_{FET} = R_{DS(on)}$ 


Schalter offen:  $R_{FET} = \infty$ 

#### 1.5.1 Verlustleistung / Erwärmung

$$P_V = R_{DS} * I_{DS}^2 = 0 \,\mathrm{W}$$

$$\Delta T = R_{th} \cdot P_V$$

#### 1.6 Transmission Gate



Im Bild links gilt:  $V_{DD}=5\,\mathrm{V},V_{SS}=0\,\mathrm{V}$ 

- NMOS (oben) leitet für  $V_{in} < V_{DD} T_{TH,n}$
- PMOS (unten) leitet für  $V_{in} > V_{SS} T_{TH,p}$
- · Source und Drain austauschbar
  - → Strom kann in beide Richtungen fliessen

# **Transistor-Transistor-Logik**

- · Meist statischer Stromverbrauch
- Asymmetrische Schaltschwellen (weniger Marge als CMOS-Logik)

#### 2.1 Resistor Transistor Logik (RTL)




Bild: NOR-Gate

- Ausgangsspannung  $V_{out} = V_{+}$  oder  $V_{out} = V_{CE,sat}$
- Fan-Out ist begrenzt (Werden zu viele weitere Gatter an den Ausgang gehängt, so reicht der Strom nicht mehr, um diese zu treiben → Spannungslevel stimmen nicht mehr, um Transisoren durchzusteuern)

# 2.2 Dioden-Transistor-Logik (DTL)





Bild: NAND-Gate

- Fan-Out grösser, da Transistor aktiv nach '0' zieht
- $R_2$  muss keine Gatter treiben (kein grosser Stromfluss)
- • Nachteile: Sehr tiefer Störabstand; Transistor leitet schon bei Spannungen, welche kaum  $>0~{\rm V}$  sind

#### 2.3 Transistor-Transistor-Logik (TTL)




- Schaltschwelle am Eingang wird durch Dioden  $V_3$  und  $V_4$  um  $1.4~\mathrm{V}$  erhöht
- Dioden  $V_1$  und  $V_3$  bilden npn-Struktur  $\Rightarrow$  npn-Transistor


# 3 CMOS-Logik

- Entweder leitender Pfad nach  $V_{SS}$  (NMOS) oder  $V_{DD}$  (PMOS)
- · Kein statischer Stromverbrauch
- · Langsamer als Bipolar
- Symmetrische Schaltschwellen bei ca.  $\frac{V_{DD}}{2}$  (Übertrgaungskennlinie)
- Output-Level  $V_{ol}, V_{oh}$  näher bei Speisung als Input Level  $V_{il}, V_{ih} \Rightarrow$  mehr Marge
- Höhere Speisespannung → weniger propagation delay
- Nicht geeignet zur Datenübertragung über längere Strecken (kein  $50\,\Omega$  Abschluss)

#### 3.1 Grundgatter in CMOS-Logik



#### 3.2 Dualität NMOS - PMOS



# 3.3 Verlustleistung bei CMOS-Logik

$$P_V = C \cdot V_{CC}^2 \cdot f$$

C Kapazität (aus Datenblatt)

f Frequenz

#### 3.4 Verzögerungszeit

# Linearer Bereich

$$t_{pHL} = 0.69 \cdot R_{on} \cdot C_L$$

→ Exponentielle Entladung!

#### Sättigung (Stromquellen-Bereich)


$$t_{pHL} = \frac{C_L \cdot \frac{V_{swing}}{2}}{I_{sat}} \approx \frac{C_L}{k_n \cdot V_{DD}}$$

→ Lineare Entladung!

#### 4 Schmitt-Trigger


- Schaltschwellen müssen nicht sehr genau sein
- Schmitt-Trigger garantieren auch bei verrauschten Signalen saubere (einmalige) Schaltschwellen, dank der Hysterese

# 4.1 Aufbau nichtinvertierender digitaler Schmitt-Trigger




- $M_1, M_2$ : Digitale Inverter
- $M_3, M_4$ : 'gesteuerte Widerstände
- Für  $V_{out} = 0$ :  $M_4$  leitet,  $M_3$  sperrt
- Für  $V_{out} = 1$ :  $M_3$  leitet,  $M_4$  sperrt
- $M_3, M_4$  verschieben Schaltschwellen abhängig von  $V_{out} \Rightarrow$  Hysterese

# 4.2 Aufbau invertierender digitaler Schmitt-Trigger



- Ohne  $M_5, M_6$ : Normaler Inverter mit je 2 Serie-Transistoren
- Für  $V_{out} = 1$ : Durch  $M_5$  fliesst Strom in  $M_1$
- V<sub>in</sub> muss höher sein, um Strom der PMOS aufzunehmen
   → Höhere Schaltschwelle für High-Log-Übergang
- 'Inverses' gilt für  ${\cal M}_6$  und  ${\cal M}_4$

# 4.3 Schmitt-Trigger vs. CMOS-Logik



# 5 Signalübertragung

# 5.1 Leitungstheorie

- Leitungen haben Widerstände, Kapazitäten und Induktivitäten → RLC-Netzwerke
- Fortpflanzungsgeschwindigkeit Signal:  $v=10-20\,\mathrm{cm/ns}$  (Lichtgeschwindigkeit:  $c=0\,\mathrm{cm/ns}$ )
- Ev. Impedanzanpassungen zur Verhinderung von Reflexionen nötig (meistens  $50 \Omega$ )
  - CMOS-Logik: tiefen Quellenwiderstand, hohen Eingangswiderstand
     Nicht geeignet zur Datenübertragung über 'längere Strecken'

#### 5.2 Einfluss / Relevanz von Refelxionen

#### 5.2.1 Keine Reflexionen

Wenn nichts anderes bekannt gilt:  $T_r = \frac{1}{10} \cdot T$ 

$$T_d < \frac{1}{2} \cdot T_r$$

 $T_r = T_f$  Anstiegs- / bzw. Abfallzeit des Signals  $T_d$  Laufzeit des Signals

T Periodendauer

#### 5.2.2 Reflexionen




 $f_{max}$  Maximal enthaltene Frequenz im Signal l Länge der Leitung

#### 6 High-Speed-Logik


- Sättigung verhindern, da langsam (bei Bipolar-Transistoren)
- Reduzierter Spannungshub
- Stromsteuerung, da Ströme schneller geschaltet werden als Spannungen

# **6.1 Emitter Coupled Logic (ECL)**

# 6.1.1 Emitter Coupled Logic (ECL)



- 2 Familien: 10k (langsamer) und 100k (schneller)
- Positive Speisung:  $V_{CC}=0\,\mathrm{V}$
- ICs werden warm (40 mW pro Gatter)



- Eingangssignal  $V_I$  wird mit fixer Referenz  $V_R$  verglichen
- • Von  $V_R-100~{
  m mV}$  bis  $V_R+100~{
  m mV}$  kippt Ausgnagsspannung von  $V_{CC}$  auf  $V_{CC}-R_C\cdot I_C$
- Differentieller Spannungshub der Ausgänge:
- $V_{diff} = \pm R_C \cdot I_C$
- Spannungspegel **nicht** kompatibel zu CMOS / TTL

# 6.1.2 Positive Emitter Coupled Logic PECL




- Positive Speisung:  $V_{CC} = 5 \,\mathrm{V}$
- Negative Speisung:  $V_{EE} = 0 \, \mathrm{V}$
- Ausgangsbeschaltung mit  $50\,\Omega$  Abschluss zu  $V_{CC}-2\,\mathrm{V}$ → Reduktion der Reflexionen!
- Spannungspegel sind kompatibel zu CMOS / TTL

# **6.1.3** Low Voltage Positive ECL (LVPECL)

- Speisespannungen:  $V_{CC}=3.3\,\mathrm{V}; V_{EE}=0\,\mathrm{V}$
- · Weniger Leisutng als 5 V Logik; leichter anpassbar an 3.3 V Logik

#### **6.2 Current Mode Logic (CML)**



- Terminierung am Eingang der Folgestufe gegen  $V_{CC}$  Äquivalenter Widerstand:  $R_{C_{eq}}=50\,\Omega\,||\,50\,\Omega=25\,\Omega$

Differentielle Spannung:  $V_{diff} = \pm R_{C_{eq}} \cdot I_q$ 

# 6.2.1 CML vs. ECL

**CML** 

- · Diff-Amp mit Transistor-Bufffer; Ausgang am Emitter
- Single-ended Input (2. Eingang auf fixer Spannung)
- Single-ended Output (z.T. auch differentiell)
- · Ausgang direkt vom Diff-Amp
- Differentieller Input und differentieller Output
- Impedanzanpassung zur Reduktion von Reflexionen (50  $\Omega$ )

# 6.2.2 Vorteile / Nachteile von CML gegenüber CMOS-Logik


- high Speed
- konstanter Strom (kaum Speisungseinbriiche)
- differentiell: wenig Störung
- + kann Kabel treiben

- hoher statischer Stromverbrauch
- differentiell: benötigt doppelt so viele Leitungen
- aufwändiges PCB-Layout wegen angepassten Leistungsimpedanzen nötig

# 7 Spannungsreferenzen

- Referenzspannungsquellen liefern idealerweise Ausgangsspannungen, welche unabhängig von Temperatur, Speisespannung und Last sind
- 2 Hauptprinzipien: Zenerdioden (meistens mit  $V_Z=5.6\,\mathrm{V}$ ) und Bandgap-Quellen mit  $V_{out} = 1.25 \,\mathrm{V}$

#### 7.1 Spanungsteiler



#### Speisespannungsabhängigkeit

Spannungsänderung:

$$\Delta V_{ref} = \Delta V_{POS} \frac{1}{R_1 + R_2}$$

$$V_{ref} S_{V_{POS}} = \frac{\Delta V_{ref}}{\Delta V_{POS}} = 1 \implies \text{schlecht}$$

Sensitivität:

#### Temperaturabhängigkeit

Da die Widerstände gleichen Temperaturkoeffizeienten haben ändert sich der Strom durch  $R_1$  und  $R_2$ , jedoch nicht das Widerstandsverhältnis  $\Rightarrow V_{ref}$  bleibt konstant  $\Rightarrow$  gut


#### Spannungsänderung bei Lastwechsel



Ersatzschaltung der Referenzquelle durch Thévenin-Äquivalent mit

 $R_P = R_1 || R_2 \implies$  sehr lastabhängig, da  $R_P$  gross

#### 7.2 Diodenreferenz



 $V_{ref} = V_D = n \cdot V_T \cdot \ln\left(\frac{I}{I_G}\right)$  mit  $V_T = \frac{kT}{g} \approx 25 \,\mathrm{mA}$ 

# Speisespannungsabhängigkeit

 $\stackrel{V_{ref}}{S} = \frac{1}{\ln\left(\frac{I}{I_C}\right)} = 0.065 \implies \text{gut}$ 

# Temperaturabhängigkeit

Diode hat einen **Temperaturkoeffizeient von**  $-2\frac{\mathbf{mV}}{\mathbf{K}}$ , d.h.  $V_{ref}$  ändert ebenfalls mit  $-2\frac{mV}{K}$   $\implies$  schlecht


# Spannungsänderung bei Lastwechsel



Diode durch Kleinsignal-Ersatzschaltung ersatzen und Ersatzschaltung der Referenzquelle durch Thévenin-Äquivalent mit

$$R_P=R_1||r_D||$$
  $\Rightarrow$  weniger lastabhängig, da  $r_D=\frac{n\cdot V_T}{I_D}pprox 7\,\Omega$ 


# 7.3 Spannungsreferenz mit mehreren Dioden



- m = Anzahl Dioden in Serie (links: m = 4)
- Strom durch Dioden muss > 0 A sein, damit  $V_D \approx 0.7$  V
- Spannung über m Dioden:  $V_{out} = m \cdot V_D$
- Max. Ausgangsstrom:  $\boxed{I_{out,max} = \frac{V_{pos} V_{out}}{R_1}}$
- Temperaturabhängig $\ker TK_{tot} = m \cdot 2 rac{\mathrm{mV}}{\mathrm{r}}$


# 7.4 Spannungsreferenz mit Zenerdioden (Shunt-Regler)

Shunt-Regler: Überflüssiger Strom wird durch ein Element abgeführt → Je nach Last wird mehr oder weniger Strom in Z-Diode verheizt



- $V_{REF}$  entspricht Zener-Spannung der Z-Diode
- Häufigste Zener-Spannung:  $5.6\,\mathrm{V}$   $\Rightarrow$  TK =  $0\,\mathrm{\frac{mV}{K}}$
- Strom  $I = \frac{V_{POS} V_{REF}}{R_1}$  fliesst entweder durch Diode oder durch Last  $\bullet \ I_{out} < I_{out,max} = \frac{V_{POS} - V_{REF}}{R_1}$

# 7.5 Bootstrap-Referenz ( $V_D$ Stromquelle)



- Stromspiegel  $M_3$  und  $M_4 \Rightarrow I_1 = I_2$
- Stromspiegel  $M_1$  und  $M_2$   $\Rightarrow$   $V_{GS1} = V_{GS1}$  da  $I_1 = I_2$  Da Temperaturkoeffizeient von  $V_{D1} \approx -2 \frac{\text{mV}}{\text{K}}$  nimmt  $I_{out}$
- Da Temperaturkoeffizeient von  $V_{D1} \approx -2 \frac{\mathrm{m}}{\mathrm{k}}$ mit steigender Temperatur ab → schlechte Referenz
- Schaltung hat zwei mögliche Arbeitspunkte (AP  $I_1 = I_2 =$ () ist unerwünscht!)

$$V_{D1} = I_2 \cdot R_2 = V_{R2}$$
  $I_{REF} = I_1 = I_2$ 

# 7.6 Proportional To Absolute Temperature (PTAT)



$$V_D = n \cdot \frac{kT}{q} \cdot \ln \left( \frac{I_D}{I_S} \right) \quad V_{DN} = n \cdot \frac{kT}{q} \cdot \ln \left( \frac{I_D}{N \cdot I_S} \right)$$

$$\Delta V_D = V_D - V_{DN} = n \cdot \frac{kT}{q} \cdot \ln(N) = TK \cdot T$$

 $\Rightarrow \Delta V_T$  ist Proportional zur absoluten Temperatur T

#### 7.7 Bandgap-Spannungsreferenz



- $V_{REF} = K \cdot V_{PTAT} + V_D$
- ullet Der positive Temperaturkoeffizient von  $V_{PTAT}$  wird mit dem Faktor K verstärkt, sodass  $K \cdot TK_{PTAT} = +2 \frac{\text{mV}}{\text{K}}$
- Der nun positive Temperaturkoeffizient wird mit einer Diodenquelle mit  $TK_{Diode} = -2 \frac{\text{mV}}{\text{K}}$  kompensiert
- Der gesamte Temperaturkoeffizient  $TK_{bandgap} = 0 \frac{\text{mV}}{\text{K}}$
- $V_{REF}$  buffern, damit der Ausgang belastet werden darf

#### Beispiel: LM4041 Shunt Voltage Bandgap Reference




$$V_{out} = V_Z = V_{REF} \left( 1 + \frac{R_2}{R_1} \right)$$

- Einstellbare Referenzspannung  $V_Z = V_{out}$
- Interne Referenz:  $V_{REF} = 1.25 \, \mathrm{V}$  (Bandgap-Referenz)


# 8 Lineare Spannungsregler

#### 8.1 Spannungsstabilisierung mit Z-Diode und BJT



- $V_{out} = V_Z V_{BE}$
- Ausgang kann viel Strom liefern Ausgangsspannung sinkt um ca. 20 mV bei Verdoppelung des Stroms
- Ausgangsspannung **sinkt** um  $-2\frac{\text{mV}}{\text{L'}}$
- Keine Regelung der Ausgangsspannung
- · Schnell und stabil, aber nicht genau


#### 8.2 Linearer Spannungsregler



$$V_a = V_{ref} \left( 1 + \frac{R_1}{R_2} \right) \qquad \boxed{P_V = V_{CE} \cdot I}$$


- OpAmp Ausgang ändert so lange, bis für die Spannungen gilt:  $V_{R2} = V_{ref} (= 1.25 \text{ V})$
- Minimaler Spannungsabfall  $V_{CE}$  über Regler: bis 2.5 V
- Regler kann sehr warm werden  $\Rightarrow$  Verlustleistung  $P_V$

# 8.3 Low-Dropout-Regler mit pnp-Längstransistor (LDO)



- Feedback auf **positiven** OpAmp-Eingang!
- Ansteuerung Längstransistor mit Basisspannung  $< V_{out}$
- Kleiner minimaler Spannungsabfall  $V_{CE}$  über Regler
- Auch erhältlich mit PMOS-Transistor statt pnp-Transistor → Dropout-Spannung über Regler (PMOS) ist dann abhängig vom Laststrom (PMOS = gesteuerter Widerstand)

# Einstellbarer Serie-Spannungsregler



$$V_a = V_{ref} \cdot \left(1 + \frac{R_2}{R_1}\right) + I_{adj} \cdot R_2$$


- Widerstände  $R_1$  und  $R_2$  sind **extern** beschaltet!
- Interne Referenz:  $V_{ref}=1.25~\mathrm{V}$  (Bandgap) • OpAmp regelt, damit  $V_{R1}=V_{ref}$
- Damit wird  $V_{R2} = V_{ref} \cdot \frac{R_2}{R_1} + I_{adj} \cdot R_2$

# 9 Spannungswandler mit Ladungspumpen

- · Ladung kann nicht springen und nicht vernichtet werden
  - → Ladung wird umverteilt!
- · Ladungspumpen sind billige, effiziente Spannungswandler (Wirkungsgrad > 99 % möglich)



# 9.1 Grundprinzip Switched-Capacitor-Schaltungen (SC)



Hinweis:  $R_S$  entspricht dem Schalter-Widerstand Weiter gilt:  $t^* = t - \frac{T}{2}$ 

Phase PH1 (S1 geschl.) 
$$I_{in} = I_C = \frac{V_{in}}{R_S} \cdot e^{\frac{t}{R_S \cdot C}}$$


$$I_C = -I_{out} = -\frac{V_{in}}{R_S} \cdot e^{\frac{c}{R_S} \cdot C}$$


$$I_C = -I_{out} = -\frac{V_{in}}{R_S} \cdot e^{\frac{c}{R_S} \cdot C}$$

$$\overline{I_{out}} = rac{\Delta Q}{T} = rac{C}{T} \cdot V_{in}$$
  
C' hat einen **äquivalenten Wi**d

Phase PH2 (S2 geschl.)  $I_C = -I_{out} = -\frac{V_{in}}{R_S} \cdot e^{\frac{t^*}{R_S} \cdot C}$  Durchschnittl. Strom  $\overline{I_{out}} = \frac{\Delta Q}{T} = \frac{C}{T} \cdot V_{in}$  Der 'switched capacitor' C hat einen **äquivalenten Widerstand**  $R_{eq} = \frac{T}{C} = \frac{1}{f \cdot C}$ 

# 9.2 Grundprinzip Ladungspumpen





#### Ausgangsspannung $V_{out}$ nähert sich schrittweise exponentiell der Eingangsspannung an!

Im ersten Zyklus ist  $V_{out} = 0 \, \text{V}$ 

Phase PH1 Kapazität  $C_1$  wird auf  $V_{in}$  geladen

$$Q_1 = C_1 \cdot V_{in} \text{ und } Q_2 = C_2 \cdot V_{out}$$

Phase PH2 Ladung **verschiebt** sich von  $C_1$  auf  $C_2$ , bis beide Kapazitäten

dieselbe Spannung aufweisen


$$Q_{tot} = Q_1 + Q_2 = C_1 \cdot V_{in} + C_2 \cdot V_{out}$$

 $\rightarrow$  Neue Ausgangsspannung:  $V_{out} = \frac{Q_{tot}}{C_1 + C_2}$ 


#### 9.3 Allgemeine Funktionsweise geschaltete Kapazitäten

Switched Capacitor C<sub>1</sub>

Ersatzschaltung mit  $R_{eq}$ 



- Strom fliesst in 'Paketen':
- $\Delta Q = C_1 \cdot \Delta V$ Durchschnittlicher Strom proportional zu  $C_1$ ,  $\Delta V$  und Schaltfrequenz f




- · Durchschnittlicher Strom proportio-
- nal zu  $\Delta V$  und  $\frac{1}{R}$  Geschaltetes  $C_1$  bildet äquivalenten Widerstand  $R_{eq} = \frac{1}{f \cdot C_1} = \frac{T}{C}$

Für beide Schaltungen gilt, dass der finale Wert der Ausgangsspannung  $V_{out} = V_2$ durch den **Spannungsteiler** von  $R_L$  und  $R_{eq}$  bestimmt wird:

$$V_{out} = V_{in} \cdot \frac{R_L}{R_{eq} + R_L}$$

$$I = \frac{V_1 - V_2}{R_{eq}}$$

# 9.4 Spannungsinversion mit Switched Capacitors



#### Ausgangsspannung $V_{out}$ nähert sich schrittweise exponentiell $-V_{SRC}$ an! Im ersten Zyklus ist $V_{out} = 0 \, \text{V}$

Kapazität  $C_1$  wird auf  $V_{SRC}$  geladen Phase PH1

$$Q_1 = C_1 \cdot V_{SRC}$$
 und  $Q_2 = C_2 \cdot V_{out}$ 

Phase PH2 Positiver Anschluss von  $C_1$  wird mit GND verbunden

 $\Rightarrow$  Negativer Anschluss von  $C_1$  auf Potential  $-V_{SRC}$ 


$$Q_{tot} = Q_2 - Q_1 = C_2 \cdot V_{out} - C_1 \cdot V_{SRC}$$

$$\Rightarrow$$
 Neue Ausgangsspannung:  $V_{out} = \frac{Q_{tot}}{C_1 + C_2}$ 

ändert sich die Ausgangsspannung  $V_{out}$  folgendermassen:


$$V_{out} = (-\frac{1}{2}, -\frac{3}{4}, -\frac{7}{8} \cdot \cdot \cdot -1) \cdot V_{SRC}$$

# 9.5 Spanungsverdoppler mit Switched Capacitors



- PH1:  $C_1$  wird auf Eingangsspannung  $V_{in}$  aufgeladen
- PH2: Negativer Anschluss CAPN wird mit  $V_{SRC}$  verbunden  $\Rightarrow$  Positiver Anschluss  $C_1$  springt auf  $2 \cdot V_{SRC}$
- Ladung teilt sich zwischen  $C_1$  und  $C_2$  auf, sodass  $V_{out}$  schrittweise ansteigt

#### 9.6 Dickson Charge Pump (Spannungsvervielfacher)




• Mehrstufige Spannungsvervielfacher (hier: einstufig)

Für  $C_1 = C_2$ 

- Anzahl Dioden n
- Kaskadierung möglich

$$V_{out} = n \cdot (V_{SRC} - V_D)$$

# 9.6.1 Mehrstufige Dickson Charge Pump



Spannungsvervielfacher Mehrstufige (hier: n = 5)

$$V_{out} = n \cdot (V_{SRC} - V_D)$$