

Elektronik 2

FS 24 Guido Keel (Michael Lehmann)

Autoren:

Authors

Version:

1.0.20240407

<https://github.com/P4ntomime/elektronik-2>




Inhaltsverzeichnis

1 Feldeffekt-Transistoren	2	7 Spannungsreferenzen	4
1.1 FET-Typen und Symbole	2	7.1 Spannungsteiler	4
1.2 Sperrschicht-FET / Junction FET (JFET)	2	7.2 Diodenreferenz	4
1.3 MOS-FETs	2	7.3 Spannungsreferenz mit mehreren Dioden	4
1.4 Verstärkerschaltungen mit FETs	2	7.4 Spannungsreferenz mit Zenerdioden (Shunt-Regler)	4
1.5 MOS-FET als (Leistungs-)Schalter	2	7.5 Bootstrap-Referenz (VD Stromquelle)	4
1.6 Transmission Gate	2	7.6 Proportional To Absolute Temperature (PTAT)	4
		7.7 Bandgap-Spannungsreferenz	4
2 Transistor-Transistor-Logik	2	8 Lineare Spannungsregler	4
2.1 Resistor Transistor Logik (RTL)	2	8.1 Spannungsstabilisierung mit Z-Diode und BJT	4
2.2 Dioden-Transistor-Logik (DTL)	3	8.2 Linearer Spannungsregler	4
2.3 Transistor-Transistor-Logik (TTL)	3	8.3 Low-Dropout-Regler mit pnp-Längstransistor (LDO)	5
		8.4 Einstellbarer Serie-Spannungsregler	5
3 CMOS-Logik	3	9 Spannungswandler mit Ladungspumpen	5
3.1 Grundgatter in CMOS-Logik	3	9.1 Grundprinzip Switched-Capacitor-Schaltungen (SC)	5
3.2 Dualität NMOS - PMOS	3	9.2 Grundprinzip Ladungspumpen	5
3.3 Verlustleistung bei CMOS-Logik	3	9.3 Allgemeine Funktionsweise geschaltete Kapazitäten	5
3.4 Verzögerungszeit	3	9.4 Spannungsinversion mit Switched Capacitors	5
		9.5 Spannungsverdoppler mit Switched Capacitors	5
4 Schmitt-Trigger	3	9.6 Dickson Charge Pump (Spannungsvervielfacher)	5
4.1 Aufbau nichtinvertierender digitaler Schmitt-Trigger	3		
4.2 Aufbau invertierender digitaler Schmitt-Trigger	3	10 Schaltregler	5
4.3 Schmitt-Trigger vs. CMOS-Logik	3	10.1 Spannungswandler mit Spulen	5
		10.2 Aufwärtswandler (Boost, Step-Up Converter)	5
5 Signalübertragung	3	10.3 Aufwärtswandler: Lückender Betrieb	6
5.1 Leitungstheorie	3	10.4 Abwärtswandler (Buck, Step-Down Converter)	6
5.2 Einfluss / Relevanz von Reflexionen	3	10.5 Invertierender Wandler	6
		10.6 Flyback (Sperrwandler)	6
6 High-Speed-Logik	3		
6.1 Emitter Coupled Logic (ECL)	3		
6.2 Current Mode Logic (CML)	4		

1 Feldeffekt-Transistoren

1.1 FET-Typen und Symbole




1.1.1 Anschlüsse eines FET


Kanal von Drain zu Source (Stromfluss), gesteuert von Gate (und Bulk)

1.2 Sperrschicht-FET / Junction FET (JFET)

1.2.1 Kennlinien




1.2.2 Linearer Bereich (gesteuerter Widerstand)



- Für kleinen Spannung-Unterschied V_{DS}
- V_{GS} ändert Dicke der Raumladungszone (Kanal)
- n-Kanal JFET: Je negativer V_{GS} , desto weniger Strom fließt bzw. desto enger der Kanal

$$I_D = \frac{2 \cdot I_{DSS}}{V_p^2} (V_{GS} - V_p - \frac{V_{DS}}{2}) V_{DS}$$

1.2.3 Sättigungs-Bereich (Stromquelle)



- Für hohes V_{DS} wird leitender Kanal abgeschnürt
⇒ Strom kann nicht weiter steigen (Stromquelle)
- Übergang gest. Widerstand zu Stromquelle @ V_{DSP}
⇒ $V_{DSP} = V_{GS} - V_p$ (V_p = Pinch-Off-Spannung)


$$I_D = \frac{I_{DSS}}{V_p^2} \cdot (V_{GS} - V_p)^2$$

Verstärkungsmass Transkonduktanz:

$$g_m = \frac{2 \cdot I_{DSS}}{V_p^2} \cdot (V_{GS} - V_p) = \frac{2}{|V_p|} \cdot \sqrt{I_{DSS} \cdot I_D} \quad [g_m] = S$$

1.3 MOS-FETs


1.3.1 Aufbau



L Länge des Transistors
W Breite des Transistors

- N-Kanal FET: Drain und Source sind n-dotiert
- Kanal ist p-dotiert

1.3.2 Kennlinien



1.3.3 Bereiche

- Sperrbereich: $V_{GS} < V_{TH}$
- Linearer (Widerstands-)Bereich / Anlaufbereich: $V_{GS} > V_{TH}$
- Sättigungsbereich (Stromquelle): $V_{DS} > V_{GS} - V_{TH}$


Anlaufbereich (Linearer Bereich)

Sättigungsbereich (Stromquelle)


$$I_{D,lin} = \beta \cdot (V_{GS} - V_{TH} - \frac{V_{DS}}{2}) \cdot V_{DS}$$

$$I_{D,sat} = \frac{\beta}{2} \cdot (V_{GS} - V_{TH})^2$$

1.3.4 Kleinsignal-Ersatzschaltung (MOS-FET)



1.3.5 Temperaturabhängigkeit der Übertragungskennlinie




Für den n-Kanal FET gilt:

- Threshold-Spannung V_{TH} sinkt mit 1-2 $\frac{\mu V}{K}$
- β sinkt mit steigender Temperatur
- Im Kompensationspunkt bleibt I_D für fixes V_{GS} konstant


1.4 Verstärkerschaltungen mit FETs

1.4.1 Source-Schaltung mit Lastwiderstand

Um den Arbeitspunkt der Schaltung zu bestimmen, wird die Lastgerade von R_L in das Ausgangskennlinienfeld eingezeichnet



1.4.2 Push-Pull / Digitaler Inverter



- V_{in} geht auf NMOS und PMOS
- Ermöglicht grössere Verstärkung

Für $V_{in} \approx \frac{V_{DD}}{2}$ gilt:

$$A_{V0} = -(g_{m1} + g_{m2}) \cdot (r_{DS1} || r_{DS2})$$

1.5 MOS-FET als (Leistungs-)Schalter

Wenn der FET als Schalter eingesetzt wird, so arbeitet er im linearen Bereich ($V_{GS} > V_{TH}$, d.h. $V_{out} < V_{DD} - V_{TH}$)

$$I_{D,lin} = \beta \cdot (V_{GS} - V_{TH} - \frac{V_{DS}}{2}) \cdot V_{DS} \quad r_{DS} = \frac{dV_{DS}}{dI_D} = \frac{1}{\beta \cdot (V_{GS} - V_{TH})}$$

Schalter geschlossen: $R_{FET} = R_{DS(on)}$


Schalter offen: $R_{FET} = \infty$

1.5.1 Verlustleistung / Erwärmung

$$P_V = R_{DS} \cdot I_{DS}^2 = 0 \text{ W}$$

$$\Delta T = R_{th} \cdot P_V$$

1.6 Transmission Gate



Im Bild links gilt: $V_{DD} = 5 \text{ V}$, $V_{SS} = 0 \text{ V}$

- NMOS (oben) leitet für $V_{in} < V_{DD} - V_{TH,n}$
- PMOS (unten) leitet für $V_{in} > V_{SS} - V_{TH,p}$
- Source und Drain austauschbar
⇒ Strom kann in beide Richtungen fließen

2 Transistor-Transistor-Logik

- Meist statischer Stromverbrauch
- Asymmetrische Schaltschwellen (weniger Marge als CMOS-Logik)

2.1 Resistor Transistor Logik (RTL)




Bild: NOR-Gate

- Ausgangsspannung $V_{out} = V_+$ oder $V_{out} = V_{CE,sat}$
- Fan-Out ist begrenzt (Werden zu viele weitere Gatter an den Ausgang gehängt, so reicht der Strom nicht mehr, um diese zu treiben ⇒ Spannungslevel stimmen nicht mehr, um Transistoren durchzusteuern)

2.2 Dioden-Transistor-Logik (DTL)





Bild: NAND-Gate

- **Fan-Out grösser**, da Transistor aktiv nach '0' zieht
- R_2 muss keine Gatter treiben (kein grosser Stromfluss)
- Nachteile: Sehr tiefer Störabstand; Transistor leitet schon bei Spannungen, welche kaum $> 0\text{ V}$ sind

2.3 Transistor-Transistor-Logik (TTL)




- Schaltschwelle am Eingang wird durch Dioden V_3 und V_4 um 1.4 V erhöht
- Dioden V_1 und V_3 bilden npn-Struktur \Rightarrow npn-Transistor


3 CMOS-Logik

- Entweder leitender Pfad nach V_{SS} (NMOS) oder V_{DD} (PMOS)
- Kein statischer Stromverbrauch
- Langsamer als Bipolar
- Symmetrische Schaltschwellen bei ca. $\frac{V_{DD}}{2}$ (Übertragungskennlinie)
- Output-Level V_{ol} , V_{oh} näher bei Speisung als Input Level V_{il} , V_{ih} \Rightarrow mehr Marge
- Höhere Speisespannung \Rightarrow weniger propagation delay
- Nicht geeignet zur Datenübertragung über längere Strecken (kein $50\ \Omega$ Abschluss)

3.1 Grundgatter in CMOS-Logik



3.2 Dualität NMOS - PMOS



3.3 Verlustleistung bei CMOS-Logik

$$P_V = C \cdot V_{CC}^2 \cdot f$$

C Kapazität (aus Datenblatt)
 f Frequenz

3.4 Verzögerungszeit

Linearer Bereich

$$t_{pHL} = 0.69 \cdot R_{on} \cdot C_L$$

\Rightarrow Exponentielle Entladung!

Sättigung (Stromquellen-Bereich)


$$t_{pHL} = \frac{C_L \cdot \frac{V_{swing}}{2}}{I_{sat}} \approx \frac{C_L}{k_n \cdot V_{DD}}$$

\Rightarrow Lineare Entladung!

4 Schmitt-Trigger


- Schaltschwellen müssen nicht sehr genau sein
- Schmitt-Trigger garantieren auch bei verrauschten Signalen saubere (einmalige) Schaltschwellen, dank der Hysterese

4.1 Aufbau nichtinvertierender digitaler Schmitt-Trigger



- M_1, M_2 : Digitale Inverter
- M_3, M_4 : gesteuerte Widerstände
- Für $V_{out} = 0$: M_4 leitet, M_3 sperrt
- Für $V_{out} = 1$: M_3 leitet, M_4 sperrt
- M_3, M_4 verschieben Schaltschwellen abhängig von $V_{out} \Rightarrow$ Hysterese

4.2 Aufbau invertierender digitaler Schmitt-Trigger



- Ohne M_5, M_6 : Normaler Inverter mit je 2 Serie-Transistoren
- Für $V_{out} = 1$: Durch M_5 fliesst Strom in M_1
- V_{in} muss höher sein, um Strom der PMOS aufzunehmen \Rightarrow Höhere Schaltschwelle für High-Log-Übergang
- 'Inverses' gilt für M_6 und M_4

4.3 Schmitt-Trigger vs. CMOS-Logik

	Low Power	Noise Rejection	Supports Slow Inputs
Input Voltage Waveforms			
Standard CMOS Input			
Response Waveforms			
Schmitt-trigger CMOS Input			
Response Waveforms			

5 Signalübertragung

5.1 Leitungstheorie

- Leitungen haben Widerstände, Kapazitäten und Induktivitäten \Rightarrow RLC-Netzwerke
- **Fortpflanzungsgeschwindigkeit Signal**: $v = 10 - 20\text{ cm/ns}$ (Lichtgeschwindigkeit: $c = 0\text{ cm/ns}$)
- Ev. **Impedanzanpassungen** zur Verhinderung von **Reflexionen** nötig (meistens $50\ \Omega$)
- CMOS-Logik: tiefen Quellenwiderstand, hohen Eingangswiderstand \Rightarrow Nicht geeignet zur Datenübertragung über 'längere Strecken'

5.2 Einfluss / Relevanz von Reflexionen

5.2.1 Keine Reflexionen

Wenn nichts anderes bekannt gilt: $T_r = \frac{1}{10} \cdot T$

$$T_d < \frac{1}{2} \cdot T_r$$

$T_r = T_f$ Anstiegs- / bzw. Abfallzeit des Signals
 T_d Laufzeit des Signals
 T Periodendauer

5.2.2 Reflexionen

$$l > \frac{1 \cdot 10^7 \frac{\text{m}}{\text{s}}}{f_{max}}$$


f_{max} Maximal enthaltene Frequenz im Signal
 l Länge der Leitung

6 High-Speed-Logik


- Sättigung verhindern, da langsam (bei Bipolar-Transistoren)
- Reduzierter Spannungshub
- Stromsteuerung, da Ströme schneller geschaltet werden als Spannungen

6.1 Emitter Coupled Logic (ECL)

6.1.1 Emitter Coupled Logic (ECL)




- 2 Familien: 10k (langsamer) und 100k (schneller)
- Positive Speisung: $V_{CC} = 0\text{ V}$
- Negative Speisung: $V_{EE} = -4.5\text{ V} / V_{EE} = -5.2\text{ V}$
- ICs werden warm (40 mW pro Gatter)



- Eingangssignal V_I wird mit fixer Referenz V_R verglichen
- Von $V_R - 100\text{ mV}$ bis $V_R + 100\text{ mV}$ **kippt Ausgangsspannung** von V_{CC} auf $V_{CC} - R_C \cdot I_C$
- **Differentieller Spannungshub** der Ausgänge: $V_{diff} = \pm R_C \cdot I_C$
- Spannungspegel **nicht** kompatibel zu CMOS / TTL

6.1.2 Positive Emitter Coupled Logic PECL




- Positive Speisung: $V_{CC} = 5\text{ V}$
- Negative Speisung: $V_{EE} = 0\text{ V}$
- Ausgangsbeschaltung mit $50\ \Omega$ Abschluss zu $V_{CC} - 2\text{ V}$
⇒ Reduktion der Reflexionen!
- Spannungsniveau sind kompatibel zu CMOS / TTL

6.1.3 Low Voltage Positive ECL (LVPECL)

- Speisespannungen: $V_{CC} = 3.3\text{ V}$; $V_{EE} = 0\text{ V}$
- Weniger Leistung als 5 V Logik; leichter anpassbar an 3.3 V Logik

6.2 Current Mode Logic (CML)



- Terminierung am Eingang der Folgestufe gegen V_{CC}
- Äquivalenter Widerstand: $R_{Ceq} = 50\ \Omega \parallel 50\ \Omega = 25\ \Omega$

$$\text{Differenzielle Spannung: } V_{diff} = \pm R_{Ceq} \cdot I_q$$

6.2.1 CML vs. ECL

ECL

CML

- Diff-Amp mit Transistor-Buffer; Ausgang am Emitter
- Single-ended Input (2. Eingang auf fixer Spannung)
- Single-ended Output (z.T. auch differentiell)
- Ausgang direkt vom Diff-Amp
- Differentieller Input und differentieller Output
- Impedanzanpassung zur Reduktion von Reflexionen ($50\ \Omega$)


6.2.2 Vorteile / Nachteile von CML gegenüber CMOS-Logik

- + high Speed
- + konstanter Strom (kaum Speisungseinschränkung)
- + differentiell: wenig Störung
- + kann Kabel treiben
- hoher statischer Stromverbrauch
- differentiell: benötigt doppelt so viele Leitungen
- aufwändiges PCB-Layout wegen angepassten Leistungsimpedanzen nötig

7 Spannungsreferenzen

- Referenzspannungsquellen liefern idealerweise Ausgangsspannungen, welche **unabhängig** von Temperatur, Speisespannung und Last sind
- 2 Hauptprinzipien: Zenerdioden (meistens mit $V_Z = 5.6\text{ V}$) und Bandgap-Quellen mit $V_{out} = 1.25\text{ V}$

7.1 Spannungsteiler



Speisespannungsabhängigkeit

Spannungsänderung:

$$\Delta V_{ref} = \Delta V_{POS} \frac{R_2}{R_1 + R_2}$$


Sensitivität:

$$\frac{V_{ref}}{V_{POS}} = \frac{\frac{\Delta V_{ref}}{\Delta V_{POS}}}{\frac{\Delta V_{POS}}{V_{POS}}} = 1 \Rightarrow \text{schlecht}$$

Temperaturabhängigkeit

Da die Widerstände **gleichen Temperaturkoeffizienten** haben ändert sich der Strom durch R_1 und R_2 , jedoch nicht das Widerstandsverhältnis ⇒ V_{ref} bleibt **konstant** ⇒ gut


Spannungsänderung bei Lastwechsel



Ersatzschaltung der Referenzquelle durch Thévenin-Äquivalent mit

$$R_P = R_1 \parallel R_2 \Rightarrow \text{sehr lastabhängig, da } R_P \text{ gross}$$

7.2 Diodenreferenz



$$V_{ref} = V_D = n \cdot V_T \cdot \ln\left(\frac{I}{I_S}\right) \quad \text{mit } V_T = \frac{kT}{q} \approx 25\text{ mV}$$

Speisespannungsabhängigkeit


Sensitivität:

$$\frac{V_{ref}}{I} = \frac{1}{\ln\left(\frac{I}{I_S}\right)} = 0.065 \Rightarrow \text{gut}$$

Temperaturabhängigkeit

Diode hat einen **Temperaturkoeffizienten** von $-2\frac{\text{mV}}{\text{K}}$, d.h. V_{ref} ändert ebenfalls mit $-2\frac{\text{mV}}{\text{K}}$ ⇒ schlecht


Spannungsänderung bei Lastwechsel



Diode durch Kleinsignal-Ersatzschaltung ersetzen und Ersatzschaltung der Referenzquelle durch Thévenin-Äquivalent mit

$$R_P = R_1 \parallel r_D \Rightarrow \text{weniger lastabhängig, da } r_D = \frac{n \cdot V_T}{I_D} \approx 7\ \Omega$$

7.3 Spannungsreferenz mit mehreren Dioden



m = Anzahl Dioden in Serie (links: $m = 4$)

- Strom durch Dioden muss $> 0\text{ A}$ sein, damit $V_D \approx 0.7\text{ V}$


- Spannung über m Dioden: $V_{out} = m \cdot V_D$

$$\text{Max. Ausgangsstrom: } I_{out,max} = \frac{V_{pos} - V_{out}}{R_1}$$

- **Temperaturabhängigkeit:** $TK_{tot} = m \cdot -2\frac{\text{mV}}{\text{K}}$


7.4 Spannungsreferenz mit Zenerdioden (Shunt-Regler)

Shunt-Regler: Überflüssiger Strom wird durch ein Element abgeführt ⇒ Je nach Last wird mehr oder weniger Strom in Z-Diode verheizt



- V_{REF} entspricht Zener-Spannung der Z-Diode
- Häufigste Zener-Spannung: $5.6\text{ V} \Rightarrow TK = 0\frac{\text{mV}}{\text{K}}$
- Strom $I = \frac{V_{POS} - V_{REF}}{R_1}$ fließt entweder durch Diode oder durch Last
- $I_{out} < I_{out,max} = \frac{V_{POS} - V_{REF}}{R_1}$

7.5 Bootstrap-Referenz (V_D Stromquelle)




- Stromspiegel M_3 und $M_4 \Rightarrow I_1 = I_2$
- Stromspiegel M_1 und $M_2 \Rightarrow V_{GS1} = V_{GS2}$ da $I_1 = I_2$
- Da Temperaturkoeffizient von $V_{D1} \approx -2\frac{\text{mV}}{\text{K}}$ nimmt I_{out} mit steigender Temperatur ab ⇒ schlechte Referenz
- Schaltung hat zwei mögliche Arbeitspunkte (AP $I_1 = I_2 = 0$ ist unerwünscht!)

$$V_{D1} = I_2 \cdot R_2 = V_{R2}$$

$$I_{REF} = I_1 = I_2$$

7.6 Proportional To Absolute Temperature (PTAT)


$$V_D = n \cdot \frac{kT}{q} \cdot \ln\left(\frac{I_D}{I_S}\right) \quad V_{DN} = n \cdot \frac{kT}{q} \cdot \ln\left(\frac{I_D}{N \cdot I_S}\right)$$



$$\Delta V_D = V_D - V_{DN} = n \cdot \frac{kT}{q} \cdot \ln(N) = TK \cdot T$$

⇒ ΔV_T ist Proportional zur absoluten Temperatur T


7.7 Bandgap-Spannungsreferenz



$$V_{REF} = K \cdot V_{PTAT} + V_D$$

- Der positive Temperaturkoeffizient von V_{PTAT} wird mit dem Faktor K verstärkt, sodass $K \cdot TK_{PTAT} = +2\frac{\text{mV}}{\text{K}}$
- Der nun positive Temperaturkoeffizient wird mit einer Diodenquelle mit $TK_{Dioden} = -2\frac{\text{mV}}{\text{K}}$ kompensiert
- Der gesamte Temperaturkoeffizient $TK_{bandgap} = 0\frac{\text{mV}}{\text{K}}$
- V_{REF} buffern, damit der Ausgang belastet werden darf

Beispiel: LM4041 Shunt Voltage Bandgap Reference




$$V_{out} = V_Z = V_{REF} \left(1 + \frac{R_2}{R_1}\right)$$

- Einstellbare Referenzspannung $V_Z = V_{out}$
- Interne Referenz: $V_{REF} = 1.25\text{ V}$ (Bandgap-Referenz)

8 Lineare Spannungsregler


8.1 Spannungsstabilisierung mit Z-Diode und BJT

$$V_{out} = V_Z - V_{BE}$$



- Ausgang kann viel Strom liefern
- Ausgangsspannung **sinkt** um ca. 20 mV bei **Verdoppelung** des Stroms
- Ausgangsspannung **sinkt** um $-2\frac{\text{mV}}{\text{K}}$
- **Keine Regelung** der Ausgangsspannung
- Schnell und stabil, aber nicht genau

8.2 Linearer Spannungsregler




$$V_a = V_{ref} \left(1 + \frac{R_1}{R_2}\right)$$

$$P_V = V_{CE} \cdot I$$


- OpAmp Ausgang ändert so lange, bis für die Spannungen gilt: $V_{R2} = V_{ref}$ ($= 1.25\text{ V}$)
- Minimaler Spannungsabfall V_{CE} über Regler: bis 2.5 V
- Regler kann sehr warm werden ⇒ Verlustleistung P_V

8.3 Low-Dropout-Regler mit pnp-Längstransistor (LDO)



- Feedback auf **positiven** OpAmp-Eingang!
- Ansteuerung Längstransistor mit Basisspannung $< V_{out}$
- Kleiner minimaler Spannungsabfall V_{CE} über Regler ($V_{CE,sat}$)
- Auch erhältlich mit PMOS-Transistor statt pnp-Transistor
 \Rightarrow Dropout-Spannung über Regler (PMOS) ist dann abhängig vom Laststrom (PMOS = gesteuerter Widerstand)

8.4 Einstellbarer Serie-Spannungsregler



$$V_a = V_{ref} \cdot \left(1 + \frac{R_2}{R_1}\right) + I_{adj} \cdot R_2$$


- Widerstände R_1 und R_2 sind **extern** beschaltet!
- Interne Referenz: $V_{ref} = 1.25 \text{ V}$ (Bandgap)
- OpAmp regelt, damit $V_{R1} = V_{ref}$
- Damit wird $V_{R2} = V_{ref} \cdot \frac{R_2}{R_1} + I_{adj} \cdot R_2$

9 Spannungswandler mit Ladungspumpen

- Ladung kann **nicht springen** und nicht vernichtet werden
 \Rightarrow Ladung wird umverteilt!
- Ladungspumpen sind billige, effiziente Spannungswandler (Wirkungsgrad $> 99\%$ möglich)

$$Q = C \cdot V$$

9.1 Grundprinzip Switched-Capacitor-Schaltungen (SC)



Hinweis: R_S entspricht dem Schalter-Widerstand
 Weiter gilt: $t^* = t - \frac{T}{2}$



$$\text{Phase PH1 (S1 geschl.)} \quad I_{in} = I_C = \frac{V_{in}}{R_S} \cdot e^{\frac{t}{R_S \cdot C}}$$

$$\text{Phase PH2 (S2 geschl.)} \quad I_C = -I_{out} = -\frac{V_{in}}{R_S} \cdot e^{\frac{t^*}{R_S \cdot C}}$$

$$\text{Durchschnittl. Strom} \quad \bar{I}_{out} = \frac{\Delta Q}{T} = \frac{C}{T} \cdot V_{in}$$

Der 'switched capacitor' C hat einen **äquivalenten Widerstand** $R_{eq} = \frac{T}{C} = \frac{1}{f \cdot C}$

9.2 Grundprinzip Ladungspumpen



Ausgangsspannung V_{out} nähert sich schrittweise exponentiell der Eingangsspannung an!

Im ersten Zyklus ist $V_{out} = 0 \text{ V}$

Phase PH1 Kapazität C_1 wird auf V_{in} geladen


$$Q_1 = C_1 \cdot V_{in} \text{ und } Q_2 = C_2 \cdot V_{out}$$

Phase PH2 Ladung **verschiebt** sich von C_1 auf C_2 , bis beide Kapazitäten dieselbe Spannung aufweisen

$$Q_{tot} = Q_1 + Q_2 = C_1 \cdot V_{in} + C_2 \cdot V_{out}$$

$$\Rightarrow \text{Neue Ausgangsspannung: } V_{out} = \frac{Q_{tot}}{C_1 + C_2}$$

9.3 Allgemeine Funktionsweise geschaltete Kapazitäten




- Strom fließt in 'Paketen':
 $\Delta Q = C_1 \cdot \Delta V$
- Durchschnittlicher Strom proportional zu C_1 , ΔV und Schaltfrequenz f

Für beide Schaltungen gilt, dass der **finale Wert der Ausgangsspannung $V_{out} = V_2$** durch den **Spannungsteiler** von R_L und R_{eq} bestimmt wird:

$$V_{out} = V_{in} \cdot \frac{R_L}{R_{eq} + R_L}$$

Ersatzschaltung mit R_{eq} .




$$R_{eq} = 1/fC_1$$

- Durchschnittlicher Strom proportional zu ΔV und $\frac{1}{R}$
- Geschaltetes C_1 bildet äquivalenten Widerstand $R_{eq} = \frac{1}{f \cdot C_1} = \frac{T}{C}$

$$I = \frac{V_1 - V_2}{R_{eq}}$$

9.4 Spannungsinversion mit Switched Capacitors



Ausgangsspannung V_{out} nähert sich schrittweise exponentiell $-V_{SRC}$ an!
 Im ersten Zyklus ist $V_{out} = 0 \text{ V}$

Phase PH1 Kapazität C_1 wird auf V_{SRC} geladen

$$Q_1 = C_1 \cdot V_{SRC} \text{ und } Q_2 = C_2 \cdot V_{out}$$

Phase PH2 Positiver Anschluss von C_1 wird mit GND verbunden

\Rightarrow Negativer Anschluss von C_1 auf Potential $-V_{SRC}$

Für $C_1 = C_2$


$$Q_{tot} = Q_2 - Q_1 = C_2 \cdot V_{out} - C_1 \cdot V_{SRC}$$

$$\Rightarrow \text{Neue Ausgangsspannung: } V_{out} = \frac{Q_{tot}}{C_1 + C_2}$$

ändert sich die Ausgangsspannung V_{out} folgendermassen:

$$V_{out} = \left(-\frac{1}{2}, -\frac{3}{4}, -\frac{7}{8} \dots -1\right) \cdot V_{SRC}$$

9.5 Spannungsverdoppler mit Switched Capacitors




• PH1: C_1 wird auf Eingangsspannung V_{in} aufgeladen

• PH2: Negativer Anschluss CAPN wird mit V_{SRC} verbunden \Rightarrow Positiver Anschluss C_1 springt auf $2 \cdot V_{SRC}$

• Ladung teilt sich zwischen C_1 und C_2 auf, sodass V_{out} schrittweise ansteigt


9.6 Dickson Charge Pump (Spannungsvervielfacher)



- Mehrstufige Spannungsvervielfacher (hier: einstufig)
- Anzahl Dioden n
- Kaskadierung möglich

$$V_{out} = n \cdot (V_{SRC} - V_D)$$

9.6.1 Mehrstufige Dickson Charge Pump



- Mehrstufige Spannungsvervielfacher (hier: $n = 5$)

$$V_{out} = n \cdot (V_{SRC} - V_D)$$

10 Schaltregler

SMPS (switched-mode-power-supply) sind getaktete Systeme, deren übliche Schaltfrequenzen im Bereich von 20 kHz bis zu einigen MHz liegen.

10.1 Spannungswandler mit Spulen

• Grundprinzip



- Energie wird an einer (Spannungs-)Quelle bezogen, in verlustarmen Elementen (**Spulen**, Kondensatoren) zwischengespeichert, auf die gewünschte Spannung gebracht und stabilisiert.

• Gemeinsamkeiten aller aufgeführten Spannungswandler mit Spulen

- Energie wird in Magnetfeld gespeichert $E_L = \frac{1}{2} L \cdot i_L^2$
- Spannung über Spule bewirkt Änderung des Stroms
 $V_L = L \cdot \frac{di_L}{dt}$ oder $I_L = \frac{1}{L} \int V_L(t) dt + I_0 = \frac{V_L}{L} \cdot t + I_0$
- Zur Stabilisierung der Spannung werden Kondensatoren benötigt (potentieller LC-Schwingkreis!)
- Für die meisten Rechnungen kann man annehmen, dass:
 - V_{in} und V_{out} konstant sind
 - Die Schalter ideal sind (kein Schaltwiderstand)
 - die Dioden keinen Spannungsabfall haben

Hinweis: Zur Steigerung der Effizienz werden Dioden manchmal durch MOS-FETs ersetzt ('nur' $R_{DS,on}$ statt grosser Spannungsabfall). Die Schalter werden in der Praxis ebenfalls mit einem FET realisiert.

10.2 Aufwärtswandler (Boost, Step-Up Converter)



1. Phase Energie in Spule speichern

- Schalter geschlossen
- $V_L = V_{in}$ liegt an Spule an
- i_L muss nicht bei $I_0 = 0$ starten!

2. Phase Entmagnetisierung

- Schalter offen
- Strom sinkt, wenn $V_{out} > V_{in}$
- Eingeschwungener Zustand: $i_L = I_0$

In beiden Phasen gelten die folgenden Formeln:

Ladephase

$$\Delta I_{L_{on}} = \frac{1}{L} \cdot V_{in} \cdot t_{on}$$

$$I_{L_{on}} = \frac{1}{L} \cdot V_{in} \cdot t_{on} + I_0$$

$$\Delta I_{L_{off}} = \frac{1}{L} \cdot (V_{in} - V_{out}) \cdot t_{off}$$

$$I_{L_{off}} = \frac{1}{L} \cdot (V_{in} - V_{out}) \cdot t_{off} + I_0$$

Gleichgewicht (eingeschwungen)

$$\Delta I_{L_{on}} = \Delta I_{L_{off}}$$

Ausgangsspannung

$$V_{out} = V_{in} \cdot \left(1 + \frac{t_{on}}{t_{off}}\right)$$

Energie in Spule

$$E_L = \frac{1}{2} \cdot L \cdot i_L^2$$

Energie in Kondensator


$$E_C = \frac{1}{2} \cdot C \cdot V_C^2$$

Energie in Last (pro Periode)

$$E_{load} = \frac{1}{2} P_{load} \cdot T_{clk} = \frac{1}{2} \cdot \frac{V_{out}^2}{R_{load}} \cdot T_{clk}$$

Die Ausgangsspannung V_{out} ist **abhängig von der Last** \Rightarrow Bei hochohmiger Last kann die Ausgangsspannung sehr gross werden!



10.2.1 Synchronous Boost Converter



- Diode ersetzt durch Schalter SW2
- Entweder SW1 **oder** SW2 geschlossen
- VSW somit immer leitend verbunden, entweder mit GND oder mit V_{out}
- \Rightarrow In Spule fliesst immer ein Strom


Achtung: Bei kleinen Lasten fliesst Strom in die Quelle zurück und die Verlustleistung in der Spule ist grösser (Drahtwiderstand)

10.3 Aufwärtswandler: Lückender Betrieb




- Es existiert ein **3. Zustand**, in welchem kein Strom durch Spule fliesst
- Aus $i_L = 0$ folgt $V_L = 0$
- Schalter SW offen, damit Spannung am Knoten SW = V_{in} wird \Rightarrow Diode sperrt
- Control schliesst Schalter, nachdem $V_{out} < V_{out,soll}$ ist \Rightarrow **Regelung** von V_{out}

10.3.1 Regelung der Ausgangsspannung: voltage-mode control



- Verstärker mit Verstärkung A0
- Komparator vergleicht V_{ERROR} mit V_{RAMP}
- $V_{OUT} - V_{REF} \uparrow$, $V_{ERROR} \uparrow$, Schalter muss länger geschlossen bleiben \Rightarrow grösserer Duty Cycle $\Rightarrow V_{OUT} \uparrow$


10.3.2 Regelung der Ausgangsspannung: current-mode control




- Strom wird mit Shunt-Widerstand durch Spannung V_{SENSE} gemessen
- Verstärker mit Verstärkung A0
- Komparator resettiert Flip-Flop \Rightarrow Schalter (FET) öffnet
- Häufiger zur Regelung verwendet als vorherige Schaltung

10.3.3 Effizienzsteigerung

10.4 Abwärtswandler (Buck, Step-Down Converter)



10.5 Invertierender Wandler



10.6 Flyback (Sperrwandler)

