

Advanced Analog Circuit

PLL 개론

박홍현

honghyeon47@gmail.com

CONTENTS

소개 목차

01

PLL 소개

PLL 이란?

02


PLL 구성 요소

Phase detector, Charge pump,
VCO, Frequency divider ...

CHAPTER 01

PLL 소개


1. PLL이란?



- 위 그림과 같이 기준 clock이 있고, data를 rising edge로 획득하려고 합니다.
- 그런데 같은 rising edge더라도 data의 delay에 따라 결과가 1이 될 수도 0이 될 수도 있습니다.
- 따라서 두 신호간의 phase(위상)이 일치해야 의도대로 data를 읽게 됩니다.
- 이 때, **주기적 신호의 위상 및 주파수를 고정**시켜주는 역할을 Phase Locked Loop(PLL)이 하게 됩니다.
- 즉, Digital domain에서 global하게 clock sync를 맞추기 위해 주로 사용합니다.

1. PLL이란? – 전개(1)

- Ex) 100 MHz의 주기적인 clock을 만들고 싶습니다!




- VCO(Voltage Controlled Oscillator) : 입력 전압에 따라 주파수가 바뀌는 Oscillator
- 위 VCO가 아래의 스펙을 가지고 있다고 가정하면, 0.6V를 입력으로 계속 넣을 경우 VCO는 100 MHz를 출력하게 됨.
- 하지만, VCO는 기준 전압, 온도, 공정 산포 같은 외부 요인에 의해 VCTRL이 일정하더라도 주파수가 끊임 없이 흔들립니다.

VCTRL	Fout
0.5V	80MHz
0.6V	100MHz
0.7V	120MHz
0.8V	140MHz

1. PLL이란? – 전개(2)


- Ex) 100 MHz의 주기적인 clock을 만들고 싶습니다!




- 즉, 출력 주파수를 계속 추적하면서 우리가 원하는 주파수가 나오도록 해야 합니다. -> 피드백 필요!

1. PLL이란? – 전개(3)

- Ex) 100 MHz의 주기적인 clock을 만들고 싶습니다!




- Feedback을 통해 추적할 때 이 주파수를 비교할 수 있어야 합니다. -> Comparator(Phase Detector)
- Comparator를 통해 비교하기 위해서는 Reference clock이 필요합니다. -> Reference Oscillator




1. PLL이란? – 전개(3)

- Ex) 100 MHz의 주기적인 clock을 만들고 싶습니다!




B가 느리므로 UP



- 왼쪽 그림과 같이 두 신호간의 phase를 Phase detector에서 비교할 수 있습니다.
- C가 (+)라는 의미는 B의 phase가 느리기 때문에 주파수를 올려 phase를 조정하라는 의미입니다.
- C가 (-)라는 의미는 B의 phase가 빠르기 때문에 주파수를 내려 phase를 조정하라는 의미입니다.
- A,B의 phase 차이가 클수록 (-), (+)의 pulse 길이가 길어집니다.

1. PLL이란? – 전개(4)


- Ex) 100 MHz의 주기적인 clock을 만들고 싶습니다!



- VCO의 입력은 전압이기 때문에 C와 같이 pulse의 형태로 들어올 경우 VCO는 정상 동작하지 못합니다.
- VCO가 원하는 것은 ①신호가 (+), (-)인지 ②pulse의 폭이 얼마나 큰지입니다.
- 즉, C의 신호를 적분하는 회로가 필요합니다. -> Pulse to Voltage converter (Charge pump)
- (+) 신호가 들어올 경우에는 Vctrl을 증가시키고 (-) 신호가 들어올 경우에는 Vctrl을 강하시키는 역할을 합니다.

1. PLL이란? – 전개(5)


- Ex) 100 MHz의 주기적인 clock을 만들고 싶습니다!



- 위 block diagram이 기본적인 pll의 block이 됩니다.
 - ① 출력 주파수를 Feedback으로 입력으로 보내서
 - ② Phase Detector에서 목표로 하는 주파수와 비교해서
 - ③ 두 주파수의 차이에 해당하는 pulse를 생성하고
 - ④ Pulse를 적분하여 전압값으로 변환하여 VCO를 조절함.

1. PLL이란? – 전개(6)

Q) 여기 100 MHz (Reference clock)이 있는데 굳이 번거롭게 pll을 쓰는 이유가 뭔가요?




A)

해당 Reference의 clock은 굉장히 정확해야 합니다. 여기서 보이는 error가 Fout에 그대로 입력되기 때문입니다. 고주파 대역에서 Phase noise가 매우 작은 주파수원을 설계하기 매우 어렵습니다. 보통 저 자리에 Crystal oscillator가 들어가게 되는데 해당 주파수원은 수십 kHz ~ 수백 kHz 밖에 출력하지 못합니다.

1. PLL이란? – 전개(7)

Q) 그럼 어떻게 고주파수를 PLL에서 출력할 수 있나요?




A)

Feedback을 Frequency divider를 통해 할 경우 Phase detector는 Fout이 divider로 나뉜 만큼을 비교함.
이를 이용하여 Reference oscillator의 배수만큼 PLL에서 출력할 수 있게 됩니다.

1. PLL이란? – 전개(8)

- Ex) 100 MHz의 주기적인 clock을 만들고 싶습니다!




- Feedback을 통해 이미 180° 지연되어 있기 때문에 시스템이 불안정해질 수 있습니다.
- 따라서 loop filter를 charge pump와 VCO 사이에 추가하여 시스템을 안정 시킵니다.
- 이 loop filter의 값은 Charge pump의 전류, VCO의 gain, Frequency divider 계수등을 조합하여 계산되어 집니다.

CHAPTER 02



PLL 구성 요소

2. PLL 구성 요소 – Reference oscillator




- 크리스탈 오실레이터(Quartz Crystal Oscillator, XO)
 - LC 발진기에서 인덕터 역할을 수정 진동자로 대체한 구조.
 - 매우 높은 Q값을 갖고 낮은 Jitter로 주파수를 출력할 수 있음.
 - 크기가 보통 크기 때문에 IC 내부에서 구현할 수 없음.
 - 온도에 민감하기 때문에 항온수조에 넣어서 사용하기도 함.
 - 혹은 온도 보상을 해주기 위해 온도 변화에 대응하는 소자를 통해 주파수를 고정시킬 수 있음.

2. PLL 구성 요소 – Phase-frequency divider (1)




- XOR
 - 두 신호의 차이를 감지 할 수 있는 가장 간단한 회로
 - 위상을 한쪽 방향으로만 표현 가능
- Tri-state PFD
 - $-2\phi \sim 2\phi$ 까지 모든 위상 범위를 표현하며 선형적인 특성을 가지고 있습니다.
 - 하지만 두 신호의 위상 차이가 매우 작아질 경우 UP/DN의 펄스 신호가 불안정하게 나옵니다.(Dead zone)
 - 위 dead zone을 해결하기 위해 and gate 뒷단에 delay를 추가할 경우 delay 만큼 up/dn이 펄스를 생성할 수 있는 시간을 확보하게 됩니다.
 - 하지만, 위상 차이가 매우 커서 Reset을 하는 중에 clock이 들어올 경우 PFD가 반응하지 못합니다.(Blind zone)

2. PLL 구성 요소 – Phase-frequency divider (2)




- Mansuri, 2002 JSSC
 - 위 문제들을 해결하기 위해 delay를 최소화하는 방법을 제시합니다.


2. PLL 구성 요소 – Charge pump



<Basic>




<skew 개선>



<mismatch개선>

- PFD의 출력인 QA(Up), QB(Down)의 펄스 폭에 따라 스위치를 동작 시켜주고 Vcont를 상승, 하강시킵니다.
- 기본적인 회로 이기에 여러가지 문제가 있습니다.
 - QA, QB skew
 - Switch issue(Leakage, Charge injection, Clock feedthrough) – dummy & complementary switch로 상당 부분 개선 가능
 - PMOS, NMOS mismatch


2. PLL 구성 요소 – Loop filter



$$G(s) = \frac{K_{PD}K_v}{sN} = \frac{K_1}{sN}$$
$$H(s) = \frac{G(s)}{1+G(s)} = \frac{K_1}{K_1 + sN} = \frac{1}{1 + s/p_1} \quad \text{where } p_1 = \frac{K_1}{N}$$
$$e_{step}(\infty) = \lim_{s \rightarrow 0} sE(s) \frac{1}{s} = \lim_{s \rightarrow 0} \frac{s/p_1}{1 + s/p_1} = 0$$
$$e_{ramp}(\infty) = \lim_{s \rightarrow 0} sE(s) \frac{1}{s^2} = \frac{1}{p_1} = \frac{N}{K_1}$$

- Filter가 없을 때의 전달함수는 위와 같습니다.
 - 1 pole이고 pole이 0에 있기 때문에 항상 stable 합니다.
 - 하지만 Step 응답을 제외한 입력에 대해 Error가 0이 아니기 때문에 사용 불가능합니다.
- 따라서 loop filter를 추가해야 하는데 수식이 매우 복잡합니다.. 아래의 사이트 및 도구를 이용하면 바로 계산 가능합니다
 - [Online Calculator ∴ 3rd Order Loopfilter for Charge pump PLL's](#)
 - [PLL Loop Filter Designer — Free Online Calculator | rftools.io](#)
 - TI PLLatinum

2. PLL 구성 요소 – VCO



- 높은 Q를 갖는 인덕터를 만들 수 없는 IC 내부에선 보통 Ring oscillator를 주로 사용합니다.
- Inverter의 개수는 3 이상 (Gain 확보)이며 소수(Prime number)를 사용해야 합니다. - 예를 들어 10개의 단을 갖을 경우 5개씩 묶여서 원하지 않는 주파수에서 발진할 수 있습니다.
- 왼쪽 그림은 가장 간단한 ring oscillator으로 power noise, jitter, switching noise등을 확보하기 위해 여러가지 VCO가 있습니다.
 - Quadrature pseudo-differential VCO/CCO
 - Replica Bias VCO

2. PLL 구성 요소 – Divider

- Divider의 경우 가장 기본적인 회로는 D-flip flop을 이용한 divider 입니다.
- 하지만 VCO 출력이 고속일 경우 flip flop의 속도가 충분하지 않을 수 있기 때문에 Pre scalar를 사용합니다.
- 저전력 응용일 경우 D flip flop 사용도 중요합니다.
- 고주파-> 저주파로 나뉘질 때의 전류 소모가 생각 보다 크기 때문에 TSPC같은 트랜지스터 개수가 작은 플립플롭을 사용하지만 매우 저속 까지 나뉘질 경우 플립플롭이 반응하지 않기 때문에 꼭 시뮬레이션을 통해 확인해야합니다.