

Advanced Analog Circuit

Bandgap Reference Error(BGR) 요인 분석 및 Plastic Package 영향 분석

박홍현

honghyeon47@gmail.com

CONTENTS

소개 목차

01

BGR 소개

BGR 이란?

02

BGR error 분석

BGR의 온도 특성에 영향을 주는 요인?

03

Single Trim BGR

상온에서만 트리밍을 하여 BGR의 온도곡선을 최적화하는 방법

04

Package 분석

Plastic package가 BGR에 영향을 주는 요인 및 완화 방법

05


PCB 분석

Thermal hysteresis란?

CHAPTER 01

BGR 소개

1. Bandgap reference란? - BJT 전류 특성



- Bipolar transistor(BJT)의 base-emitter 전압의 경우 (-) 의 온도 계수(TC) 갖는 성질을 갖고 있습니다.

- Bipolar transistor(BJT)의 Collector에 흐르는 전류는 다음과 같다.

$$\text{➤ } I_C = I_s \exp\left(\frac{V_{BE}}{V_T}\right), \rightarrow V_{BE} = V_T \ln\left(\frac{I_C}{I_s}\right), \left(V_T = \frac{kT}{q}, I_s = bT^{4+m} \exp\left(-\frac{E_g}{kT}\right)\right)$$

✓ E_g : Silicon의 bandgap energy, k : 볼츠만 상수, T : 온도(절대온도), b : 비례 상수

- V_{BE} 와 온도간의 관계를 찾기 위해 미분 실행


$$\text{➤ } \frac{\partial V_{BE}}{\partial T} = \frac{\partial V_T}{\partial T} \ln\left(\frac{I_C}{I_s}\right) - \frac{V_T}{I_s} \frac{\partial I_s}{\partial T}$$

- I_s 의 식을 위 식에 대입할 경우 아래와 같이 정리됨. (전개는 생략)

$$\bullet \frac{\partial V_{BE}}{\partial T} = \frac{\left(V_{BE} - (4-m)V_T - \frac{E_g}{q}\right)}{T}$$


- 위 식을 토대로 보았을 때 ① V_{BE} 는 (-) 온도 계수이며, ②비선형적인 특성을 갖는 것을 확인 가능.

1. Bandgap reference란? – 2개의 BJT를 이용할 경우



- Q1과 Q2를 준비하고 n 배의 전류가 차이 나게 흐르게 할 경우 각 base-emitter 전압의 차이는 다음과 같이 나타나 진다.
 - $\Delta V_{BE} = V_{BE1} - V_{BE2} = V_T \left(\ln \frac{nI_0}{I_S} - \ln \frac{I_0}{I_S} \right) = V_T \ln(n)$
 - $\frac{\partial \Delta V_{BE}}{\partial T} = \frac{k}{q} \ln(n)$
- ΔV_{BE} 는 ① 온도와 (+) 관계를 갖으며 ② 선형적인 특성을 갖고 있는 것을 확인 가능
- 따라서, 온도와 (-) 관계를 갖는 Complementary to Absolute Temperature(CTAT) 요인과 (+) 관계를 갖는 Proportional to Absolute Temperature(PTAT) 요인을 적절히 조합할 경우 온도에 따라 일정한 전압을 생성할 수 있게 됨. 이 회로를 Bandgap Reference라고 부름.

1. Bandgap reference란? – 대표적인 BGR



- R3에 흐르는 전류는 다음과 같이 표현된다.

$$\triangleright I_{R3} = \frac{V_x - V_{BE2}}{R_3} = \frac{V_{BE1} - V_{BE2}}{R_3} = \frac{\Delta V_{BE}}{R_3} = \frac{V_T \ln(n)}{R_3}$$

- Vout는 다음과 같이 표현된다.

$$\triangleright V_{Out} = V_{BE2} + V_{R3} + V_{R2} = V_{BE2} + I_{R3}R_3 + I_{R3}R_2 = V_{BE2} + I_{R3}(R_2 + R_3) = \\ V_{BE2} + \frac{V_T \ln(n)}{R_3} (R_2 + R_3) = \textcolor{red}{V_{BE2}} + \textcolor{blue}{V_T \ln(n)} \left(1 + \frac{R_2}{R_3}\right)$$

- PTAT와 CTAT 전압의 합으로 증폭기의 출력 전압이 결정되며, R2, R3, n의 적절한 조합을 이용한다면 온도에 둔감한 전압을 생성할 수 있게 된다. n의 경우 보통 8을 많이 이용하게 되는 데 그 이유는 layout 할 때 Q1은 center에 두고 Q2를 그 주변에 두르는 형식의 layout을 많이 사용하기 때문이다.
- 하지만, 앞의 항은 비선형적이고 뒤의 항은 선형적이기 때문에 **완벽한 zero-TC를 만드는 것을 불가능하다**. 따라서, 보통 온도에 따라 위로 볼록한 모양의 전압 커브를 갖게 된다.


CHAPTER 02

BGR error 분석

2. BGR error 분석 – BGR error source 종류

- **PTAT error source**
 1. VBE1 process variation
 - a. Resistor variation
 - b. BJT current gain variation
 2. VBE1-VBE2 process variation
 - a. BJT mismatch
- **NON-PTAT error source**
 1. OP-AMP offset
 2. NON-linear temperature dependence of VBE

2. BGR error 분석 – VBE process variation



1. BJT의 saturation current(I_s) variation

$$\triangleright V_{BE} = V_T \ln \left(\frac{I_C}{I_s + \Delta I_s} \right) \approx V_{BE}|_{\Delta I_s=0} - V_T \frac{\Delta I_s}{I_s}$$


2. R3의 variation

$$\triangleright V_{BE} = V_T \ln \left(\frac{I_C}{\frac{1+\delta_R}{I_s}} \right) \approx V_{BE}|_{\delta_R=0} - V_T \delta_R$$

3. BJT current gain variation

$$\bullet V_{BE} = V_T \ln \left(\frac{\frac{I_E}{I_s}(\beta_F + \Delta\beta_F)}{1 + \beta_F + \Delta\beta_F} \right) \approx V_{BE}|_{\Delta\beta_F=0} - V_T \frac{\Delta\beta_F}{\beta_F(1 + \beta_F)}$$

2. BGR error 분석 – OP AMP offset



- OP AMP의 offset이 존재할 경우 VOUT은 다음과 같이 표현됨.
 - $V_{out} = V_{BE1} + \frac{R_2}{R_3} V_T \ln(n) + \left(\frac{R_2}{R_3} + 1 \right) V_{Offset}$
- Vos의 경우 $\left(\frac{R_2}{R_3} + 1 \right)$ 만큼 증폭되기 때문에 error가 큼.
- 또한, offset의 경우 비선형적이기 때문에 일반적인 트리밍으로는 해결 어려움.
- Chopper + Notch filter 조합으로 상당 부분 완화 가능함.

2. BGR error 분석 – BGR error source summary

Error 성격	에러 종류	편차	에러 기여율
PTAT error	BJT Is 산포	$\pm 40\%$	$\pm 0.8\%$
	BHT current gain 산포	$\pm 40\%$	$\pm 0.06\%$
	저항 산포	$\pm 30\%$	$\pm 0.6\%$
NON-PTAT error	저항 mismatch	$\pm 1\%$	$\pm 0.6\%$
	BJT base resistance	250Ω	$\pm 0.04\%$
	OPAMP offset	$\pm 10\text{mV}$	$\pm 8\%$


CHAPTER 03

Single Trim BGR

3. Single Trim BGR – 논문 소개


- 제목 : A Single-Trim CMOS Bandgap Reference With a 3σ Inaccuracy of $\pm 0.15\%$ From -40°C to 125°C
- 저자 : Ge, G., Zhang, C., Hoogzaad, G., & Makinwa, K. A. A.
- DOI :10.1109/JSSC.2011.2165235
- 개요 : 산업에서 BGR 회로를 설계 후 온도에 따른 곡선 트리밍 진행 시 제일 정확한 방법은 저온, 상온, 고온에서 전압을 측정한 후 PTAT의 비율을 변화시켜 Zero-TC에 가깝게 트리밍하는 것이다.
하지만 산업에서 저온 환경을 만드는 것은 큰 비용이 소모될 뿐 아니라 대량 생산에서 많은 시간을 소모 한다. 보통 2 point 트리밍을 하는게 일반적이지만 이 역시도 비용 증가는 불가피하다.
따라서 이 논문에서는 단일 온도(상온)에서 BGR의 온도 커브 산포에 영향을 주는 에러를 줄이고 트리밍하여 단일 온도 트리밍만으로 전압 커브를 Zero-TC에 가깝게 만든다.

3. Single Trim BGR – 회로 소개




- BGR 보상 회로
 1. Chopper + Notch Filter
 - OPAMP의 offset을 줄이는 역할
 2. R_T
 - V_{BE} , ΔV_{BE} 의 산포를 일괄적으로 트리밍하는 역할
 3. Q3
 - V_{BE} 에서 비선형항을 제거하는 역할
- 자세한 내용은 내용이 길어지기 때문에 논문 참조.


3. Single Trim BGR – 결과



(a) Ceramic package



(b) Plastic package




(c) Plastic package with coating

- Ceramic package를 이용할 경우 단일 온도 트리밍만으로 칩의 온도 산포가 확연히 줄어드는 것을 확인 가능.
- Plastic package에선 이 방법이 유효하지 않으며, ©와 같이 추가적인 package 기법이 필요함.
- 즉, IC 내부의 모든 error를 제거하고 완벽하게 칩을 만들더라도 **package에 의해 BGR error가 추가 발생함.**

CHAPTER 04

Package 분석

4. Package 분석 – Die attach



- 왼쪽 그림과 같이 die attach를 할 때 고온에서 진행되는데 고온에서 상온으로 다시 돌아올 때 chip과 lead frame의 경우 서로 다른 열 팽창 계수를 갖으므로 칩이 물리적으로 stress를 받게 됨.
- 접착제 종류 : silver alumina, silica, epoxy, polyimide, polyacrylate 등 존재.
- Die와 leadframe 사이에 비교적 유연한 epoxy나 film을 사용할 경우 stress의 크기가 작아진다는 연구가 있음.

4. Package 분석 – Die attach




- Molding 재료의 경우 열 팽창 계수가 silicon과 비교하여 10배 이상 크기 때문에 die attach case보다 더 심한 stress를 유발함.

Die Corner								s_{xx} s_{yy} s_{zz}
-1788	-2015	-2080	-1788	-2148	-2200	-2235	-2253	
-1762	-1320	-1278	-1762	-1271	-1261	-1266	-1266	
-397	-95	-63	-397	-73	-74	-75	-76	
-1783	-1939	-2028	-1418	-2100	-2153	-2188	-2206	
-1661	-1551	-1476	-1873	-1451	-1438	-1431	-1429	
+129	+39	+68	+98	+63	+64	+65	+65	
-1711	-1893	-2016	-1423	-2102	-2161	-2199	-2218	
-1775	-1694	-1610	-1856	-1571	-1548	-1536	-1531	
+42	-56	-28	-88	-31	-30	-30	-30	
-1679	-1843	-1971	-1430	-2066	-2131	-2172	-2193	
-1821	-1780	-1703	-1886	-1659	-1631	-1615	-1608	
+75	-34	-4	-65	-9	-8	-8	-8	
-1688	-1830	-1953	-1471	-2050	-2118	-2162	-2183	
-1856	-1830	-1761	-1942	-1720	-1689	-1671	-1663	
+75	-36	-7	-77	-12	-12	-12	-11	
-1694	-1828	-1945	-1499	-2042	-2110	-2155	-2177	
-1880	-1853	-1788	-1963	-1748	-1718	-1699	-1690	
+78	-37	-6	-72	-12	-11	-11	-11	
Die Center								

(10.1109/TCSII.2002.806734)

- 그림과 같이 수평의 molding 두께가 더 크기 때문에 수평의 stress가 큼.
- Die center로 올 수록 구역 별 가해지는 stress의 변화율이 작아지는 것을 논문에서 확인가능.

4. Package 분석 – 물리적인 STRESS가 IC에 미치는 영향



[10.1109/TCSII.2002.806734](https://doi.org/10.1109/TCSII.2002.806734)

- 물리적인 Stress가 IC에 가해질 경우 minority carrier density가 변화하게 됨.
- BJT의 경우 $I_s = \frac{qAD_n n_p}{W_B} \rightarrow I_s = \frac{qAD_n r(\epsilon) n_p}{W_B}$ 와 같이 변화 하게 됨.
- 이 현상은 BJT mismatch와 동일한 영향을 BGR에 주게 되고 BGR error가 발생하게 됨.
- 이 때 미치는 영향은 아래와 같음.


① BGR 값

$$\triangleright \Delta V_{BGR,error} = V_T \ln[r(\epsilon)]$$

② BGR 온도 특성

$$\triangleright \Delta V_{BGR,error}(T) = -c_0 T [c_1 (T_0 - T) + c_2]$$

4. Package 분석 – Package 영향을 줄이는 법.



(a)



(b)



(c)



[\(10.1109/TCSII.2002.806734\)](#)

- ① BGR을 CHIP 중앙에 배치할 것.
- ② Chip을 직사각형 형태 보다는 정사각형 형태를 갖게 할 것.
- ③ DIE와 Mold 사이에 sandwich layer를 추가하여 stress를 완화시킬 것.
- ④ Ceramic package와 같은 고급 패키징 사용

CHAPTER 05

PCB 분석

5. PCB 분석 – Thermal hysteresis



- PCB에 IC를 올려놓을 경우 이 역시 stress가 존재하게 됨. Temperature cycle 마다 미치는 영향이 다르며, 여러 온도 사이클 후 안정화 됨. 이를 Thermal hysteresis라고 부름
- 이를 해결하기 위한 방법을 아래와 같음.
 - ① 여러 온도 사이클을 통해 안정화 시킬 것.
 - ② PCB 중앙 보다 모서리 부분에 IC를 둘 것.
 - ③ 얇고 큰 PCB 보다는 작고 두꺼운 PCB을 사용할 것.
 - ④ PCB의 강성을 향상 시키기 위해 오른쪽 그림과 같이 slot을 활용할 것.

<https://www.analog.com/en/resources/design-notes/how-to-measure-the-max6079-voltage-reference-thermal-hysteresis-considerations-for-pcb-layout.html>

출처

1. A Single-Trim CMOS Bandgap Reference With a 3σ Inaccuracy of $\pm 0.15\%$ From -40°C to 125°C (JSSC)
2. Curvature-Compensated BiCMOS Bandgap with 1-V Supply Voltage
3. A Single-Trim CMOS Bandgap Reference with a 3σ Inaccuracy of $\pm 0.15\%$ from -40°C to 125°C (ISSCC)
4. A New Curvature-Corrected Bandgap Reference
5. Minimization of the Mechanical-Stress-Induced Inaccuracy in Bandgap Voltage References
6. Voltage Shift in Plastic-Packaged Bandgap References