



دانشگاه صنعتی امیرکبیر
(پلی تکنیک تهران)
دانشکده برق

گزارشکار آزمایشگاه مدار منطقی

ساخت یک دیکدر bcd به 7segment برای عداد چهار بیتی

نگارش

پارسا محمدی ۹۹۲۳۱۲۱

استاد درس

مهندس مهربادی

اردیبهشت ۱۴۰۲

در این پروژه یک نمایش دهنده اعداد که با 7segment کار میکند طراحی شده است برای ساخت این ماژول از یک دیکدر bcd به 7segment استفاده شده است. این دیکدر در جلسات قبلی ساخته شده است. با توجه به اینکه نمی‌توان تمام دیجیت های صفحه در آن روشن نگه داشت؛ با آن ها را یکی یکی روشن کنیم. برای این پروژه از سیگنال کلاک ۱۰ نانو ثانیه استفاده شده است و بعد در یک پروسس آن را به یک سیگنال ۴۰ نانو ثانیه کردیم که هر دیجیت ۴۰ نانو ثانیه روشن باشد و بعد از آن دیجیت بعدی مقدار دهی می‌شود و نمایش داده می‌شود.

```

44 -- Making clock number 2
45 signal clk2 : std_logic := '0';
46
47 -- Creating list of Cases for digits
48 type Digit is (start,digit_one, digit_two, digit_three, digit_four);
49 signal CurrentDigit : Digit;
50
51 -- Input of decoders
52 signal decoder_input : std_logic_vector (3 downto 0);
53
54 -- Output of decoders
55 signal A_dec, B_dec, C_dec, D_dec, E_dec, F_dec, G_dec : std_logic;
56
57

```

در این پروژه ابتدا سیگنال کلاک ۲ ساخته شده است که برای تعیین زمان روشن و خاموش شدن ال ای دی هاست.

در مرحله بعد چند کیس ساخته شده اند یک کیس ها مشخص میکنند که در هر لحظه کدام دیجیت ها مقدار دهی شوند.

بقیه سیگنال برای ادامه جزئیات کد می‌باشد.

```

60 -- Inserting BCD to Seven Segment component
61 digits : Decoder
62   port map(
63     B0 => decoder_input(3),
64     B1 => decoder_input(2),
65     B2 => decoder_input(1),
66     B3 => decoder_input(0),
67     A => A_dec,
68     B => B_dec,
69     C => C_dec,
70     D => D_dec,
71     E => E_dec,
72     F => F_dec,
73     G => G_dec
74   );
75

```

در اینجا دیکدر اضافه شده است.

```

76 clock_process: process(clk)
77   variable counter : std_logic_vector (3 downto 0) := "0000";
78   begin
79     if (rising_edge(clk)) then
80       if(counter < "0011") then
81         counter := counter + 1;
82
83       elsif (counter = "0011") then
84         counter := "0000";
85
86       if (clk2 = '0') then
87         clk2 <= '1';
88       elsif (clk2 = '1') then
89         clk2 <= '0';
90       end if;
91
92     end if;
93     clk_out <= clk2;
94   end if;
95 end process clock_process;
96
97

```

در این پروسس سیگنال کلاک به یک کلاک با پریود بیشتر تبدیل می‌شود که تا زمان مورد نظر ما که می‌خواهیم هر دیجیت روشن باشد را ایجاد کند. بعداً از این سیگنال برای یک پروسس دیگر استفاده خواهیم کرد که روشن شدن دیجیت‌ها را مشخص می‌کند.

```

98
99 main_process : process(clk2)
100 begin
101   if (rising_edge(clk2)) then
102     case CurrentDigit is
103
104       when start => -- start stage
105         A1 <= A_dec;
106         B1 <= B_dec;
107         C1 <= C_dec;
108         D1 <= D_dec;
109         E1 <= E_dec;
110         F1 <= F_dec;
111         G1 <= G_dec;
112         decoder_input <= input(3 DOWNT0 0);
113
114         CurrentDigit <= digit_one;
115
116       when digit_one => -- Assigning value for first digit
117         A1 <= A_dec;
118         B1 <= B_dec;
119         C1 <= C_dec;
120         D1 <= D_dec;
121         E1 <= E_dec;
122         F1 <= F_dec;
123         G1 <= G_dec;
124         decoder_input <= input(7 DOWNT0 4);
125

```

در اینجا پروسس اصلی انجام می‌شود که در هر کیس فقط به یکی از دیجیت‌ها مقدار دهی می‌شود و بقیه‌ها می‌شوند. عوض شدن هر کیس وابسته به عوض شدن سیگنال clk2 می‌باشد.

تست پنج


در تست پنجمی که برای این پروژه در نظر گرفته شده است تمام اعداد از ۰ تا ۹۹۹۹ تولید شده و به bcd تبدیل شده است و بعد از گذر از دیکدر به 7segment تبدیل می‌شود و در دیجیت‌ها نمایش داده می‌شود. برای این امر یک لوپ طراحی شده است که تا ۹۹۹۹ می‌شمرد و عدد شمارنده را به یک تابع با ورودی اینتیجر می‌دهد و سپس این اینتیجر به bcd تبدیل می‌شود و بعد به کد اصلی داده می‌شود و اعداد نمایش داده می‌شوند.

```


-- Function to convert decimal to BCD
function decimal_to_bcd(decimal_num : integer) return std_logic_vector is
    variable bcd_num : std_logic_vector(15 downto 0);
    variable temp : integer := decimal_num;
begin
    bcd_num := (others => '0');
    for i in 0 to 3 loop
        bcd_num(i*4+3 downto i*4) := std_logic_vector(to_unsigned(temp mod 10, 4));
        temp := temp / 10;
    end loop;
    return bcd_num;
end function;

```


تابع بالا عمل تبدیل عدد اینجیر به bcd را انجام می دهد.



تصویر بالا نمایش دهنده بخشی از RTL ماژول می باشد.



تصویر بخشی از نقشه تکنوژی ماژول طراحی شده



تصویر تست بنچ ماژول می‌باشد که عدد ۹۹۹۹ را در حالت bcd نمایش می‌دهد برای تمام دیجیت ها فقط ای ای دی e خاموش می باشد که نمایش دهنده عدد ۹ است.

در طراحی این ماژول نام گذاری خروجی ها به صورت تصویر زیر انجام شده است.

