

دانشگاه صنعتی امیرکبیر (پلیتکنیک تهران) دانشکده برق

گزارشکار آزمایشگاه مدار منطقی

ساخت یک دیکدر bcd به 7segment برای عداد چهار بیتی

نگارش پارسا محمّدی ۹۹۲۳۱۲۱

> استاد درس مهندس مهرابادی

اردیبهشت ۱۴۰۲

در این پروژه یک نمایش دهنده اعداد که با 7segment کار میکند طراحی شده است برای ساخت این ماژول از یک دیکدر bcd به 7segment استفاده شده است. این دیکدر در جلسات قبلی ساخته شده است. این دیکدر در جلسات قبلی ساخته شده است. با توجه به اینکه نمی توان تمام دیجیت های صفحه در آن روشن نگه داشت؛ با آن ها را یکی یکی روشن کنیم. برای این پروژه از سیگنال کلاک ۱۰ نانو ثانیه استفاده شده است و بعد در یک پروسس آن را به یک سیگانل ۴۰ نانو ثانیه کردیم که هر دیجیت ۴۰ نانو ثانیه روشن باشد و بعد از آن دیجیت بعدی مقدار دهی می شود و نمایش داده می شود.

```
-- Makking clock number 2
signal clk2 : std_logic := '0';

-- Creating list of Cases for digits
type Digit is (start,digit_one, digit_two, digit_three, digit_four);
signal CurrentDigit : Digit;

-- Input of decoders
signal decoder_input : std_logic_vector (3 downto 0);

-- Output of decoders
signal A_dec, B_dec, C_dec, D_dec, E_dec, F_dec, G_dec : std_logic;
```

در این پروژه ابتدا سیگنال کلاک۲ ساخته شده است که برای تعیین زمان روشن و خاموش شدن ال ای دی هاست.

در مرحله بعد چند کیس ساخته شده اند یک کیس ها مشخص میکنند که در هر لحظه کدام دیجیت ها مقدار دهی شوند.

بقیه سیگنال برای ادامه جزئیات کد میباشد.

```
60 -- Inserting BCD to Seven Segment component
61
   digits : Decoder
62
       port map (
                                                                در اینجا دیکدر اضافه شده است.
             B0 => decoder input(3),
63
             B1 => decoder input(2),
64
             B2 => decoder input(1),
65
66
             B3 => decoder input(0),
67
             A => A_dec,
             B => B dec,
68
             C => C dec,
69
             D => D dec,
70
71
             E => E_dec,
             F => F_dec,
72
             G => G_dec
73
74 );
75
```

```
76 clock process: process(clk)
       variable counter : std_logic_vector (3 downto 0) := "0000";
77
78
       begin
79
          if (rising_edge(clk)) then
80
             if(counter < "0011") then
                counter := counter + 1;
82
             elsif (counter = "0011") then
83
               counter := "0000";
84
85
                if (clk2 = '0') then
86
                   c1k2 <= '1';
87
                elsif (clk2 = 'l') then
88
89
                  clk2 <= '0';
                end if;
90
91
92
             end if;
             clk out
                      <= clk2;
93
          end if;
94
95 end process clock process;
96
97
```

در این پروسسس سیگنال کلاک به یک کلاک با پریود بیشتر تبدیل میشود که تا زمان مورد نظر ما که میخواهیم هر دیجیت روشن باشد را ایجاد کند. بعدا از این سیگنال برای یک پروسس دیگر استفاده خواهیم کرد که روشن شدن دیجیت ها را مشخص می کند.

```
99 main_process : process(clk2)
    begin
101
           if (rising edge(clk2)) then
               case CurrentDigit is
102
103
104
                      when start => -- start stage
105
                            A1 <= A_dec;
                           B1 <= B_dec;
C1 <= C_dec;
106
107
                            D1 <= D_dec;
108
                            E1 <= E_dec;
109
                            F1 <= F dec;
110
                            G1 <= G dec;
111
112
                            decoder_input <= input(3 DOWNTO 0);</pre>
114
                           CurrentDigit <= digit one;
115
                     when digit_one => -- Assiging value for first digit
116
                            A1 <= A dec;
117
118
                            B1 <= B_dec;
                            C1 <= C_dec;
119
                            D1 <= D dec;
120
                            E1 <= E_dec;
122
                            F1 <= F_dec;
                            G1 <= G dec;
123
                            decoder input <= input(7 DOWNTO 4);</pre>
124
```


در اینجا پروسس اصلی انجام میشود که در هر کیس فقط به یکی از دیجیت ها مقدار دهی میشود و بقیه رها میشوند. عوض شدن هر کیس وابسته به عوض شدن سیگنال clk2 میباشد.

تست بنچ


در تست بنچی که برای این پروژه در نظر گرفته شده است تمام اعداد از ۱۰ تا ۹۹۹۹ تولید شده و به bcd تبدیل شده است و بعد از گذر از دیکدر به 7segment تبدیل میشود و در دیجیت ها نمایش داده می شود. برای این امر یک لوپ طراحی شده است که تا ۹۹۹۹ می شمرد و عدد شمارنده را به یک تابع با ورودی اینتیجر می دهد و سپس این اینتیجر به bcd تبدیل می شود و بعد به کد اصلی داده می شود و اعداد نمایش داده می شوند.

```
-- Function to convert decimal to BCD
function decimal_to_bcd(decimal_num : integer) return std_logic_vector is
  variable bcd_num : std_logic_vector(15 downto 0);
  variable temp : integer := decimal_num;
begin
  bcd_num := (others => '0');
  for i in 0 to 3 loop
     bcd_num(i*4+3 downto i*4) := std_logic_vector(to_unsigned(temp mod 10, 4));
     temp := temp / 10;
  end loop;
  return bcd_num;
end function;
```


تابع بالا عمل تبديل عدد اينجير به bcd را انجام مي دهد.



تصویر بالا نمایش دهنده بخشی از RTL ماژول می باشد.



تصویر بخشی از نقشه تکنوژی ماژول طراحی شده



تصویر تست بنچ ماژول میباشد که عدد ۹۹۹۹ را در حالت bcd نمایش میدهد برای تمام دیجیت ها فقط ای ای دی e خاموش می باشد که نمایش دهنده عدد ۹ است.

در طراحی این ماژول نام گذاری خروجی ها به صورت تصویر زیر انجام شده است.

