

دانشگاه صنعتی امیرکبیر (پلیتکنیک تهران) دانشکده برق

عنوان گزارش پروژه معماری کامپیوتر و ریزپردازنده

نگارش پارسا محمّدی – ۹۹۲۳۱۲۱ آتنا شیرچرندابی – ۹۹۲۳۰۴۳

استاد درس دکتر شریعتمدار مرتضوی

خرداد ۱۴۰۲


فهرست

٣	مقدمه و توضیحات
	FINITE STATE MACHINE
Δ	استیت ها
Λ	ماژول RAM و ROM
٩	ماژول ALU
٩	پراسس ها
٩	جزئيات استيت ها:
١۵	کد ماژول ROM
١٧	کد ماژول RAM
۲٠	کد ماژول ALU
79	تست برنامه
۲۷	توضیح تست های انحام شده و گزارش نتایج

مقدمه و توضیحات


در این پروژه طبق خواست دستور پروژه یک ماژول RAM، یک ماژول ROM طراحی شده است و در RSM در این پروژه طبق خواست دستور پروژه ما از این روش برای Finite State Machine میباشد. طبق دستور پروژه ما از این روش برای شبیه سازی روند یک پردازنده ساده استفاده میکنیم. در صفحه کد های VHDL نرم افزار ISE چهار فایل به صورت کلی موجود میباشد.

- فایل RAM: در این فایل حافظه RAM شبیه سازی شده است.
- فایل ROM: در این فایل حافظه ROM شبیه سازی شده است.
- فایل ALU: در این فایل قطعه ALU شبیه سازی شده است که بعدا در FSM برای شبیه سازی عملیات های حسابی، منطقی و شیفت استفاده می شود.
- فایل STATE_MACHINE: در این فایل یک پردازنده ساده طبق خواست صورت پروژه طراحی شده شده و این فایل TOP MODULE پروژه می باشد.



تصویر ۱ - این تصویر فایل های موجود در پروژه را نمایش می دهد

همچنین در قسمت SIMULATION نرم افزار ISE نیز چهار فایل موجود میباشد. هر کدام از آنها برای تست و بررسی عملکرد فایل های طراحی شده میباشد.



تصویر ۲ – این تصویر فایل های موجود در قسمت شبیه سازی پروژه را نمایش میدهد در ادامه توضیحات مربوط به هرکدام از فایل ها به تفصیل بیان خواهد شد. با توجه به خواست دستور پروژه نقش هر کدام از اعضای گروه در تهیه این پروژه به صورت زیر میباشد.

- RAM : پارسا محمّدي
- ROM : آتنا شیرچرندابی
- ALU: آتنا شيرچرندابي
 - FSM : پارسا محمّدی
- فایل های تست بنچ و شبیه سازی: پارسا محمّدی

توجه شود تمام عملگرهای پیاده سازی شده تست شده و همه آنها به درستی کار میکنند این پروژه هیچ اروری ندارد ولی تعداد وارنینگ دارد که فقط در مورد اپیتمایز کردن کد است.

FINITE STATE MACHINE

در این بخش به بررسی کد های فایل state_machine می پردازیم.

```
2
                  State Machine - Main file
 3
                                                           ابتدا کتابخانه های مورد نیاز به این
    -- Parsa Mohammadi
                            9923121
   -- Atena Shircharandabi 9923043
 5
                                                                            بخش اضافه شده اند.
 7 library IEEE;
8 use IEEE.STD LOGIC 1164.ALL;
9 use IEEE.NUMERIC STD.ALL;
                                                           تنها ورودی سیستم کلاک است که در
10 use IEEE.STD LOGIC UNSIGNED.ALL;
11
                                                           محیط سیمولیشن به ماژول اعمال
12 entity state_machine is
13
        port (
           clk : in std logic
                                                           می شود. باید توجه داشت که این کامپوتر
14
15
16 end state machine;
                                                           بر روی RAM کار انجام میدهد و آن را
```

تغییر می دهد سیستم خروجی ندارد و تغییرات بر روی رم مشخص است و بعد از انجام عملیات های مختلف می توان می توان مقادیر موجود در رم را تغییر داد. باید توجه داشت که رم یک حافظه قابل تغییر است و هم می توان بر روی آن نوشت و هم می توان از روی آن خواند.

استیت ها

```
architecture Behavioral of state_machine is
19
         -- Define vour states
20
        type State is (receiving_command, decode_command, reading_value, prosses);
21
22
        signal currentState, nextState : State;
23
24
        -- Defining address size and data size
        constant address size : integer := 10;
25
        constant data_size : integer := 16;
26
27
28
        -- Program Counter
        signal PC : std logic vector(address size-1 downto 0) := (others => '0');
29
30
        -- Instruction Register
31
       signal IR : std_logic_vector(data_size-1 downto 0) := (others => '0');
32
33
       -- Address Register
34
35
       signal AR : std logic vector(address size-1 downto 0) := std logic vector(to unsigned(0, address size));
36
37
       -- Data register
       signal DR : std_logic_vector(data_size-1 downto 0) := std_logic_vector(to_unsigned(0, data_size));
38
39
40
       signal AC: std logic vector(data size-1 downto 0) := std logic vector(to unsigned(3, data size));
41
       signal E : std logic := '0';
42
```

تصویر بالا ادامه کد را نمایش می دهد که در قسمت architecture کد موارد مورد نیاز تعریف شده اند. ابتدا برای ساخت state machine و ایجاد استیت های مختلف از سنتکس خط ۲۱ و ۲۲ استفاده شده است. طبق دستور پروژه چهار استیت تعریف شده است که اولی استیت receiving_command میباشد؛ این استیت برای دریافت دستوارت از ROM خوانده شده و در محاسبات دریافت دستوارت از ROM میباشد. توجه شود که در این پروژه دستوارت از RAM خوانده شده و در محاسبات انجام میشود و در نهایت در اگر نیاز باشد میتوان مقادیری در RAM ذخیره و یا دریافت شود.

استیت بعدی DECODE میباشد. این استیت برای فهم و درک این است که پردازنده باید چه عملی را در مراحل بعد انجام دهد.

استیت reading_value هم برای بعضی از دستورات است که نیاز به خواندن از حافظه دارند. در این استیت مقدار رم را به DR انتقال می دهد تا بعدا در استیت بعدی مورد استفاده قرار بگیرند.

استیت prosses هم برای اجرای دستورات است.

در ادامه دو ثابت address_size و data_size تعریف شده است در این دو ثابت اندازه بیت های رجیستر های حافظه و دیتا ذخیره شده اند. در ادامه برنامه بار ها نیاز هست که از این دو عدد استفاده شود. این گونه تعریف کردن باعث راحتی کار میشود.

در خط های ۲۹ تا ۴۲ رجیستر های مورد نیاز برای این پروژه تعریف شده اند. همه این این رجیستر های به صورت سیگنال تعریف شده اند. این سیگنال ها به صورت برداری از بیت ها تعریف شده اند که اندازه هر کدام با توجه به نوع دادهای که ذخیره می کنند متفاوت است.

این رجیستر ها دو صورت مقدار دهی اولیه شده اند. هردو این روش های یکسان اند و تفاوتی ندارند هردو این روش ها تمام بیت ها را صفر می کنند. روش اول استفاده از others است که تمام بیت های موجود در بردار را برابر صفر قرار می دهد. روش دوم استفاده از دستور

std_logic_vector(to_unsiged(integer_number, number_of_bits) می باشد. در این روش با وارد کردن یک عدد ده هی در قسمت integer_number و وارد کردن تعداد بیت هایی که می خواهیم آن عدد باید در قسمت number_of_bits یک بردارد از بیت ها به باینری به اندازه که خواسته ایم ایجاد می کند. برای مثال برای رجیستر IR یک صفر ۱۶ بیتی اختصاص داده می شود.

```
44
       -- Additional Variables
       signal RAM on, ROM on, ALU on : std logic := '1';
45
                                     : std logic;
                                                           -- 1 is REAR and 0 is WRITE
       signal ram read on
46
                                     : std_logic_vector(data_size-1 downto 0) := (others => '0');
       signal RAM IN
47
                                     : std_logic_vector(data_size-1 downto 0) := (others => '0');
       signal ROM_OUT
48
                                     : std_logic_vector(data_size-1 downto 0) := (others => '0');
49
       signal ALU out
                                    : std_logic := '0';
       signal ALU_carry_out
50
51
52
   -- Inserting ROM
53
  component ROM is
55
          address
                  : in std_logic_vector(9 downto 0);
          clk : in std_logic;
enb : in std_logic;
56
57
          data out : out std logic vector(15 downto 0)
58
59 );
60 end component;
61
62 -- Inserting RAM
63 component RAM is
64
  port(
65
          address
                      : in std_logic_vector(9 downto 0);
66
          data_in
                      : in std_logic_vector(15 downto 0);
          read_write : in std_logic; -- 0 for write and 1 for read
68
          clk
                      : in std_logic;
69
                      : in std_logic;
70
          data out
                     : out std logic vector(15 downto 0)
71 );
72 end component;
```

در بخش additional variables هم تعداد متغییر متناسب با نیاز پروژه تعریف شده است. متغییر های additional variables برای مشخص کردن روشن و یا خاموش بودن این قطعات میباشد. اگه مقدار آن ۱ باشد قطعه روشن و اگر صفر باشد قطعه خاموش است. متغییر ram_read_on نیز برای مشخص کردن مود کاری رم میباشد. اگر مقدار آن ۱ باشد یعنی رم مود خواند می باشد و می توان اطلاعات از آن دریافت کرد و اگر در حالت ۰ باشد یعنی در مود نوشتن است و اطلاعات می تواند در آن بارگذاری شود. بقیه متغییر های نیز برای ارتباط با قطعه و دریافت ورودی و خروجی می باشند.

ماژول RAM و ROM

```
-- Inserting ALU
                                                                                             در ادامـه مـاژول هـای
 76
     component ALU is
    port (
         input1,input2 : in STD_LOGIC_VECTOR(15 downto 0); --AC & ADRESS
                                                                                            ROM و RAM هـم
         carry_in : in std_logic; -- E
input3 : in STD_LOGIC VECTOR(5 downto 0); --UPCODE (for selecting function)
 79
80
         clk : in std_logic; --clk
         clk: in std_logic; --ALU_on
enb: in std_logic; --ALU_on
STD_LOGIC_VECTOR(15 downto 0); --ALU_out
82
                                                                                             اضافه شده اند. این ماژول
83
         carry : out std_logic := '0' --ALU_carry_out
 84
85 );
                                                                                             ها با دستور component
86
    end component;
 89
                                                                                             اضافه شده اند و عملکرد
90 ROM module : ROM
                 port map(address => AR,
92
                           clk => clk.
                           enb => ROM_on,
                                                                                             رم و رام را شبیه سازی
93
                           data_out => ROM_OUT
95
96
                                                                                             مى كنند. توضيحات مربوط
    RAM_module : RAM
98
                 port map(address => AR,
                           data in => RAM IN.
99
                           read_write => ram_read_on,
100
                                                                                             به جزئیات هر کدام نیز در
                           clk => clk.
                          enb => RAM_on,
data_out => DR
102
103
                                                                                             ادامه بیان خواهد شد. و
```

بعد ماژول ALU اضافه شده است. ورودی های و خروجی های هر ماژول اضافه شده با دستور port map مشخص شده است.

ماژول رام ورودی AR را میگیرد که همان آدرس رجیستر است. این ورودی مشخص می کند که کدام خانه رام ورودی دیگر آن کلاک است و ورودی بعدی انیبل است که روشن و خاموش بودن قطعه را مشخص می کند. خروجی در سیگنال rom_out ریخته می شود و بعدا در rom_out ریخته خواهد شد. برای در ک بهتر از نحویه کار کرد کد ما اول خروجی رام را در rom_out ریخه و سپس در rom_out می ریزیم.

رم هم مانند رام است با این تفاوت دو ورودی بیشتر دارد یک ورودی برای مشخص کردن مود فعالیت رم و دیگری داده ورودی که قرار است در رم ذخیره شود. خروجی رم میتواند مانند رام با واسته به داخل DR ریخته شود و بی واسته که تصیمیم گروه بر این شد که بی واسته ریخته شود.

ماژول ALU

```
ALU module : ALU
                  port map(input1 => AC,
106
                           input2 => DR,
107
                           input3 => IR(15 downto 10),
108
109
                           carry in => E,
110
                           clk => clk,
111
                           enb => ALU on,
                           carry => ALU carry out,
112
                           output => ALU out
113
114
```

یکی از ورودی های این ماژول AC و دیگری DR می باشد. این ماژول با دریافت OP CODE عملیات حسابی منطقی و یا شیفت را انجام می دهد و خروجی می دهد. این ماژول مانند بقیه ماژول ها ورودی فعال کردن و کلاک نیز دارد. با توجه به اینکه بعضی از اعملیات های مانند جمع نیاز به بیت کری خروجی

دارند خروجی ALU_carry_out برای این منظور در نظر گرفته شده است. در ادامه برنامه این خروجی به فلیپ فلاپ E ریخته خواهد شد. همنچنین کری ورودی هم از E دریافت می شود.

پراسس ها

```
process (CLK)
117
118
         begin
119
              if rising edge(clk) then
                      currentState <= nextState;
120
              end if:
121
122
         end process;
123
124
         process (currentState)
125
           begin
126
              case currentState is
127
128
                  when receiving command =>
129
                        ROM on <= '1';
130
                        RAM on <= '1';
131
                        ALU on <= '1';
132
133
                        ram read on <= '1'; -- Read mood
                               <= ROM OUT;
134
                        nextState <= decode command;
135
136
137
                  when decode_command =>
138
```

در این پروژه دو پراسس تعریف شده است که یکی وابسته به کلاک و دیگر وابسته به تغییرات استیت است. با ترکیب این دو پراسس ما می توانیم یک فرایند هماهنگ با کلاک و همچین حساس به تغییر استیت را طراحی کنیم.

پراسس کلاک زمانی انجام می شود که در لبه بالا رونده کلاک قرار داشته باشد. زیرا یک شرط برای این امر قرار داده شده است. در صورت اجرای این شرط استیت تغییر می کند و با تغییر استیت پروسس دوم آغاز می

شود. پروسس دو از دستور CASE تشکیل شده است که بررسی میکند برنامه در کدام استیت میباشد. ترکیب این دو پروسس این امکان را فراهم میکند در هر لبه بالا رونده کلاک فقط یکی از استیت ها اجرا شود.

جزئيات استيت ها:

نکته خیلی مهم در فرآیند های استیتی این است که هر استیت در یک کلاک انجام میشود. یعنی تمام فرآیند های موجود در هر استیت زمانی که استیت تغییر های موجود در هر استیت زمانی که استیت تغییر

می کند تمام فرایند ها به صورت موازی اجرا می شود و نمی توان فرآیند های ترتیبی در یک استیت داشت. این امر دلیل این است که مقدار دهی بعضی از رجیستر های مانند در استیت های دیکود و خواندن از حافظه انجام می شود.

```
when receiving_command =>
    ROM_on <= 'l';
    RAM_on <= 'l';
    ALU_on <= 'l';
    IR     <= ROM_OUT;
    nextState <= decode command;</pre>
```

اولین استیت دریافت دستورات بود. در این استیت ماژول های RAM, ROM, ALU فعال میشوند چرا که ما به این ماژول ها در ادامه کار برنامه نیاز داریم.

مقدار خروجی رام در IR ریخته می شود. این

مقدار حاوی دستور و آدرس مورد نیاز برای ادامه برنامه است. در ادامه بعد انجام این عملیات ها به استیت بعدی یعنی دیکود کردن می رویم.

```
136
                  when decode_command =>
137
138
                        -- ADDRESS NEEDED COMMANDS
139
                       if (IR(15 downto 10) = "000100" OR IR(15 downto 10) = "000001" OR IR(15 downto 10) = "000011" OR
                            IR(15 downto 10) = "010000" OR IR(15 downto 10) = "100000") then -- ADD & AND & LOAD & MLTP & SQR
140
                              AR <= IR(9 downto 0);
141
142
                              ALU_on <= '1';
                              ram_read_on <= '1'; -- Read mood
143
                              nextState <= reading value;
144
145
146
                        -- Store also is address needed command but beacuse it requires different approch we have difined it separatly
                       elsif (IR(15 downto 10) = "000010") then -- Store
147
                              AR <= IR(9 downto 0);
148
                              ROM on <= '1';
149
                              RAM_on <= '1';
150
151
                                    <= PC + 1 ; -- For reading next line in rom
                              ram_read_on <= '0'; -- write mood
152
                              RAM_IN <= AC;
153
154
155
                              nextState <= prosses;
156
```

```
-- ADDRESS NOT NEEDED COMMANDS
157
158
                        elsif(IR(15 downto 10) = "000101" OR IR(15 downto 10) = "000110" OR IR(15 downto 10) = "000111" OR
159
                                   Circular Left Shift
                                                              Circular Right Shift
160
                              IR(15 downto 10) = "001000" OR IR(15 downto 10) = "001001" OR IR(15 downto 10) = "001010" OR
161
                                                               SZE
162
                              IR(15 downto 10) = "001011" OR IR(15 downto 10) = "001100" OR IR(15 downto 10) = "001101" OR
163
                                   linear Left Shift
                                                               Linear Right Shift
164
                              IR(15 downto 10) = "001110" OR IR(15 downto 10) = "001111") then
165
                             ALU_on <= '1';
166
                                    <= PC + 1 ; -- For reading next line in rom
167
                             nextState <= prosses;</pre>
168
169
170
171
                          nextState <= receiving command;
172
173
                        end if;
```

در دیکود کردن دستورات دو نوع هستند. یا به حافظه نیاز دارند یه ندارد. در جدولی که در دستور پروژه ارائه شده است مشخص شده است که کدام از دستورات به حافظه نیاز دارند و کدام ندارند. آنهای که به حافظه نیاز دارند و باید مقداری را از روی حافظه بخوانند باید به استیت سوم یعنی خواندن از حافظه بروند. ولی آنهایی که نیاز ندارند مستقیما به استیت یروسس می روند.

در دستوارتی که به رم نیاز دارند آدرس مورد نیاز به آدرس رجیستر ریخته می شود تا بعدا از رم فراخوانی شوند. و رم در حالت خواندن قرار می گیرد و تا در استیت بعدی اطلاعات از رم خوانده شود. اما دستور STORE استثناء است زیرا این دستور با اینکه آدرس حافظه را می خواهد ولی می خواهد در آن بنویسد به همین دلیل رم را در حالت نوشتن قرار می دهد. با رسیدن لبه بالا رونده و رسیدن به استیت بعدی رم آماده نوشتن در آدرس موجود در AR می باشد.

زمانی دستور خوانده شده جزو هیج گروهی نیست به قسمت else می ورود تا دستور بعدی خوانده شود. توجه شود دستوراتی مستقیما به پروسس میروند در این مرحله است که یکی به پروگرم کانتر اضافه می کنند.

استیت لود کردن از حافظه


در این اســتیت اطاعات با توجه به اینکه AR


مقدار دهی شده است در DR با گذاری میشود.

```
when reading_value =>
    ALU_on <= '1';
    RAM_on <= '1'; -- RAM is on
    ram_read_on <= '1'; -- saving to DR in reed mood
    PC <= PC + 1 ; -- For reading next line in rom
    nextState <= prosses;</pre>
```

```
183
                  when prosses =>
                       if (IR(15 downto 10) = "000100" OR IR(15 downto 10) = "000001" OR IR(15 downto 10) = "000101" OR
184
                           IR(15 downto 10) = "001000" OR IR(15 downto 10) = "001001" OR IR(15 downto 10) = "001110" OR
185
                           IR(15 downto 10) = "001111" OR IR(15 downto 10) = "010000" OR IR(15 downto 10) = "100000") then -- ALU Commands
186
187
                             E <= ALU_carry_out;</pre>
188
189
                             nextState <= receiving_command;</pre>
190
                       elsif (IR(15 downto 10) = "000010") then -- store
191
                          ram_read_on <= '1'; -- trun to read mood, write of data has been done when states changes decode to process.
192
193
                          nextState <= receiving command;
194
                       elsif (IR(15 downto 10) = "000011") then -- LOAD
195
                                              -- LOADING DATA FROM DATA REGISTER
                          AC <= DR;
196
197
                          nextState <= receiving_command;</pre>
198
                       elsif (IR(15 downto 10) = "000110") then -- CLEAR AC
199
                          AC <= std_logic_vector(to_unsigned(0,data_size));
200
                          nextState <= receiving_command;
201
202
                       elsif (IR(15 downto 10) = "000111") then -- CLEAR E
203
204
                          nextState <= receiving_command;</pre>
205
206
                       elsif (IR(15 downto 10) = "001010") then -- SKIP IF AC IS POSITIVE
207
                          if (AC(data_size-1) = '0') then -- AC is positive
208
                             PC <= PC + 1; --
209
                          end if:
210
                          nextState <= receiving command;
211
212
212
                          elsif (IR(15 downto 10) = "001011") then -- SKIP IF AC IS Negetive
213
                             if (AC(data size-1) = '1') then -- AC is Negetive
214
215
                                PC <= PC + 1; --
                             end if;
216
                             nextState <= receiving_command;</pre>
217
218
                         elsif (IR(15 downto 10) = "001100") then -- SKIP IF E IS zero
219
220
                             if (E = '0') then -- E is zero
                                PC <= PC + 1; --
221
                             end if:
222
                             nextState <= receiving_command;
223
224
                         elsif (IR(15 downto 10) = "001101") then -- SKIP IF AC IS zero
225
                             if (AC = std_logic_vector(to_unsigned(0,data_size))) then -- AC is zero
226
                                PC <= PC + 1; --
227
228
                             end if:
229
                             nextState <= receiving_command;
230
231
                            nextState <= receiving command;
232
233
                          end if;
                                 <= PC; -- Giving address to AR resgister for loading from ROM
234
235
236
237
               end case:
238
          end process:
240 end Behavioral;
```

دستورات محاسباتی، منطقی، شیفت و یکی اضافه کردن همگی توسط ماژول ALU انجام می شود به همین منظور تمام این دستورات در یک IF قرار گرفته اند و خروجی تمام آنها به AC و E وارد می شود. دستورات رجیستری هم همانگونه که در صورت پروژه توضیح داده شد پیاده سازی شده اند. در نهایت تمام این دستورات باید به استیت اول باز گردند به همین دلیل در پایان هر دستور این امر نوشته شده است.





تصوير RTL – 4 مربوط به RTL – 4

تصویر ۳ – Technology مربوط به MACHINE

اطلاعات مصرف:

```
Design Summary
Top Level Output File Name
                               : state machine.ngc
Primitive and Black Box Usage:
Device utilization summary:
Selected Device : 7al00tcsg324-3
Slice Logic Utilization:
Slice Logic Distribution:
  Tumber of LUT Flip Flop pairs used: 0

Number with an unused Flip Flop: 0 out of

Number with an unused LUT: 0 out of
 Number of LUT Flip Flop pairs used:
   Number of fully used LUT-FF pairs: 0 out of
   Number of unique control sets:
IO Utilization:
Number of IOs:
                                             0 out of 210
 Number of bonded IOBs:
Specific Feature Utilization:
```

ram_type	Distributed	- 1
Port A		l
aspect ratio	64-word x 5-bit	1
weA	connected to signal <gnd> hi</gnd>	igh
addrA	connected to signal <input3> </input3>	1
diA	connected to signal <gnd> </gnd>	1
doA	connected to internal node	- 1
t <alu> synthesized</alu>	(advanced).	
thesizing (advanced) O:Xst:3231 - The sma	Unit <ram>. 11 RAM <mram data="" ram=""> will be implemented o</mram></ram>	on LUTs i
ram_type	Distributed	- 1
Port A		ا
	64-word x 16-bit	i
clkA	connected to signal <clk> r:</clk>	ise I
weA	connected to signal <read 0="" write=""> 10</read>	
addrA		
diA	connected to signal <data in=""> </data>	i
doA	connected to internal node	i
t <ram> synthesized</ram>	(advanced).	
thesizing (advanced)		
thesizing (advanced)	Unit <rom>. 11 RAM <mram_rom_data> will be implemented of the complete of the</mram_rom_data></rom>	on LUTs i
thesizing (advanced)		on LUTs i
thesizing (advanced) O:Xst:3231 - The sma	ll RAM <mram_rom_data> will be implemented o</mram_rom_data>	on LUTs i
thesizing (advanced) O:Xst:3231 - The small ram_type Port A	ll RAM <mram_rom_data> will be implemented o</mram_rom_data>	on LUTs i
thesizing (advanced) O:Xst:3231 - The small	ll RAM <mram_rom_data> will be implemented o</mram_rom_data>	
thesizing (advanced) 0:Xst:3231 - The small ram_type Port A aspect ratio	ll RAM <mram_rom_data> will be implemented of the control of the c</mram_rom_data>	
thesizing (advanced) 0:Xst:3231 - The small ram_type Port A aspect ratio weA	ll RAM <mram_rom_data> will be implemented of the connected to signal <gnd></gnd></mram_rom_data>	
thesizing (advanced) O:Xst:3231 - The small ram_type Port A aspect ratio weA addrA	ll RAM <mram_rom_data> will be implemented of the connected to signal <gnd> his connected to signal his connected to signal</gnd></mram_rom_data>	

كد ماژول ROM

این ماژول دارای سه ورودی clk،address و clk،address و رودی AR ریخته میشود که همان آدرس رجیستر میباشد. این ورودی مشخص میکند که کدام خانه ی رام لود میشود. ورودی و enb مربوط همان آدرس رجیستر میباشد. این ورودی مشخص میکند که کدام خانه ی رام لود میشود. ورودی مورد نظر رام به روشن یا خاموش بودن قطعه میباشد که اگر char enb = 1 باشد قطعه ی ما روشن است و خانه ی مورد نظر رام لود میشود و در غیر این صورت قطعه خاموش است. ورودی char enb = 1 نیز مربوط به کلاک ورودی میباشد.

```
entity ROM is
port(
    address : in std_logic_vector(9 downto 0);
    clk : in std_logic;
    enb : in std_logic;
    data_out : out std_logic_vector(15 downto 0);
    end ROM;
```

که ورودی های CLK و enb تک بیتی و ورودی آدرس ۱۰ بیتی میباشد. در این ماژول همچنین یک خروجی ۱۶ بیتی میباشد. در این ماژول همچنین یک خروجی ۱۶ بیتی عنوان data_out داریم که این خروجی بعد ها از طریق یک سیگنال در IR رجیستر ریخته خواهد شد (درکد استیت ماشین).

```
type rom is array (0 to 62) of std_logic_vector (15 downto 0);
23
24
25
           signal rom_data: rom := ( -- Initialise ROM
            -- AND AC WITH RAM(0) STORE AC IN RAM(2) ADD AC WITH RAM (0) STORE AC IN RAM(3) LOAD RAM(1) TO AC STORE AC IN RAM(4) INCREAMENT AC
26
                                                                                                                                                                                                                                                                                                                           STORE AC IN RAM(5)
                 27
28
                 29
                  30
31
                 \textbf{b} \\ \\ \text{constant} \\ \textbf{constant} \\ \textbf{con
                 33
34
                 35
                  36
```

در خط ۲۳ آرایه دو بعدی تعریف کردیم که طول هر کلمه ۱۶ بیت و تعداد کلمات ۶۴ تا است و هر کلمه از وکتور های ۱۶ بیتی تشکیل شده اند.

در خط ۲۵ تا ۳۶ rom مقدار دهی اولیه شده است. رام به این صورت مقدار دهی شده است که مقدار همه خانه های حافظه مشخص باشند وگرنه روش های دیگری نیز برای مقدار دهی اولیه وجود دارد. چون دستوارت در رام

نوشته می شوند و بعد یکی یکی اجرا می شوند برای بررسی درستی عملکرد کد تعدادی از دستورات در رام نوشته شده اند که در بخش اجرای تست بنچ به آنها اشاره خواهد شد.

تهانطور که انتظار میرود این ماژول حساس به لبه ی بالا رونده ی کلاک میباشد دستور if باعث میشود فقط زمانی که کلاک از صفر به یک میرود کد اجرا شود. همچنین در ادامه تحت تعریف دستور باعث میشود فقط زمانی که کلاک از صفر به یک میرود کد اجرا شود. همچنین در ادامه تحت تعریف دستور بیان میکنیم که در هر لبه ی بالا رونده ی کلاک در صورت '1' بودن ورودی enb (روشین بودن قطعه)، مقدار خخیره شده در سیگنال rom_data در خروجی data_out ریخته شود تا به IR رجیستر منتقل شود. اما در غیر این صورت، یعنی یک نبودن ورودی enb، خروجی صفر در درون data_out ریخته میشود.

توضيح دستورات:

دستور (conv_integer(binry_number) این دستور یک عدد باینری را به یک عدد اینتیجر تبدیل می کند. باتوجه به اینکه ما رام را به صورت یک آرایه دو بعدی تعریف کردیم پس باید برای دست رسی به المان های درون آرایه و indexing ما باید به آرایه شماره المانی که میخواهیم بدهیم تا به ما آن المان را خروجی دهد. به همین دلیل ما عدد باینری آدرس را به اینتیجر تبدیل کردیم تا بتوانیم به المان های درون آریه دست رسی داشته باشیم.

$std_logic_vector(to_unsigned(0, data_out'length))$ دستور

این درستور از چند بخش تشکیل شده است. ابتدا data_out'length را بیان میکنیم. هر وکتوری که قبل از کوتیشن قرار بگیرد طول محاسبه میشود. این دستور طول داده ورودی را محاسبه میکند و به صورت یک عدد دسیمال خروجی میدهد.

دستور (to_unsigend(number_in_decimal, number_of_bits) این دستور دو ورودی دریافت می کند و خروجی آبجکت عدد باینری می دهد. ورودی اول عدد دسیمالی از که می خواهیم ایجاد شود و دومی تعداد بیت هایی است که می خواهیم آن عدد داشته باشد.

در نهایت دستور std_logic_vector است که آبجکت ایجاد شده را به یک وکتوری از اعداد باینری تبدیل می کند.

كد ماژول RAM

رم نیز همانند رام ورودی های clk، address و clk، address). که اگر مقدار این ها دو ورودی دیگر نیز دارد. یک ورودی تک بیتی برای مشخص کردن مود فعالیت رم (read_write). که اگر مقدار این ورودی ۱ باشد قطعه در حالت read write و در صورت صفر بودن در حالت write قرار میگیرد. (میدانیم که رم یک حافظه ی تغییر پذیر است و علاوه بر خواندن اطلاعات از روی آن میتوان داده های جدید را در آن قرار داد). و دیگری داده ورودی ۱۶ بیتی که قرار است در رم ذخیره شود (data_in).

```
entity RAM is
12
13
       port (
       address
                  : in std logic vector(9 downto 0);
14
15
       data in
                   : in std logic vector(15 downto 0);
       read_write : in std_logic; -- 0 for write and 1 for read
17
                   : in std_logic;
18
                   : in std logic := '1';
                   : out std logic vector(15 downto 0)
       data_out
19
21 end RAM;
```

در این قطعه نیز همانند رام تنها یک خروجی ۱۶ بیتی تحت عنوان (data_out) داریم که بعد ها درون DR در این قطعه نیز همانند رام تنها یک خروجی ۱۶ بیتی تحت عنوان (data_out) داریم که بعد ها درون ریخته میشود.

```
architecture Behavioral of RAM is
24
25
type ram is array (0 to 63) of std_logic_vector (15 downto 0);
26
signal ram_data: ram := ( -- Initialise RAM
27
28
29
31
32
33
 34
```

این بخش هم مانند قسمت رام ساخته و مقدار دهی اولیه شده است. اما تمام خانه های حافظه به غیر از اولی و دومی صفراند. مقادیر موجود در دو خانه اول برای این است که ما آنها در بخش تست استفاده می کنیم و با اجرای دستورات مقدار بقیه خانه های رم تغییر می کند.

همانند ماژول قبلی این ماژول نیز حساس به لبه ی بالا رونده ی کلاک میباشد که این موضوع مجددا به عنوان process در کد تعریف شده است و در ادامه تحت تعریف دستور if مشخص می کنیم که در هر لبه بالا رونده کلاک در صورت '1' بودن ورودی enb (روشن بودن قطعه) میتوان عملیات خواندن و نوشتن را روی این قطعه کلاک در صورت '1' بودن فرودی if دیگریست پس مجددا با تعریف یک حلقه جدید مشخص می کنیم که در صورت صفر بودن ورودی read_write همانطور که قبلا گفته شد قطعه در حالت write خود قرار دارد پس مقدار ورودی ram_data در سیگنال و ذخیره میشود.

واضح است که در غير اين صورت نيز ('read_write = '1') حالت read قطعه فعال ميشود و آدرس ذخيره شده

```
38 begin
39
40
       process(clk)
41
       begin
          if(rising_edge(clk)) then
42
             if (enb = 'l') then -- if ram is on
43
                if ( read_write = '0') then -- write mode
44
                   ram data(conv integer(address)) <= data in ;
45
46
                else -- read mode
                   data out <= ram data(conv integer(address));
                end if:
```

در سیگنال ram_data در خروجی data_out ریخته میشود. در این بخش به اتمام شرط تعریف شده ی دوم میرسیم ولی هنوز کار if اول ناتمام مانده است پس با تعریف یک else جدید به برنامه دستور میدهیم که در صورت یک نبودین ورودی enb و روشن نشدن قطعه چه خروجی باید داشته باشد.

```
else -- if ram is off
data_out <= std_logic_vector(to_unsigned(0,data_in'length)); -- This line will puts zero as vector length of data_in
end if;
end if;
end process;
end Behavioral;</pre>
```

که همانطور که در تصویر مشاهده می شود در این صورت مقدار ۰ را درون data_out میریزیم اما با توجه به ۱۶ بیتی بودن خروجی باید ۱۶ بیت ازین صفر ها تولید کنیم که این کار نیز به وسیله ی دستورات نوشته شده امکان پذیر میشود.

دستورات در استفاده شده در این بخش مانند دستورات استفاده شده در رام است دوباره آنها را بیان میکنیم.

دستور (conv_integer(binry_number) این دستور یک عدد باینری را به یک عدد اینتیجر تبدیل می کند. باتوجه به اینکه ما رام را به صورت یک آرایه دو بعدی تعریف کردیم پس باید برای دست رسی به المان های درون آرایه و indexing ما باید به آرایه شماره المانی که می خواهیم بدهیم تا به ما آن المان را خروجی دهد. به همین دلیل ما عدد باینری آدرس را به اینتیجر تبدیل کردیم تا بتوانیم به المان های درون آریه دست رسی داشته باشیم.

دستور ((o, data_out'length) دستور


این درستور از چند بخش تشکیل شده است. ابتدا data_out'length را بیان میکنیم. هر وکتوری که قبل از کوتیشن قرار بگیرد طول محاسبه میشود. این دستور طول داده ورودی را محاسبه میکند و به صورت یک عدد دسیمال خروجی میدهد.

دستور (to_unsigend(number_in_decimal, number_of_bits) این دستور دو ورودی دریافت می کند و خروجی آبجکت عدد باینری می دهد. ورودی اول عدد دسیمالی از که می خواهیم ایجاد شود و دومی تعداد بیت هایی است که می خواهیم آن عدد داشته باشد.

در نهایت دستور std_logic_vector است که آبجکت ایجاد شده را به یک وکتوری از اعداد باینری تبدیل می کند.

كد ماژول ALU

قطعه ی ALU در فایلی با همین نام در صفحه کد های VHDL نرم افزار ISE شبیه سازی شده است. این



قطعه در استیت ماشین برای شبیه سازی عملیات های حسابی، منطقی و شیفت استفاده میشود.

این ماژول همانند ماژور های قبلی دو ورودی تخت عنوان clk و enb دارد که به ترتیب مربوط به کلاک و فعال کردن قطعه میباشند. یعنی همانطور که از قبل مشاهده کردیم در صورت ۱ بودن ورودی enb قطعه روشن و در غیر این صورت خاموش است.

این قطعه همچنین دو ورودی ۱۶ بیتی تحت عنوان input1 و input2 دارد که به ترتیب برای دریافت مقادیر آکومالاتور (AC) و IR مورد استفاده قرار میگیرند. ورودی سوم این قطعه (input3) که یک ورودی ۶ بیتی موت مورد است برای دریافت opcode میباشد که وظیفه ی مشخص کردن دستورات را دارد. که این دستورات و opcode مربوط به هرکدام در روی سوال به ما داده شده است.

```
12 entity ALU is
13
14
        input1,input2 : in STD LOGIC VECTOR(15 downto 0); --AC & ADRESS
15
        carry in : in std logic; -- E
16
        input3 : in STD_LOGIC_VECTOR(5 downto 0); --UPCODE (for selecting function)
17
        clk : in std logic; --clk
18
19
        enb : in std_logic; --ALU_on
        output : inout STD_LOGIC_VECTOR(15 downto 0); --ALU out
20
        carry : out std_logic := '0' --ALU_carry
21
22
23
24 end ALU;
```

ALU همچنین یک carry ورودی دریافت میکند که ما در کد خود با carry_in مشخص کرده ایم و یک کری هم در خروجی خود دارد که مقدار آن در این کد صفر قرار داده شده است.

خروچی اصلی این قطعه نیز که با output مشخص شده است یک خروجی ۱۶ بیتی میباشد.

این ماژول در opcode های مشخصی باید عملیات ضرب و جذرگیری را برروی ورودی های خود پیاده کند که برای این کار نیز از کد های ضرب کننده و جذر گیری که به ترتیب در تمرین های سری اول و دوم عملی به انجام رسانده ایم استفاده کرده ایم.

برای این کار این دو ماژول ضرب کننده (MLP) و جذرگیر (SQR) را به صورت component در قسمت Behavior کد خود افزوده ایم.

```
architecture Behavioral of ALU is

component MLP is

Port (a,b: in STD_LOGIC_VECTOR (5 downto 0);

p: out STD_LOGIC_VECTOR (11 downto 0));

end component;

component SQR is

Port (A: in STD_LOGIC_VECTOR (16 downto 1);

q: out STD_LOGIC_VECTOR (8 downto 1));

end component;
```

که طبق تصویر بالا مشاهده میگنیم که ماژول ضرب کننده دو ورودی a بیتی a و b را گرفته و حاصل ضرب آن هارا در قالب یک خروجی a بیتی a تحویل میدهد و ماژول جذر گیر، برای هر ورودی a بیتی a بیتی که حاصل جذر آن میباشد را به ما تحویل میدهد a).

```
39  signal AC : std_logic_vector(15 downto 0) := std_logic_vector(to_unsigned(0, 16));
40  signal ml : std_logic_vector(11 downto 0) := (others => '0');
41  signal sq : std_logic_vector(7 downto 0) := (others => '0');
42  signal temp : std_logic_vector(16 downto 0) := std_logic_vector(to_unsigned(0, 17));
43  signal E : std_logic := '0';
44
45
46  begin
```

طبق آن چیزی که در تصویر مشاهده میکنید قبل از شروع دستورات این ماژول تعدادی سیگنال نیز تعریف شده که به نقش هرکدام هنگام استفاده مفصل پرداخته شده است.

در ابتدای شروع دستورات مجددا با ماژول های ضرب کننده و جذر گیر مواجه میشویم که این به این دلیل است که تصمیم گرفتیم برای هر ورودی که میگیریم در ابتدای کار مقادیر حاصل از این ماژول ها تحت تاثیر ورودی

```
46 begin
47
48 MLP1: MLP port map (a => input1(5 downto 0), b => input2(5 downto 0), p => ml);
49 SQR1: SQR port map (A => input1, q => sq);
50
```

های مفروض را بدست آوریم و در صورت گرفتن opcode مربوط به آن ها به یکباره خروجی این ماژول هارا مورد استفاده قرار دهیم و از انجام عملیات مجدد و پیچیده تر خودداری کنیم.

باتوجه به اینکه ضرب کننده ی ما ۶ بیتی است پس تنها ۶ بیت کم ارزش ورودی های اول و دوم خود را به آن میدهیم و از آن میخواهیم که خروجی خود یعنی حاصلضرب ورودی هارا در سیگنال از قبل تعریف شده ی m1 بریزد که باتوجه به ۱۲ بیتی بودن خروجی ضرب کننده این سیگنال یک سیگنال ۱۲ بیتی تعریف شده است.

برای جذر گیر SQR نیز با دادن ورودی اول خود یعنی AC به آن از آن میخواهیم که خروجی را در سیگنال AC بیتی SQR ذخیره کند که بعد ها ازین سیگنال ها در دستورات ALU استفاده خواهیم کرد.

برای انجام هردوی این عملیات این ماژول هارا به صورت portmap تعریف کرده و خواسته های خود را به همین شکل در آن پیاده میکنیم.

حال به قسمت اصلی این ماژول میرسیم و دستورات را به گونه ای در آن تعریف میکنیم تا تشخیص دهد با گرفتن هر opcode چه عملیاتی بر روی داده ها انجام خواهد داد. این ماژول حساس به تغییرات هر سه ورودی اصلی خود و همچنین تغییرات کلاک میباشد که این ها به صورت process در آن تعریف میشوند.

```
52 process (input1, input2, input3, clk)
53 begin
54
55
      if (enb = 'l') then
56
         case(input3) is
57
            when "000001" => --AND
58
59
             output <= input1 and input2;
60
            when "000100" => --ADD
61
62
             temp <= std logic vector(to unsigned(to integer(unsigned(inputl)), 17))
63
64
             output<= temp( 15 downto 0);
65
             carry <= temp (16);
66
            when "000101" => --Increment AC
67
             output <= input1 + '1';
68
69
70
            when "001000" => --circular left shift
71
             AC(15 downto 1) <= input1(14 downto 0);
72
             AC(0) <= carry in;
             output <= AC;
73
             E \le input1(15);
74
75
             carry <= E;
76
            when "001001" => --circular right shift
77
78
             AC(14 downto 0) <= input1(15 downto 1);
79
             E <= input1(0);
```

برای این قطعه نیز همانند قطعات قبلی یک حلقه if تعریف میکنیم تا در صورت ۱ بودن ورودی enb که به معنای روشن بودن قطعه است تمام دستورات خواسته شده را انجام دهد و در غیر این صورت مقدار صفر را در

```
104 end case;
105 else
106
107 output <= std_logic_vector(to_unsigned(0, 16));
108 carry <= '0';
109
110 end if;
111
112 end process;
113
114
115
116 end Behavioral;
```

هردو خروجی output و carry خود بریزد البته باید توجه کنیم که خروجی ۱۶ output بیتی است که به همین دلیل این قسمت به شکل زیر تعریف شده است.

حال به بررسی دستورات مربوط به این قطعه میپردازیم و بار دیگر یادآور میشویم که این قطعه دستورات محاسباتی، منطقی، شیفت و یکی اضافه کردن را بر عهده دارد.

طبق آنچه که طراح از ما خواسته است این ماژول باید در صورت دریافت opcode، ۰۰۰۰۰ عملیات AND را بررروی ورودودی های خود را باهم ADD بررروی ورودودی های خود را باهم عملیات می خود را باه می خود را باهم عملیات می خود را باهم عملیات می خود را باهم عملیات می خود را باه می خود را

```
when "000001" => --AND
output <= input1 and input2;

when "000100" => --ADD

temp <= std_logic_vector(to_unsigned(to_integer(unsigned(input1)), 17)) + std_logic_vector(to_unsigned(input2)), 17));

carry <= temp (15 downto 0);
carry <= temp (16);
```

کند که برای این کار از عملیات ریاضی "+" استفاده کرده ایم و برای استفاده از آن کتاب خانه ی (ieee.NUMERIC_STD) را افزوده ایم.

چون این حاصل جمع ممکن است دارای overflow باشد و خروجی ما میتواند تنها ۱۶ بیت را در خود جای دهد نیازمند تعریف یک سیگنال ۱۷ بیتی هستیم تا بیت کری خود را نیز در صورت وجود دریافت کنیم. که سیگنال ۱۷ بیتی temp دقیقا برای همین منظور تعریف شده است. پس حاصل جمع خود را درون این سیگنال

```
67 when "000101" => --Increment AC
68 output <= input1 + '1';
```

میرزیم و همانطور که در تصویر مشاهده میکنید ۱۶ بیت کم ارزش آن را در خروجی output و با ارزش ترین بیت آن را که همان کری ما خواهد بود را در خروجی carry میریزیم.

Opcode بعدی ما که معادل ۰۰۰۱۰۱ می باشد برای increment کردن آکومالاتور است که به همین منظورورودی خود را با تک بیت '1' جمع کرد و در خروجی میریزیم.

دستور بعدی ما شیفت چپ حلقه ای است که مربوط که opcode، ۰۰۱۰۰۰ میباشد. برای این منظور یک سیگنال ۱۶ بیتی تحت عنوان AC تعریف کرده ایم تا عملیات شیفت را درون آن انجام دهیم. به گونه ای که

۱۵ بیت اول ورودی را در بیت دوم تا ۱۶ ام سیگنال AC ریخته و بیت carry ورودی را در اولین بیت این سیگنال میریزیم. حال کل سیگنال را در خروجی output میرزیم.

حال ۱۶ امین بیت ورودی خود که با ارزش ترین بیت آن میشود را در سیگنال از قبل تعریف شده ی E ریخته و بار دیگر مقدار ذخیره شده در E را در E را در carry خود میریزیم. در پایان این دستورات کل ورودی ما

```
77 when "001001" => --circular right shift
78 AC(14 downto 0) <= input1(15 downto 1);
79 E <= input1(0);
80 AC(15) <= carry_in;
81 carry <= E;
82 output <= AC;
```

یکبیت به سمت چپ شیفت داده شده و در طی این حرکت چپ ترین بیت که بیت کری بود اینبار در کم ارزش ترین بیت ما و پر ارزش ترین بیتمان در carry ریخته میشود.

میپذیرد با این تفاوت که اینبار بیت دوم تا ۱۶ ام ورودی در ۱۵ بیت کم ارزش سیگنال AC ریخه شده و کم میپذیرد با این تفاوت که اینبار بیت دوم تا ۱۶ ام ورودی در ۱۵ بیت کم ارزش سیگنال AC ریخه شده و کم ارزش ترین بیت ورودی در سیگنال E ریخته میشود تا در E ریخته شود. همچنین کری ورودی در پر ارزش ترین بیت سیگنال AC ریخته میشود و در آخر کل این سیگنال درون خروجی میپود.

حال نوبت شیفت های خطی میرسد که دقیقا با همان منطق شیفت های حلقوی صورت میگیرد و تنها با این تفاوت که مثلا در شیفت خطی چپ که مربوط به opcode به ۰۰۱۱۱۰ است، این بار به جای ریختن carry در

```
84 when "001110" => --linear left shift

85 AC(15 downto 1) <= input1(14 downto 0);

86 carry <= input1(15);

87 AC(0) <= '0';

88 output <= AC;
```

مقدار 0' درون آن ریخته میشود و input(15) به صورت مستقیم در کری خروجی ریخته میشد.

در شیفت خطی راست نیز که مربوط به opcode، ۰۰۱۱۱۱ میباشد به جای ریخته شدن carry_in در شیفت خطی راست نیز که مربوط به opcode در carry_in میباشد به جای ریخته شدن carry درون (0) ورودی (0' را درون آن میریزیم. و (15) AC(15) خروجی ریخته میشود.

```
90 when "001111" => --linear right shift
91 AC(14 downto 0) <= input1(15 downto 1);
92 carry <= input1(0);
93 AC(15) <= '0';
94 output <= AC;
```

در آخر دو حلقه ی دیگر when نیز برای ضرب کننده و جذرگیر تعریف میکنیم که به ترتیب مربوط به opcode در آخر دو حلقه ی دیگر when نیز برای ضرب کننده و جذرگیر تعریف میکنیم که به ترتیب مربوط به های ۱۰۰۰۰۰ و ۱۰۰۰۰۰ هستند. همانطور که بالاتر توضیح داده ایم این عملیات از قبل انجام شده اند و

خروجی های شان در سیگنال های m1 و sq ریخته شده است پس حال کافیست مقدار همین سیگنال هارا در output بریزیم.

میدانیم که در پایان استفاده از حلقه ی when حتما باید از عبارت "when others" نیز استفاده کنیم که به همین جهت در پایان کد خود این قسمت را آورده ایم ولی پون در این حالت انتظار انجام عملیات خاصی را از کد نداریم دستوری درون آن تعریف نکرده ایم.


```
102 when others => -- Do nothing
103
104 end case;
105 else
106
```


تست برنامه

در صورت پروژه بیان شده است که نیاز به پیاده سازی تست بنچ نمیباشد. اما در این پروژه ما باتوجه به پیچیدگی کد اطمینان حاصل کردن از درستی کد نوشته شده یک تست تعریف شده است. باتوجه به اینکه سیستم و ورودی و خروجی خارجی ندارد و دستورات را از ROM دریافت کرده پرادازش کرده و در RAM میریزد. سیگنالی برای نمایش وجود ندارد فقط مقدار اولیه و نهایی رم مقایسه میشود. مقدار اولیه رم در قسمت کد رم نوشته شده است بعد اجرا مقدار اولیه آن تغییر خواهد کرد.

فایل تست این برنامه فایل TB_FSM میباشد که در قسمت سیمولیشن میباشد. این فایل کار خاصی را نجام نمیدهد فقط بعد از اجرای شبیه سازی میتوانیم مقدار نهایی رم را ببینیم.

نحویه دسترسی به مقدار نهایی رم






نكته مهم:

در فایل state_machine مقدار اولیه AC صفر گذاشته نشده است برای اینکه نتیجه تست ها بهتر مشخص شود مقدار اولیه آن معادل باینری ۳ در نظر گرفته شده است.

توضیح تست های انجام شده و گزارش نتایج

دستورات در رام گذاشته شدهاند و توسط برنامه یکی یکی اجرا میشوند. زیرا pc بعد از اجرای هر دستور یکی



اضافه شده و باعث می شود دستور بعدی در حافظه لود شود.

دست ور خانه و و عدد در می باشد که این دستور and می باشد و چون این دستور مراجه به حافظه است داریم:


RAM[0] = 0000000000000001

بعد اجرای دستور خواهیم داشت

AC = 00000000000000001

دستور بعدی تست AND:

 $ROM[1] = IR = 000010000000010 \rightarrow STORE \ AC \ IN \ RAM[2]$ $RAM[2] \leftarrow AC = 000000000000001$




دستور بعدی تست ADD:

دستور بعدى:

$$ROM[3] = IR = 000010000000011 \rightarrow STORE\ AC\ IN\ RAM[3]$$

 $RAM[3] \leftarrow AC$



دستور بعدی تست دستور STA , LDA:

دستور بعدى:

$$ROM[5] = IR = 000010000000100 \rightarrow STORE \ AC \ IN \ RAM[4]$$

$$RAM[4] \leftarrow AC$$

	0	1	2	3
0x0	00000000000000001	00000000000000100	00000000000000001	000000000000000000000000000000000000000
0x4	00000000000000100	00000000000000101	00000000000000000	0000000000000000
0x8	00000000000000000	00000000000000000	00000000000000000	0000000000000000
0xC	0000000000000000	0000000000000000	0000000000000000	0000000000000000
0x10	0000000000000000	00000000000000000	0000000000000000	0000000000000000
044				

تست دستور INC:

$$ROM[6] = IR = 00010100000000000 \rightarrow INCREAMENT\ AC$$

$$AC \leftarrow AC + 1 \equiv 4 + 1$$

دستور بعدی برای ذخیره کردن آن:

$$ROM[7] = IR = 000010000000101 \rightarrow STORE\ AC\ IN\ RAM[5]$$

 $RAM[5] \leftarrow AC$

	0	1	2	3
0x0	00000000000000001	00000000000000100	000000000000000000000000000000000000000	000000000000000000000000000000000000000
0x4	000000000000000000000000000000000000000	00000000000000101	00000000000000000	0000000000000000
0x8	00000000000000000	0000000000000000	00000000000000000	0000000000000000
0xC	00000000000000000	00000000000000000	00000000000000000	0000000000000000
0x10	00000000000000000	00000000000000000	00000000000000000	0000000000000000
0x14	00000000000000000	00000000000000000	00000000000000000	0000000000000000
0 v10	0000000000000000	0000000000000000	000000000000000	000000000000000

همین طور مشخص است در خانه پنجم رم مقدار α ذخیره شده است.

دستور بعدی CLA:

$$ROM[8] = IR = 0001100000000000 \rightarrow Clear\ AC$$

 $AC \leftarrow 0$

دستور بعدى CLE:

$$ROM[9] = IR = 0001110000000000 \rightarrow CLEAR E$$

 $E \leftarrow 0$

این پایان دستورات موجود در رام بود. این بخش تستی از برنامه بود و عملکرد درست تمام بخش های برنامه را نمایش میدهد.

برای تمام دیگر کامپوننت های برنامه (RAM, ROM, ALU) و تست بنچ طراحی شده است و درستی عملکرد آنها بررسی شده است.