

دانشگاه صنعتي امیرکبیر  
(پلی­تکنیک تهران)

دانشكده برق

عنوان

گزارش پروژه امتیازی معماری کامپیوتر و ریزپردازنده

نگارش

پارسا محمّدی – 9923121

استاد درس

دکتر شریعتمدار مرتضوی

خرداد 1402

فهرست صفحه

[پیاده سازی arctan 3](#_Toc137687036)

[فرمت داده ها arctan 6](#_Toc137687037)

[پیاده‌سازی cosh & sinh 7](#_Toc137687038)


[فرمت داده ها 7](#_Toc137687039)

[پیاده‌سازی پروژه 8](#_Toc137687040)

[توضیح کد های top module 10](#_Toc137687041)

[تصویر RTL مدار و سطوح مصرفی 13](#_Toc137687042)

[طراحی تست بنچ 15](#_Toc137687043)


در این پروژه قرار است کار با الگوریتم CORDIC و پیاده‌سازی عملی آن آموخته شود. در این پروژه فایل های زیر قرار دارند.

تصویر 1 – فایل های موجود در پروژه

با توجه به اینکه در آموزش های ارسالی پیاده سازی توابع ریاضی با الگوریتم CORDIC با استفاده از IP Core آموزش داده شده است پس در این پروژه الگوریتم های CORDIC با طراحی دو ماژول arctan و sinh & cosh پیاده سازی شده است.

در این پروژه ابتدا پیاده سازی هرکدام از فایل ها گزارش داده می‌شود و بعد کد top بیان می‌شود و در نهایت خروجی کد تست بنچ نمایش داده می‌شود.


# پیاده سازی arctan

ابتدا در قسمت new source گزینه IP Core را انتخاب می‌کنیم. در قسمت های بعد CORDIC را انتخاب می‌کنم و پس اندکی زمان فایل xco ساخته می‌شود. با کلیک بر روی این فایل می توانیم IP Core خود را کانفیگ کنیم.

این قطعه می‌تواند تعدادی از توابع را با استفاده از الگوریتم CORDIC محاسبه کند. برای این پروژه گزینه arc tan را محاسبه می‌کنیم.


در قسمت بعد مشخص می‌شود که داده های ورودی به صورت موازی یا سریال وارد می‌شوند که در این پروژه داده ها را به صورت موازی وارد می‌کنیم.

در قسمت pipelining mod با توجه به نوع پایپلاین در خواستی معماری درون قطعه را در تغییر می‌دهد. در این پروژه ما این بخش را maximum انتخاب می‌کنیم تا خروجی در سریع ترین زمان ممکن آماده شود.



در صفحه بعد میتوانیم نوع فاز ورودی را انتخاب کنیم که آن را بری روی رادیان عادی قرار می‌دهم.

در بخش بعدی تعداد بیت های وروی و خروجی تعیین می‌شود. که در این پروژه 10 بیتی قرار داده می‌شود. بدیهی است که با توجه به این که الگوریتم CORDIC مقادیر را به صورت عددی محاسبه می‌کند افزارش تعداد بیت قدت را افزایش می‌دهد ولی از طرفی زمان محاسبه و گیت مصرفی نیز افزایش میابد.

در بخش آخر این صفحه نوع رند کردن عدد خروجی بیان شده است که آنرا روی منفی گذاشته ام تا به نزدیکترین عدد منفی به پایین رند کند.

در صفحه آخر کانفیگ CORDIC در بخش اول تعداد دفعات تکرار و همچنین دقت نهایی را میخواد. در داکیومت های این قطعه نوشته شده است زمانی که هر دو این ورودی ها بر روی صفر قرار گیرند و خود سیستم بهترین حالت ممکن را انتخاب می‌کند.

در قسما آخر پین های اختیاری قرار دارد که هرکدام از آنها مسئولیت انجام یک کار را دارند.


* CE : clock enable است که باعث رسیدن کلاک به مدار در صورت 1 بودن می شود.
* SCLR : این پین دروافع ریست سنکرون مدار می‌باشد و با 1 شدن آن مدار ریست میشود. این پایه در این پروژه استفاده شده است زیرا زمانی که به فعالیت این قطعه نیاز نداریم آن را در حالت ریست قرار دهیم.
* ND : new sample in input می‌باشد که باعث می‌شود قطعه متوجه شود که ورودی جدید آماده است.
* RDY : new output data is ready می باشد. چون محاسبات این قطعه سنگین است چندین کلاک زمان می‌برد تا جواب آماده شود. به این منظور زمانی که جواب آماده می‌شود این پایه 1 می‌شود تا دیگر قطعات را آگاه کند که محاسبات تمام شده است و خروجی آماده شده است.
* X out & Y out همان ورودی ها به خروجی متقل میکنند
* Phase out : این پایه فاز محاسبه شده را خروجی می‌دهد.

در شکل سمت چپ شمای کلی از قطعه موجود است.

بعد از تعریف این قطعه می‌توان آن را مانند دیگر ماژول ها به صورت component استفاده کرد و با دستور port map به پورت های دسترسی داشت.

## فرمت داده ها arctan


همان طور که قبلا بیان شد ماژول های CORDIC با فاز های رادیانی کار می‌کنند. فاز های ورودی و خروجی اعداد علامت دار اعشاری باینری می‌باشد. در داکیومت این قطعات اطلاعات مربوط به ورودی ها و خروجی ها آورده شده است.




تصویر 2 – بخشی از داکیومت مربوط به ماژول های CORDIC می باشد که نوع و بازه داده های ورودی و خروجی را مشخص کرده است.

* ماژول arctan دو ورودی x و y دارند که این دو ورودی مختصات داده را روی دایره مثلثاتی مشخص می‌کنند.
* از 10 بیت این دو ورودی یکی علامت و یکی صحیح می‌باشد و بقیه اعشاری می‌باشند.
* از 10 بیت خروجی 1 بیت علامت که با ارزش ترین بیت می‌باشد و دو بیت بعد از آن که صحیح می باشند و بقیه بیت ها اعشاری اند.


# پیاده‌سازی cosh & sinh

مراحل ساخت این ماژول هم مانند arctan می باشد فقط در بخش هایی تفاوت دارند که در ادامه بیان می‌شود. علت طراحی این ماژول هم در ادامه بیان می‌شود.

در این ماژول فانکشن را روی sinh و cosh می گذاریم و رند کردن را روی نزدیک ترین میگذاریم تا نتایج دقیق تر شود.

## فرمت داده ها


فرمت داده های این ماژول هم در داکیومنتیشن ماژول آمده است و به صورت زیر می‌باشد.



تصویر 3 – قسمتی از داکیومت CORDIC که فرمت داده های خروجی و ورودی را مشخص می‌کند.

# پیاده‌سازی پروژه

در این پروژه از ما خواسته شده است که دو تابع arctan و محاسبه شود. در ماژول CORDIC تمام توابع ریاضی وجود ندارند ولی می‌توان آنهایی که وجود ندارند را با استفاده آنهایی که کودیک آنها موجود است پیاده سازی کرد. برای این پروژه arctan وجود دارد ولی وجود ندارد. در فایل آموزشی که ارسال شده است آموزش محاسبه اکسپوننشیال آورده شده است که به صورت زیر است.




همان طور که مشخص است می‌توان اکسپوننشیال را به صورت زیر محاسبه کرد.

در مورد رابطه فوق دو نکته مهم وجود دارد.


* روابط بالا در ماژول کوردیک فقط برای x های رادینانی جواب می‌دهد.
* با توجه به این که ماژول کوردیک به صورت عدد محاسبات را انجام می‌دهد و ما تعداد بیت های کمی به صورت ورودی داده اینم این رابطه حول صفر و زوایه های کوچک دقت خوبی دارد و در زاویه های بزرگ دقت آن کاهش می‌یابد.

برای پیاده سازی پروژه معماری زیر در نظر گرفته شده است.




تصویر 4 – معماری پروژه

## توضیح کد های top module




ابتدا کتاب خانه های مورد نیاز را اضافه کرده و سپس ورودی ها و خروجی ها را مشخص می‌کنیم.

ورودی input\_phase برای فاز ماژول های هیپربولیک می‌باشد و دو ورودی x و y هم برای تانژانت معکوس می‌باشد که همان طور که قبلا گفته شد استفاده می‌شوند. ورودی rst برای ریست کردن ماژول ها و ورودی sel هم برای انتخاب ماژول ها می‌باشد. خروجی هم داده ها هم با resualt مشخص شده است.




بعد در ادامه ماژول های ساخته شده نیز به صورت کامپوننت اضافه شده‌اند.

برای بدست آوردن اطلاعات کامپوننت هایی که IP Core اند ما می‌توانیم از بخش view instantiation template اطلاعات آن را بدست آوریم.



در ادامه بعد از begin کد آغاز می‌شود و ابتدا portmap ها را با توجه به معماری که در بخش قبل نمایش داده شد انجام می‌دهیم.

توجه شود که هر دو ماژول یه یک ریست متصل اند تا باهم ریست شوند.

در ادامه کد با توجه به اینکه قطعات ما کلاک دارند و محاسبات مربوط به ماژول های arctan و sinh چندین کلاک زمان می‌برند پس ما نیاز داریم اقداماتمان را در داخل پرسس انجام دهیم.


زمانی که محاسبات cosh و arctan تمام شود پایه RDY یک می‌شود و پس است که میتوان خروجی آن را به خروجی داد.

به همین علت باید از سازوکار process استفاده کنیم تا مدام بررسی کنیم که چه زمان RDY برابر با 1 می‌شود آن زمان آن را به خروجی دهیم.



به این منظور پروسس به کلاک و تغییر RDY ماژول ها وابسته است و زمانی که هر کدام از آنها تغییر کند برنامه زیر پروسس اجرا می‌شود.

1. در if اول شرط لبه بالا رونده گذاشته شده است که کد فقط در زمان لبه های بالا رونده اجرا شود.
2. در if دو بررسی شده است که که کدام پایه مالتیپلکسر انتخاب شده است و کاربر خروجی کدام ماژول را می‌خواهد تا بعد ready بودن آن ماژول را بررسی کند.
3. در if سوم هم بررسی شده است که پایه RDY فعال است یا خیر برای هرکدام از ماژول ها. اگر فعال بود خروجی انتقال داده می‌شود در غیر این صورت صفر به خروجی داده می‌شود. در برای ماژول sinh چون ما در واقع اکسپوننشال را می‌خواهیم پس sinh و cosh را جمع می‌کنیم و در خروجی می‌ریزیم.

## تصویر RTL مدار و سطوح مصرفی




تصویر 5 – RTL کلی



تصویر 7 – تصویر تکنولوژی مدار

تصویر 6 – جزئیات RTL مدار




تصویر 8 – سطوح مصرفی FPGA

# طراحی تست بنچ

برای اطمینان حاصل کردن از درستی عملکرد کد برای تمام بخش های کد تست بنچ طراحی شده است. و خروجی تمام آنها درست می‌باشد. برای اطمنیان از درستی عملکرد کلی کد یک تست بنچ هم برای ماژول top نوشته شده است که هم arctan و هم exp را تست می‌کند.

نکته در تست ها متوجه شده ام که پردازش هر کدام از توابه حدود 150 ns با کلاک های 10 ns ای طول می‌کشد پس زمان های wait را اندکی طولانی تر گذاشتم.


بخش های اولیه تست بنچ مانند پروژهای قبلی است و در ادامه بدنه تست بنچ توضیح داده شده است.



ابتدا برای تست arctan ریست غیرفعال شده است و sel بر روی 0 قرار گرفته است تا خروجی ماژول arctan در صورت آماده بودن به خروجی رود.

با توجه به فرمت دیتا ها داریم:

تصویر تست بنچ و خروجی به صورت زیر است


همین طور مشخص است با توجه به اینکه ورودی ها از ابتدا داده شده اند اما جواب بعد از 155 ns آماده شده است و خروجی تغییر کرده است. در 115 ns خروجی RDY برابر 1 می‌شود و خروجی ماژول arctan به خروجی منتقل می‌شود.

خروجی به صورت زیر می‌باشد.


بررسی

در ادامه قطعه برای مدتی ریست می‌شود و مقدار جدید را برای تست بعدی می‌دهیم.


تست بعدی برای Exp می‌باشد و ورودی ها به صورت زیر است.

وروی اول:

ریست را غیرفعال و sel را 1 میکنیم تا خروجی exp به خروجی رود.

جواب به صورت زیر است

بررسی

ورودی دوم

پس جواب های حاصل با وجود مقدار کم تعداد بیت های ورودی مقدار بسیار نزدیک به مقادیر حقیقی دارند و ماژول ها به درستی کار می‌کنند.