

دانشگاه صنعتی امیرکبیر (پلیتکنیک تهران) دانشکده برق

_{درس} معماری کامپیوتر و ریزپردازنده

عنوان گزارش تمرین عملی دوم – VHDL

> نگارش پارسا محمّدی ۹۹۲۳۱۲۱

> استاد درس دکتر شریعتمدار مرتضوی

> > فروردین ۱۴۰۲

صفحه	فهرست
٣	پیادهسازی ماژول Full Adder و Half Adder
۵	فهرست پیادهسازی ماژول Full Adder و Half Adder پیادهسازی ماژول CAS
Υ	گزارش سطح مصرف CAS - FPGA
Υ	تست بنچ CAS
	پيادەسازى بلوک X
	گزارش سطح مصرف FPGA
14	تست بنچ ماژول X
18	پياده سازى بلوک Y
19	گزارش سطح مصرف FPGA — بلوک Y
	تست بنچ بلوک Y
٢١	پیادهسازی جذگیر
	گزارش سطح مصرف FPGA - جذرگیر
	تست بنچ – جذرگیر

پیادهسازی ماژول Full Adder و Half Adder


```
1
    -- Full Adder
    library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
    entity Full adder is
        Port ( x : in STD_LOGIC; y : in STD_LOGIC;
                cin : in STD_LOGIC;
sum : out STD_LOGIC;
                carrout : out STD LOGIC);
10
   end Full_adder;
11
12
   architecture Behavioral of Full adder is
13
14
15
   component half adder is port (a, b : in STD LOGIC;
                                    c, s : out STD_LOGIC);
                                    end component;
17
   signal carrl, s, carr2: std logic;
18
19
20 begin
21
22 hal : half_adder port map (x, y , carrl ,s);
   ha2 : half_adder port map ( s, cin , carr2, sum );
24 carrout <= carrl or carr2;
25
26
27 end Behavioral;
```

تصویر روبهرو کد مربوط به یک فول اددر را half نمایش می دهد که با استفاده یک adder که به صورت کامپوننت اضافه شده است.


معماری و بررسی Test Bench های مربوط به half adder و full adder عملی اول انجام شده است.

```
1 -- Module Name:
                      Half Adder - Behavioral
   library IEEE;
   use IEEE.STD LOGIC 1164.ALL;
3
 4
5
    entity half adder is
 6
7
        Port ( a : in STD LOGIC;
               b : in STD LOGIC;
8
               c : out STD LOGIC;
9
               s : out STD LOGIC);
10
   end half adder;
11
12
    architecture Behavioral of half adder is
13
14
   begin
15
16
   c <= a and b;
17
   s <= a xor b;
18
19
20
   end Behavioral;
```

تصویر روبهرو کد مربوط به half adder را نمایش می دهد. از این ماژول در ساخت یک half استفاده شده است. یک full adder کری adder کری ورودی ندارد.



تست بنچ Full Adder




تست بنچ Half Adder

ييادهسازي ماژول CAS

این ماژول همان گونه که در صورت پروژه بیان شده است پیاده سازی شده است.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity CAS is
    Port ( Pin : in STD LOGIC;
           Din : in STD_LOGIC;
           X : in STD LOGIC;
           Cin : in STD LOGIC;
           Pout : out STD LOGIC;
           R : out STD LOGIC;
           Dout : out STD LOGIC;
           Cout : out STD LOGIC);
end CAS;
architecture Behavioral of CAS is
component full_adder
         is port ( x : in STD LOGIC;
                 y : in STD LOGIC;
                 cin : in STD_LOGIC;
                 sum : out STD_LOGIC;
                 carrout : out STD LOGIC);
end component;
signal T : STD LOGIC;
begin
T <= Pin xor Din;
fal : full_adder port map(T, X, Cin, R, Cout);
pout <= Pin;
Dout <= Din;
end Behavioral;
```




این ماژول دارای چهار ورودی و چهار خروجی میباشد. و تمام ورودی و خروجی ها منطقی اند. Full برای ساخت این ماژول از یک ماژول Adder به عنوان کامپوننت استفاده شده است. با توجه به شکل معماری ورودی های P و D با توجه به شکل معماری ورودی های P در یک سیگنال معماری به نام P ریخته شده است. این سیگنال منطقی به نام P ریخته شده است. این سیگنال


همین طور که در معماری ماژول مشخص است

در ادامه به Full Adder داده شده است. ورودی ها و خروجی ماژول Full Adder با دستور ورودی ها و خروجی ماژول داده شده اند. خروجی p و p به صورت مستقیم از ورودی گرفته شده اند با توجه به شکل معماری قطعه.

ماژول CAS در ادامه برای طراحی ماژول های X و Y استفاده میشود.



شماتیک بلوک RTL – CAS




CAS بلوک Technology Schematic بلوک

گزارش سطح مصرف CAS - FPGA

* Design	ٔ صاویر روبهرو منابع مصرف شده ٔ					
Top Level Output File Name	: CAS.ngo	=	در بلوک CAS را نمایش			
Primitive and Black Box Usage:					مىدھد.	
# BELS	: 2				S	
# LUT4	: 2					
	: 8				همان طور که مشخص است ۲	
	: 4				7) 0	
# OBUF	: 4				عدد از LUT ها از 63400	
Device utilization summary:					عدد از ۲۰۱۱ ها از ۲۰۰۵	
					مصرف شده است که تقریبا برار	
Selected Device : 7al00tcsg324-3					معترف شده الساع عد عتریب برار	
Slice Logic Utilization:					صفر درصد کل تعداد LUT ها	
Number of Slice LUTs:	2	out of	63400	0%	6))	
Number used as Logic:		out of		0%	مے باشد.	
Slice Logic Distribution:					ىنى:	
Number of LUT Flip Flop pairs used	: 2					
Number with an unused Flip Flop:		out of	_	100%		
Number with an unused LUT:		out of		0%		
Number of fully used LUT-FF pair:		out of	2	0%		
Number of unique control sets:	0					
IO Utilization:					همان طور که مشخص است ۸	
Number of IOs:	8	_				
Number of bonded IOBs:	8	out of	210	3%	عدد 10 ها از ۲۱۰ تا مصرف شده	
Specific Feature Utilization:					, ,	
					است که تقریبا برابر ۳ درصد	
Partition Resource Summary:					J J. JJ	
					مى باشد.	
No Partitions were found in this	design.				تني المداد	

تست بنچ CAS



تصویر بالا خروجی شبیه سازی تست بنچ CAS میباشد. تمام نتایج همان گونه است که انتظار میرفت.

تصویر روبهرو کد مربوط به تست بنچ ماژول CAS را نشان میدهد.

در بخش سیگنال ها سیگنالی اضافه به نام input به صورت آرایه منطقی قرار گرفته است. این متغییر در خط ۵۸ مقدار دهی میشود و از المان های آن برای مقدار دهی به ورودی های ماژول استفاده می شود.


حلقه for تعرف شده در خط ۵۶ این امکان را فراهم می کند تا تمام حالات ممکن برای ورودی این ماژول ایجاد شود و به ورودی ها داده شود.

نکته: در خط ۵۹ بعد از مقدار دهی به متغییر input یک زمان بسیار کوچک برای wait در نظر گرفته شده است. این تاخیر برای این است که ابتدا مقدار دهی به input داده شود و سپس به ورودی های ماژول انجام شود. اگر این تاخیر گذاشته نشود اعملیات مقدار دهی به صورت موازی انجام می شود و input روروی ها یک سیکل عقب تر از input می شود. قرار می گرند. این تاخیر مانع این مشکل می شود.

ARCHITECTURE behavior OF CAS TB IS 12 COMPONENT CAS 13 PORT (14 Pin : IN std_logic; Din : IN std_logic; 15 16 X : IN std_logic; 17 Cin : IN std logic; 18 Pout : OUT std logic; 19 R : OUT std logic; 20 Dout : OUT std logic; 21 22 Cout : OUT std_logic 23 END COMPONENT; 24 25 --Inputs signal input : std_logic_vector(3 downto 0) := "0000"; 26 signal Pin : std_logic := '0';
signal Din : std_logic := '0'; 27 28 29 signal X : std logic := '0'; 30 signal Cin : std_logic := '0'; 31 32 --Outputs 33 signal Pout : std_logic; 34 signal R : std_logic; 35 signal Dout : std_logic; 36 signal Cout : std_logic; 37 BEGIN 38 39 -- Instantiate the Unit Under Test (UUT) 40 uut: CAS PORT MAP (41 Pin => Pin, 42 Din => Din, 43 x => x, 44 Cin => Cin, 45 Pout => Pout, 46 47 48 Dout => Dout, 49 Cout => Cout 50 -- Stimulus process 53 stim_proc: process 54 begin 55 56 for i in 0 to 15 loop 57 input <= std_logic_vector(to_unsigned(i,4));
wait for 0.00000001 ps;</pre> 58 59 60 Pin <= input(0); Din <= input(1); 61 <= input(2); 62 Cin <= input(3); 63 wait for 10 ns; 64 65 end loop; 66

ییادهسازی بلوک X

همان طور در صورت تمرین بیان شده است معماری بلوک X به صورت زیر میباشد. این بلوک از هفت عدد X ساخته شده است. و ۱۷ ورودی و خروجی دارد. نکته در پیاده سازی این ماژول این است که از پایه X خروجی هیچکدام از X استفاده نشده است آن ها یه هیچ جایی وصل نیستند.



```
X - Behavioral
1
    -- Module Name:
 2
    library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
    entity X is Port ( DI1 : in
                                   STD_LOGIC:
                         A0 : in
                                   STD_LOGIC;
                                   STD LOGIC:
 8
                         Al : in
 9
                         A2 : in
                                   STD LOGIC;
10
                         A3 : in
                                   STD LOGIC;
                         A4 : in
11
                          PI1 : in
                                    STD LOGIC;
12
                         PI2 : in
                                    STD LOGIC:
13
                                    STD_LOGIC;
14
                         R0 : out
                                    STD LOGIC;
15
                         R1 : out
16
                          R2 : out
                                    STD_LOGIC;
17
                         R3 : out
                                    STD_LOGIC;
18
                         R4 : out
                         DO1 : out
                                     STD LOGIC;
19
                         DO2 : out
                                     STD LOGIC;
20
                         CO1 : out
                                     STD_LOGIC;
21
22
                         CO2 : out
                                     STD_LOGIC);
                         end X;
24
25
    architecture Behavioral of X is
26
    component CAS is port( Pin : in STD_LOGIC;
27
28
                             Din : in STD_LOGIC;
29
                             X : in STD LOGIC;
30
                             Cin : in STD LOGIC;
                             Pout : out STD LOGIC;
31
                             R : out STD LOGIC;
32
                             Dout : out STD_LOGIC;
Cout : out STD_LOGIC);
33
34
35
                             end component;
36
37
    signal R_a ,R_b ,R_c ,R_d ,R_e ,R_f ,R_g : std_logic;
    signal Pout_a , Pout_b , Pout_c , Pout_d , Pout_e , Pout_f , Pout_g : std_logic;
```

```
component CAS is port( Pin : in
                           Din : in STD LOGIC;
28
                           X : in STD LOGIC;
29
30
                           Cin : in STD LOGIC:
                           Pout : out STD LOGIC:
31
32
                           R : out STD LOGIC;
33
                           Dout : out STD_LOGIC;
34
                           Cout : out STD_LOGIC);
                           end component;
36
37 signal R_a ,R_b ,R_c ,R_d ,R_e ,R_f ,R_g : std_logic;
   signal Pout a , Pout b , Pout c , Pout d , Pout e , Pout f , Pout g : std logic;
38
   signal Cout_a ,Cout_b ,Cout_c ,Cout_d ,Cout_e ,Cout_f ,Cout_g : std_logic;
39
40 signal z : std_logic_vector(6 downto 0);--dummy variable
41
42 signal NPout_a, Npout_e :std_logic;
43
44 begin
45
46 NPout_a <= not Pout a;
47 Npout e <= not Pout e;
48
                               ,PI1
49 CAS_a : CAS port map(PI1
                                           ,A0 ,Cout_b ,Pout_a ,R0 ,z(0) ,CO1 );
50 CAS_b : CAS port map(Pout_a , NPout_a
                                           ,Al ,Cout_c ,Pout_b ,R_b ,z(1) ,Cout_b );
51 CAS_c : CAS port map(Pout_b ,'1'
                                           ,A2 ,Pout_c ,Pout_c ,R_c ,z(2) ,Cout_c );
                               ,DI1
52 CAS_d : CAS port map(PI2
                                           ,R_b ,Cout_e ,Pout_d ,R1 ,Z(3) ,CO2 );
53 CAS_e : CAS port map(Pout_d , Pout_d
                                           ,R_c ,Cout_f ,Pout_e ,R2 ,Z(4) ,Cout_e );
   CAS_f : CAS port map(Pout_e ,Npout_e
                                           ,A3 ,Cout_g ,Pout_f ,R3 ,Z(5) ,Cout_f );
55 CAS g : CAS port map(Pout f ,'1'
                                           ,A4 ,Pout_g ,Pout_g ,R4 ,Z(6) ,Cout_g );
56
57 DO1 <= DI1;
   DO2 <= Pout d;
58
59
60
61
62 end Behavioral;
```


دو تصویر بالا کد مربوط به بلوک X را نمایش میدهند. این ماژول تمام ۱۷ ورودی و خروجی را به صورت یک بیت منطقی دریافت می کند. علت پیاده سازی به این صورت این است که به علت زیاد بودن ارتباط ها در کد اصلی یعنی محاسبه کنند جذر بهتر است برای راحتی نوشتن کد به این صورت پیاده سازی شود.

سیگنال های در بخش خط های ۳۷ تا ۳۹ نوشته شده اند برای برقراری ارتباط های داخلی ماژول میباشند.


متغییر z که در خط 40 نوشته شده است یک متغییر غیر مهم است. این متغییر برای جاهایی استفاده می شود که پایه خروجی و ورودی قرار نیست به جایی متصل شود و مقدار آن اهمیتی ندارد.

در خط * سیگنال هایی تعریف شدهاند که برای ذخیره کردن مغادیر معکوس Pout_a و Pout_e استفاده می شوند. در خط های * و * این معکوس سازی انجام شده است.

بقیه کد پیاده سازی معماری و وصل کردن ورودی ها و خروجی های هر ماژول CAS با استفاد دستور port است.



تصویر شماتیک بلوک RTL) X



X بلوک Technology Schematic بلوک


گزارش سطح مصرف FPGA

```
Design Summary
Top Level Output File Name
                                    : X.ngc
Primitive and Black Box Usage:
# BELS
       LUT2
      LUT3
      LUT6
 IO Buffers
      IBUF
      OBUF
Device utilization summary:
Selected Device : 7a100tcsg324-3
Slice Logic Utilization:
                                           7 out of 63400
7 out of 63400
                                                                 0 %
Number of Slice LUTs:
   Number used as Logic:
Slice Logic Distribution:
Number of LUT Flip Flop pairs used:
   Number with an unused Flip Flop:
                                             out of
                                                               100%
   Number with an unused LUT:
                                           0 out of
                                                                 0%
  Number of fully used LUT-FF pairs:
                                           0
                                             out of
                                                                 0%
  Number of unique control sets:
IO Utilization:
Number of IOs:
Number of bonded IOBs:
                                          16 out of
                                                         210
Specific Feature Utilization:
Partition Resource Summary:
```

تصاویر بالا منابع مصرف شده را در بلوک X را نمایش میدهد.

- همان طور که مشخص است ۷ عدد از LUT ها از 63400 مصرف شده است که تقریبا برار صفر درصد کل تعداد LUT ها می باشد.
- همان طور که مشخص است ۱۶ عدد IO ها از ۲۱۰ تا مصرف شده است که تقریبا برابر ۷ درصد کل میباشد.

تست بنچ ماژول X



تصویر بالا خروجی شبیه سازی تست بنچ X میباشد. تمام نتایج همان گونه است که انتظار میرفت.

```
تصویر روبهرو کد مربوط به تست بنچ ماژول X را
نشان میدهد.
```

در بخش سیگنال ها سیگنالی اضافه به نام input به صورت آرایه منطقی قرار گرفته است. این متغییر در خط ۹۰ مقدار دهی میشود و از المان های آن برای مقدار دهی به ورودی های ماژول استفاده

حلقه for تعرف شده در خط ۸۹ این امکان را فراهم می کند تا تمام حالات ممکن برای ورودی این ماژول ایجاد شود و به ورودی ها داده شود.

مىشود.

نکته: در خط ۹۱ بعد از مقدار دهی به متغییر input یک زمان بسیار کوچک برای wait در نظر گرفته شده است. این تاخیر برای این است که ابتدا مقدار دهی به input داده شود و سپس به ورودی های ماژول انجام شود. اگر این تاخیر گذاشته نشود

```
60
61
         -- Instantiate the Unit Under Test (UUT)
        uut: X PORT MAP (
                DI1 => DI1.
                A0 => A0,
                A1 => A1,
67
                A2 => A2.
                A3 => A3
68
69
                A4 => A4.
                PI1 => PI1.
70
                PI2 => PI2.
71
                R0 => R0,
72
73
                R1 => R1,
74
75
                R4 => R4,
76
                DO1 => DO1,
                DO2 => DO2,
                CO1 => CO1,
                CO2 => CO2
83
84
         -- Stimulus process
85
        stim_proc: process
86
        begin
87
88
           for i in 0 to 255 loop
89
                                    ector(to_unsigned(i, 8));
90
              input <= std
              wait for 0.000000001 ps;
91
              DI1 <= input(0);
92
             A0 <= input(1);
93
              A1 <= input(2);
94
              A2 <= input(3);
              АЗ
                 <= input(4);
              A4 <= input(5);
98
              PI1 <= input(6);
99
             PI2 <= input(7);
100
101
            wait for 10 ns;
L02
            end loop;
103
            wait:
104
        end process;
105
106
```

END;

L07 L08


	ِن مشکل میشود.	این تاخیر مانع ا

ییاده سازی بلوک Y

همان طور در صورت تمرین بیان شده است معماری بلوک \mathbf{Y} به صورت زیر میباشد. این بلوک از چهار عدد CAS ساخته شده است. و ۱۸ ورودی و خروجی دارد. نکته در پیاده سازی این ماژول این است که اتصال مشخص شده بین Pout ماژول \mathbf{CAS} و $\mathbf{DI2}$ اشتباه بوده است. و در کد پیاده سازی نشده است.

جهت فلش ها ورودی و یا خروجی بودن هر پایه را بیان می کند.

بلوک Y:



```
Y - Behavioral
     -- Module Name:
                                                            27
                                                                architecture Behavioral of Y is
    library IEEE:
                                                            28
    use IEEE.STD_LOGIC_1164.ALL;
                                                                component CAS is port ( Pin : in STD LOGIC;
                                                                                         Din : in STD LOGIC;
    entity Y is
                                                            30
         Port ( DI1 : in
                           STD LOGIC;
                                                                                         X : in STD LOGIC;
                                                            31
                DI2 : in
                           STD_LOGIC:
                                                                                         Cin : in STD LOGIC;
                                                            32
                           STD LOGIC;
9
                All : in
                                                                                         Pout : out STD LOGIC;
                                                            33
10
                A12 : in
                           STD LOGIC;
                                LOGIC;
                A22 : in
                           STD
                                                                                         R : out STD LOGIC;
11
                                                            34
                           STD LOGIC;
12
                PI1 : in
                                                            35
                                                                                         Dout : out STD LOGIC;
                                LOGIC;
                 PI2 : in
                            STD
                                                                                         Cout : out STD LOGIC);
                                                            36
                 CI1 : in
                           STD LOGIC;
                 CI2 : in
                                                            37
                                                                                         end component;
                                LOGIC;
                 CO1 : out
                                                            38
                 CO2
17
                                                            39 signal R h, R i, R j, R k : std logic;
                 PO1 : out
                                                            40 signal Pout h, Pout i, Pout j, Pout k : std logic;
19
                 PO2
                                                            41 signal Cout h, Cout i, Cout j, Cout k : std logic;
20
21
                             STD LOGIC;
                                                            42 signal z : std logic vector(3 downto 0); -- dummy variable
22
                S11 : out
                                                            43
23
                 S21 : out
                                                            44 begin
24
                 S22 : out
                            STD LOGIC);
25
    end Y;
                                                            45
26
                                                            46 CAS h : CAS port map(PI1 ,DI1 ,All ,Cout i ,Pout h ,Sll ,z(0) ,COl );
27
    architecture Behavioral of Y is
                                                                CAS_i : CAS port map(Pout_h ,DI2 ,A12 ,CI1 ,PO1 ,R_i ,z(1) ,Cout_i );
                                                            47
28
                                                               CAS_j : CAS port map(PI2 ,DI1 ,R_i ,Cout_k ,Pout_j ,S21 ,z(2) ,CO2 );
                                                            48
    component CAS is port ( Pin : in STD LOGIC;
29
                                                                CAS_k : CAS port map(Pout_j ,DI2 ,A22 ,CI2 ,PO2 ,S22 ,Z(3) ,Cout_k );
                                 Din : in STD_LOGIC;
30
                                                            49
                                 X : in STD LOGIC:
31
                                                            50
                                 Cin : in STD LOGIC:
32
                                                                DO1 <= DI1;
                                                            51
                                 Pout : out STD LOGIC:
33
                                                            52 DO2 <= DI2;
                                 R : out STD LOGIC:
34
                                 Dout : out STD_LOGIC;
35
36
                                 Cout : out STD LOGIC);
                                                            54 end Behavioral;
37
                                 end component;
                                                            55
38
```

دو تصویر بالا کد مربوط به بلوک Y را نمایش میدهند. این ماژول تمام ۱۸ ورودی و خروجی را به صورت یک بیت منطقی دریافت میکند. علت پیاده سازی به این صورت این است که به علت زیاد بودن ارتباط ها در کد اصلی یعنی محاسبه کنند جذر بهتر است برای راحتی نوشتن کد به این صورت پیاده سازی شود.


سیگنال های در بخش خط های ۳۹ تا ۴۱ نوشته شده اند برای برقراری ارتباط های داخلی ماژول میباشند.

متغییر Z که در خط ۴۲ نوشته شده است یک متغییر غیر مهم است. این متغییر برای جاهایی استفاده می شود که پایه خروجی و ورودی قرار نیست به جایی متصل شود و مقدار آن اهمیتی ندارد.

CAS CAS

تصویر روبهرو شماتیک (RTL) یک ماژول Y را نمایش میدهد.

همین طور که مشخص است مانند معماری داده شده در پروژه است.



Y بلوک Technology Schematic بلوک

گزارش سطح مصرف FPGA - بلوک Y

```
Design Summary
Top Level Output File Name
                                   : Y.ngc
Primitive and Black Box Usage:
# BELS
       LUT4
       LUT6
 IO Buffers
                                   : 18
Device utilization summary:
Selected Device : 7al00tcsg324-3
Slice Logic Utilization:
Number of Slice LUTs:
                                          6 out of 63400
                                                     63400
    Number used as Logic:
                                          6 out of
Slice Logic Distribution:
Number of LUT Flip Flop pairs used:
   Number with an unused Flip Flop:
                                          6 out of
                                                              100%
   Number with an unused LUT:
                                             out of
   Number of fully used LUT-FF pairs:
  Number of unique control sets:
IO Utilization:
Number of IOs:
Number of bonded IOBs:
                                         18 out of
                                                       210
Specific Feature Utilization:
Partition Resource Summary:
 No Partitions were found in this design.
```

تصاویر بالا منابع مصرف شده را در بلوک ۲ را نمایش می دهد.

- همان طور که مشخص است 6 عدد از LUT ها از 63400 مصرف شده است که تقریبا برار صفر درصد کل تعداد LUT ها می باشد.
- همان طور که مشخص است ۱۸ عدد 10 ها از ۲۱۰ تا مصرف شده است که تقریبا برابر ۸ درصد کل میباشد.

تست بنچ بلوکY

9	7 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1													
≠					145.995 ns									
<i>></i>	Name	Value		145 ns	146 ns	147 ns	148 ns	149 ns	150 ns	151 ns	152 ns	153 ns	154 ns	155
950	▶ ■ input[8:0]	010010001	010010000	010010001	010010010	010010011	010010100	010010101	010010110	010010111	010011000	010011001	010011010	X
	V _a di1	1												
(Ū ₈ di2	0												
9	16 a11 16 a12	0												
ı	1 a12	0												
⇒ r	Ū₀ a22	1												
-	∏g pi1	0												
i	Ū _o pi2	0												
100	To cit	1												
2	V _a ci2	0												
周	1 € co1	0												
zn	1 co2	1												
	V _B po1	0												
	₩ po2	0												
	₩g do1	1												
	do2	0												
	1 s11	1												
	Ūg s21	0												
	T ₀ 522	1												
	*	·		·								·		

تصویر بالا بخشی از خروجی شبیه سازی تست بنچ Y میباشد. تمام نتایج همان گونه است که انتظار میرفت

```
65
 66
         -- Instantiate the Unit Under Test (UUT)
 67
         uut: Y PORT MAP (
                DI1 => DI1.
                DI2 => DI2,
                A11 => A11,
 71
                A12 => A12,
                A22 => A22,
 73
                PI1 => PI1,
                PI2 => PI2,
 75
                CI1 => CI1,
 76
                CI2 => CI2,
 77
                CO1 => CO1,
 78
                CO2 => CO2,
 79
                PO1 => PO1,
                PO2 => PO2,
 80
                DO1 => DO1,
 81
                DO2 => DO2,
 82
                S11 => S11,
 83
                S21 => S21.
 84
                S22 => S22
 85
 86
 87
 88
 89
         -- Stimulus process
 90
         stim_proc: process
 91
            for i in 0 to 511 loop
              input <= std_logic
 93
                                    rector(to_unsigned(i, 9));
              wait for 0.000000001 ps;
              DI1 <= input(0);
 95
              DI2 <= input(1);
 96
 97
              All <= input(2);
              A12 <= input(3);
 98
 99
              A22 <= input(4);
              PI1 <= input(5);
100
101
              PI2 <= input(6);
              CI1 <= input(7);
102
              CI2 <= input(8);
103
              wait for 1 ns;
104
             end loop;
105
106
107
            wait:
108
         end process;
109
```

END;

110 111 تصویر روبهرو کد مربوط به تست بنچ ماژول Y را نشان می دهد.

در بخش سیگنال ها سیگنالی اضافه به نام input به صورت آرایه منطقی قرار گرفته است. این متغییر در خط ۹۳ مقدار دهی میشود و از المان های آن برای مقدار دهی به ورودی های ماژول استفاده میشود.

حلقه for تعرف شده در خط ۹۲ این امکان را فراهم می کند تا تمام حالات ممکن برای ورودی این ماژول ایجاد شود و به ورودی ها داده شود.

نکته: در خط ۹۴ بعد از مقدار دهی به متغییر input یک زمان بسیار کوچک برای wait در نظر گرفته شده است. این تاخیر برای این است که ابتدا مقدار دهی به input داده شود و سپس به ورودی های ماژول انجام شود. اگر این تاخیر گذاشته نشود

اعملیات مقدار دهی به صورت موازی انجام میشود و روروی ها یک سیکل عقب تر از input قرار می گرند. این تاخیر مانع این مشکل میشود.

پیادهسازی جذگیر

در این بخش پیاده سازی بخش اصلی تمرین عملی دوم یعنی جذرگیرنده شرح داده می شود. جذرگیرنده مانند معماری که در صورت پروژه داده شده است پیاده سازی شده است. با توجه به توضیحات تدرسیار در مورد پروژه ورودی این ماژول یک عدد ۱۶ بیتی می باشد. ورودی ها با A نمایش داده می شوند که با ارزشترین بیت، بیت A می باشد. خروجی A بیتی می باشد که با A نمایش داده می شود که با ارزشترین بیت، بیت A می باشد و کم ارزشترین بیت، بیت A می باشد.

پس با توجه به این توضیحات برای تعرف بردار منطقی(A (LOGIC_VETOR) و q بجای downto از to برای مشخص کردن المان ها استفاده می کنیم.


```
library IEEE;
    use IEEE.STD
                    LOGIC_1164.ALL;
    entity Root is
5
         Port ( A : in STD_LOGIC_VECTOR(1 TO 16);
q : out STD_LOGIC_VECTOR(1 TO 8);
R : out STD_LOGIC_VECTOR(16 DOWNTO 1));
    end Root;
10
    architecture Behavioral of Root is
    component X is port( DI1 : in
13
                             A0
14
15
                                              LOGIC:
                                          STD
17
                              A3
                                  : in
                                          STD LOGIC:
18
                              A4
                                  : in
19
                              PI2 : in
21
                              R0 :
                                     out
                                           STD LOGIC:
22
                              R1
                                   : out
                                   : out
23
25
                              R4
                                     out
                              DO1 : out
27
                              DO2
                                  : out
                                           STD LOGIC:
                                           STD_LOGIC;
28
                              C02
30
                              end component;
31
    component Y is port( DI1 : in
32
33
                              All : in
                                          STD LOGIC:
35
                              A12 : in
                                          STD LOGIC:
36
                              A22 : in
                                          STD
                              PI1 : in
37
38
39
                              CI1 :
40
                              CI2 : in
                              CO1 : out
41
42
                              PO1 :
44
                              PO2 : out
45
                              DO1 :
                                     out
                              D02
46
                                     out
                              S21 :
48
                                     out
                                           STD_LOGIC;
49
                              S22 : out
50
                              end component;
```

کد جذگیرنده بخش اول


کد مربوط به جذگیرنده بخش دوم – به علت طولانی بودن کد بخشی از کد در تصویر نیفتاده است

در خط ۵۳ تا ۶۱ سیگنال های تعریف شده اند که برای مشخص کردن ارتباط های داخلی قطعه کابرد دارند. متغییر که در خط ۶۳ نوشته شده است یک متغییر غیر مهم است. این متغییر برای جاهایی استفاده می شود که پایه خروجی و ورودی قرار نیست به جایی متصل شود و مقدار آن اهمیتی ندارد.

بقیه کد پیاده سازی معماری و وصل کردن ورودی ها و خروجی های هر ماژول CAS با استفاد دستور port است.



تصویر شماتیک (RTL) از جذر گیرنده



تصویر Technology Schematic از جذر گیرنده

گزارش سطح مصرف FPGA

```
Design Summary
Top Level Output File Name
                                    : Root.ngc
Primitive and Black Box Usage:
                                    : 55
# BELS
       INV
                                    : 1
       TJIT2
       LUT3
                                    : 10
       LUT4
                                    : 10
       LUT5
                                    : 25
       LUT6
 IO Buffers
       IBUF
Device utilization summary:
Selected Device: 7al00tcsg324-3
Slice Logic Utilization:
Number of Slice LUTs:
                                          55 out of
                                                     63400
                                                                0%
    Number used as Logic:
                                          55 out of
                                                      63400
                                                                 0%
Slice Logic Distribution:
Number of LUT Flip Flop pairs used:
                                                              100%
   Number with an unused Flip Flop:
                                             out of
   Number with an unused LUT:
                                             out of
                                                         55
                                                                0%
   Number of fully used LUT-FF pairs:
                                                                0%
                                          0
                                             out of
                                                         55
  Number of unique control sets:
IO Utilization:
Number of IOs:
                                          40
Number of bonded IOBs:
                                          34 out of
                                                        210
                                                               16%
Specific Feature Utilization:
Partition Resource Summary:
  No Partitions were found in this design.
```

تصاویر بالا منابع مصرف شده را در جذرگیرنده را نمایش میدهد.

- همان طور که مشخص است ۵۵ عدد از LUT ها از 63400 مصرف شده است که تقریبا برار صفر
 درصد کل تعداد LUT ها می باشد.
- همان طور که مشخص است ۳۴ عدد IO ها از ۲۱۰ تا مصرف شده است که تقریبا برابر ۱۶ درصد
 کل میباشد.

تست بنچ


```
12 ENTITY Root TB IS
13 END Root TB;
15 ARCHITECTURE behavior OF Root_TB IS
17
         -- Component Declaration for the Unit Under Test (UUT)
18
         COMPONENT Root
19
         PORT (
20
               A: IN std_logic_vector(1 to 16);
q: OUT std_logic_vector(1 TO 8);
R: OUT std_logic_vector(16 downto 1)
21
22
23
25
        END COMPONENT;
26
27
28
        --Inputs
       signal A : std_logic_vector(1 to 16) := (others => '0');
29
30
31
        --Outputs
       signal q : std_logic_vector(8 downto 1);
33
        -- appropriate port name
34
35 BEGIN
36
         - Instantiate the Unit Under Test (UUT)
37
       uut: Root PORT MAP (
38
39
                A => A,
                q \Rightarrow q
42
43
44
       -- Stimulus process
45
46
       stim proc: process
47
       begin
48
50
           for i in 0 to 65535 loop
             A <= std_logic_vector(to_unsigned(i, 16));
wait for 1 ns;
51
52
53
            end loop;
54
55
           wait;
56
        end process;
58
59 END:
```

کد روبهرو مربوط به تست بنچ جذرگیرنده میباشد. در این تست بنچ سیگنال R تعریف نشده است زیرا خروجی آن در این تمرین برای ما اهمیتی ندارد.

در بخش uut سیگنال ها به ورودی و خروجی های قطعه با دستور PORT MAP متصل شدهاند. در ادامه یم حلقه تعریف شده است که تمام حالات ممکن ورودی تولید می کند و جذر گیرنده می دهد. برای استفاده از دستور to_unsigned باید از کتابخانه ieee.numeric_std استفاده شود.قسمت اضافه کردن کتابخانه ها در تصویر نیفتاده است.

با توجه به زیاد بودن حالات ورودی اگر سیمولیشن در زمان پیشفرض خود یعنی ۱ میکرو ثانیه اجرا شود تمام حالا ممکن نمایش داده نمی شود زیرا

زمان سیمولیشن برای نمایش تمام حالات کوتاه است. برای نمایش تمام حالات ورودی باید زمان سیمولیشن را به ۱۰۰ میکرو ثانیه افزایش دهیم و شبیه سازی را دوباره اجرا کنیم.



تصویر بالا بخشی از شبیه سازی را نمایش می دهد. نکته : نمایش اعداد از باینری به دسیمال تغییر داده شده است تا مقایسه درستی جواب ها راحت تر باشد. چون خروجی جرگیرنده عدد صحیح می باشد و بخش اعشاری ندارد خروجی جذرگیرنده به پایین تقریب زده می شود. برای مثال جذر عدد ۲۵۰ عدد ۱۵.۸ می باشد که خروجی جذرگیرنده عدد ۱۵ باینری را خروجی می دهد.