Architettura degli Elaboratori

Il Processore: l'Unità di Controllo Principale





0

Punto della situazione




- Abbiamo visto come costruire l'Unità di Controllo della ALU del processore MIPS
- Input: il segnale di controllo ALUOp (2 bit) e il campo funct (6 bit)
- Output: i tre segnali di controllo (Operation2, Operation1, Operation0) per la ALU (non consideriamo AInvert)
- Oggi costruiremo l'Unità di Controllo Principale
 - Input: il codice operativo OpCode (6 bit) dell'istruzione da eseguire
 - Output: l'input ALUOp per l'Unità di Controllo della ALU e tutti gli altri segnali di controllo



Formato delle istruzioni





- Il campo opcode è sempre 0 ed si trova nei bit [31-26]
- > Gli indirizzi dei due registri da leggere sono indicati dai campi
 - > rs nei bit [25-21]
 - > rt nei bit [20-16]
- L'indirizzo del registro destinazione è nel campo rd [15-11]
- L'operazione che la ALU dovrà eseguire è codificata nel campo funct, nei bit [5-0], e viene decodificata dall'unità di controllo della ALU



add, sub, and, or, slt

2

Formato delle istruzioni

Nel formato I, per le istruzioni lw e sw



- > Il campo opcode si trova nei bit [31-26]
 - \triangleright opcode = 35₁₀ per lw e opcode = 43₁₀ per sw
- Sia per lw che per sw, il campo rs, nei bit [25-21], rappresenta l'indirizzo del registro base da leggere per calcolare l'indirizzo in memoria
- Il campo rt, nei bit [20-16], contiene l'indirizzo
 - del registro da scrivere per l'istruzione lw
 - del registro da leggere, il cui contenuto va salvato in memoria, per l'istruzione sw



Il campo costante o indirizzo, nei bit [15-0], contiene l'offset




Nel formato I, per l'istruzione beq




- > Il campo opcode si trova nei bit [31-26] ed è uguale a 4₁₀
- I campi rs, nei bit [25-21], ed rt, nei bit [20-16], rappresentano gli indirizzi dei due registri da confrontare
- ➤ Il campo costante o indirizzo, nei bit [15-0], viene esteso a 32 bit, fatto scorrere a sx di 2 posizioni e sommato a PC+4 per il calcolo dell'indirizzo di salto



4





Segnali di controllo a 1 bit RegDst Il numero del registro di scrittura proviene Il numero del registro di scrittura proviene dal campo rd dal campo rt (bit 20-16) (bit 15-11) RegWrite Il dato viene scritto nel register file nel registro individuato dal numero del registro di scrittura ALUSrc Il secondo operando della ALU proviene dalla Il secondo operando della ALU proviene dall'estensione seconda uscita del register file (Dato letto 2) del segno dei 16 bit meno significativi dell'istruzione PCSrc Nel PC viene scritta l'uscita del sommatore Nel PC viene scritta l'uscita del sommatore che calcola che calcola il valore di PC + 4 l'indirizzo di salto MemRead Nulla Il dato della memoria nella posizione puntata dall'indirizzo viene inviato in uscita sulla linea «dato letto» Nulla Il contenuto della memoria nella posizione puntata dall'indirizzo viene sostituito con il dato presente sulla MemWrite linea «dato scritto» MemtoReg Il dato inviato al register file per la scrittura proviene Il dato inviato al register file per la scrittura proviene dalla Memoria Dati L'effetto dei 7 segnali di controllo a 1 bit

PCSrc



Consideriamo il segnale di controllo PCSrc

- PCSrc deve valere 1 quando l'istruzione è beq e l'uscita Zero della ALU è vera
- Per generare PCSrc viene usata una porta AND i cui input sono
 - L'uscita Zero della ALU
 - Un nuovo segnale di controllo, chiamato Branch



8

Segnali di controllo Generazione del segnale di controllo PCSrc Generazione del segnale di controllo PCSrc Regione Membrada Membrada

Segnali di controllo

In definitiva, i segnali di controllo sono 9

- I 7 segnali a 1 bit: RegDst, RegWrite, ALUSrc, MemRead, PCSrc, MemWrite, MemtoReg
- Il segnale Branch a 1 bit
- > Il segnale ALUOp a 2 bit ALUOp1, ALUOp0
- Questi segnali vengono impostati dall'Unità di Controllo in base al codice operativo dell'istruzione (6 bit)
 - Ciascun segnale può valere 0, 1, o X (indifferente) in funzione del valore del codice operativo

Istruzione	RegDst	ALUSrc	MemtoReg	RegWrite	MemRead	MemWrite	Branch	ALUOp1	ALUOp0
Tipo R	1	0	0	1	0	0	0	1	0
1 w	0	1	1	1	1	0	0	0	0
SW	Х	1	X	0	0	1	0	0	0
beq	Х	0	Х	0	0	0	1	0	1



10

Segnali di controllo: Istruzioni in formato R


Analizziamo la riga per le istruzioni in formato R




- RegDst=1 perché il registro destinazione è nel campo rd
- AluSrc=0 perché il secondo operando viene dal campo rt
- MemtoReg=0 perché il risultato proviene dalla ALU
- RegWrite=1 perché il risultato va scritto in un registro
- MemRead=MemWrite=0 perché non c'è accesso alla memoria dati
- Branch=0 perché l'indirizzo della prossima istruzione è PC+4
- ALUOp1=1 e ALUOp0=0 sono i segnali di controllo richiesti per le istruzioni di tipo R














L'istruzione lw \$11, offset(\$12) richiede 5 passi

- L'istruzione viene prelevata dalla memoria istruzioni e il PC viene incrementato di 4
- Il contenuto del registro \$t2 viene letto dal register file mentre l'Unità di Controllo calcola il valore da attribuire ai segnali di controllo
- La ALU somma il valore letto dal register file e l'offset esteso a 32 bit
- Il risultato del calcolo della ALU viene usato come indirizzo per la memoria dati
- Il dato proveniente dalla memoria dati viene scritto nel registro destinazione \$11 all'interno del register file








Tutto questo avviene in un solo ciclo di clock














__









Implementazione a Ciclo Singolo

- L'implementazione a ciclo singolo non viene utilizzata perché è inefficiente
 - Motivo: la lunghezza del ciclo di clock (uguale per tutte le istruzioni) è determinata dal cammino di elaborazione più lungo all'interno del processore
 - L'istruzione più lenta è la lw
 - Utilizza 5 unità funzionali in sequenza: memoria istruzioni, register file, ALU, memoria dati, register file
 - Questo comporta un ciclo di clock molto lungo, mentre molte istruzioni possono essere eseguite in tempo minore
- Vedremo una seconda implementazione, più efficiente, basata su pipeline
 - Consente di sovrapporre l'esecuzione di diverse istruzioni

