
Architettura degli Elaboratori

Tutorato

a cura di Manuela Flores







Si assuma che le variabili i e k corrispondano ai registri \$50 e \$51. Qual è l'istruzione C corrispondente al seguente codice assembler MIPS?

```
Label: bne $s0, $s1, Exit sll $s0, $s0,1 j Label Exit: ...
```

```
A. while (i==k) i=i*2;
```

B.
$$if(i==k) i=i*2;$$

C. while (i!=k) i=i*2;

D. Nessuna delle risposte precedenti.




Lezione 13 pag. 3

Prendere decisioni

- Talvolta si ha la necessità di alterare il flusso di un programma al verificarsi di certe condizioni
- Il MIPS supporta questa necessità fornendo istruzioni di salto condizionato
 - Branch if EQual: beq reg1, reg2, L1
 - Salta all'istruzione con etichetta L1 se il contenuto del registro reg1 è uguale al contenuto del registro reg2
 - Branch if Not EQual: bne reg1, reg2, L1
 - Salta all'istruzione con etichetta L1 se il contenuto del registro reg1 è diverso dal contenuto del registro reg2
- Inoltre, il MIPS offre una istruzione di salto incondizionato
 - Jump: j L1
 - Salta all'istruzione con etichetta L1





Il banco di registri (register file) come studiato è formato da:

A. 32 registri ognuno contenente un dato a 32 bit

C. 32 registri ognuno contenente un dato a 8 bit

B. 2³² registri ognuno contenente un dato a 8 bit

D. Nessuna delle risposte precedenti.



Lezione 16 pag. 29


Banco di registri


- Detto anche Register File, costituisce l'insieme dei 32 registri del MIPS
- Ciascun registro è un array di 32 Flip-Flop di tipo D e può essere letto o scritto
 - Per leggere un registro occorre specificare in input il numero del registro (Register number, 5 bit), ottenendo in output il suo contenuto (Read data, 32 bit)
 - Per scrivere un registro occorre specificare in input il numero del registro (Register number, 5 bit) in cui scrivere e il dato da scrivere (Write data, 32 bit)





Lezione 17 pag. 13 Unità funzionali: Banco dei Registri





Lettura


I numeri dei due registri da leggere (5 bit) diventano i segnali di controllo di due MUX 25:1


 Ciascun MUX fornisce in output il contenuto del registro corrispondente (32 bit)





Lezione 17 pag. 14 Unità funzionali: Banco dei Registri





> Scrittura


- Il segnale RegWrite deve essere attivo
- Il numero del registro da scrivere (5 bit) va in input a un decoder 5-to-32 che seleziona il registro da scrivere





Il dato da scrivere (32 bit) va in input ai 32 flip-flop D che costituiscono quel registro (il cui stato viene modificato)





- A. Un circuito combinatorio che riceve in ingresso il codice operativo (op) dell'istruzione da eseguire
- B. Un circuito sequenziale che riceve in ingresso il codice operativo (op) dell'istruzione da eseguire
- C. Un circuito combinatorio che riceve in ingresso il codice funzionalità (funct) dell'istruzione da eseguire

 D. Nessuna delle risposte precedenti




Lezione 19 pag. 25 Unità di controllo Implementazione

Tabella di verita' dell'unita' di Controllo


Rete Combinatoria realizzabile tramite PLA

	Segnale	form.	lw	SW	beq
片	Op5	0	1	1	0
ē	Op4	0	0	0	0
ts	0p3	0	0	1	0
"	Op2	0	0	0	1
Inputs =Opcode	Op1	0	1	1	0
6	0p0	0	1	1	0
de	RegDst	1	0	x	X
	ALUSTC	0	1	1	0
	MemtoReg	0	1	Х	X
0	RegWrite	1	1	0	0
与 〈	MemRead	0	1	0	0
Outputs	MemWrite	0	0	1	0
ry.	Branch	0	0	0	1
	ALUOp1	1	0	0	0
	ALUOP0	0	0	0	1









Si consideri l'implementazione studiata del processore con pipeline.


Cosa fa l'istruzione sw \$s1,24 (\$s2) nello stadio MEM?

- A. Esegue la somma del contenuto del registro \$52 con 24
- B. Scrive nel registro \$\$1 il dato prelevato dalla memoria
- C. Preleva l'istruzione dalla memoria istruzioni. D. Nessuna delle risposte precedenti



Lezione 22 pag. 3

Unità di elaborazione con pipeline e controllo





Nella seguente sequenza di istruzioni per una pipeline a 5 stadi come studiata:

```
sub $t0,$t1,$t2
and $s1,$t0,$s2
```

- A. Non vi sono hazard
- B. Vi è un hazard sui dati che può essere risolto con la propagazione
- C. Vi è un hazard sui dati che non può essere risolto con la propagazione
- D. Nessuna delle risposte precedenti



Lezione 22 pag. 18


Rilevare gli hazard


- Le condizioni che generano hazard sui dati sono di 4 tipi diversi
 - EX/MEM.RegistroRd = ID/EX.RegistroRs
 - EX/MEM.RegistroRd = ID/EX.RegistroRt
 - MEM/WB.RegistroRd = ID/EX.RegistroRs
 - 4. MEM/WB.RegistroRd = ID/EX.RegistroRt
- Quando si verificano i primi due tipi di hazard?
 - Quando uno dei due operandi (rs, rt) di una istruzione che si trova nello stadio ID e deve entrare nello stato EX (ed è quindi presente nel registro ID/EX) dipende dal risultato di una istruzione precedente che viene prodotto nello stadio EX (ed è quindi presente nel registro EX/MEM)





Lezione 22 pag. 21 **Propagazione**





domanda 5bis

In una gerarchia delle memorie troveremo più vicina al processore


- A. Una memoria più veloce e di maggiore capacità
- B. Una memoria più veloce e di minore capacità
- C. Una memoria di minor costo

D. Nessuna delle risposte precedenti




Lezione 23 pag. 11

Gerarchia di memoria










Nello schema di implementazione studiata per il processore MIPS, il *mutiplexer* posto all'uscita della memoria dati permette di scegliere fra:

- A. Il secondo dato letto dal banco dei registri e l'estensione del segno dei 16 bit meno significativi dell'istruzione
- B. Il secondo dato scritto nel banco dei registri e l'estensione del segno dei 16 bit più significativi dell'istruzione
- C. Il dato letto dalla memoria dati e l'uscita della ALU.
- D. Nessuna delle risposte precedenti



Lezione 19 pag. 9









La Unità di Controllo dell'ALU riceve in ingresso esclusivamente:

- A. I segnali AluOp1, AluOp0
- B. I 6 bit più significativi dell'Istruzione

- C. Entrambe le risposte precedenti
- D. Nessuna delle risposte precedenti




Lezione 18 pag. 5

La ALU Control

Per generare i segnali di controllo per la ALU viene utilizzata una piccola unità di controllo (ALU Control o Contollore ALU) che

 Riceve in ingresso il campo funct dell'istruzione e un campo di controllo su 2 bit, detto ALUOp, che indica l'operazione da eseguire

Fornisce in output i segnali di controllo della ALU







domanda 7bis

Con riferimento alla ALU (finale, a 32 bit) studiata, come occorre porre, rispettivamente, i segnali di controllo Alnvert, BNegate e Operation, per eseguire una sottrazione?

A. 0, 1, 10

B. 0, 1, 11


C. 1, 1, 1

D. Nessuna delle risposte precedenti



Lezione 18 pag. 3

La ALU del MIPS



Ainvert (1 bit), Bnegate (1 bit), Operation (2bit)

ALU control lines	Function
0000	AND
0001	OR
0010	add
0110	subtract
0111	set on less than
1100	NOR

Ignoriamo l'istruzione NOR (e il segnale Ainvert) perché non fa parte del set di istruzioni considerate



ALU operation

ALU

CarryOut

- Zero

Result

Overflow

Il pipelining:

- A. Riduce il tempo per eseguire una singola istruzione
- B. Riduce il throughput
- C. Aumenta il numero di istruzioni eseguibili nell'unità di tempo
- D. Nessuna delle risposte precedenti




Lezione 21 pag. 18

Osservazioni

- L'implementazione con pipeline aumenta il numero di istruzioni contemporaneamente in esecuzione
- Quindi, la pipeline
 - Aumenta il throughput (numero di istruzioni eseguite nell'unità di tempo)
 - Non diminuisce la latenza (tempo di esecuzione della singola istruzione), che resta sempre la stessa







Per eseguire add e lw il segnale di controllo RegWrite deve essere posto, rispettivamente, a:

A. 1 e 0


B. 0 e 1

C. 0 e 0

D. Nessuna delle risposte precedenti



Lezione 19 pag. 10






Lezione 19 pag. 25 Unità di controllo Implementazione

Tabella di verita' dell'unita' di Controllo

Rete Combinatoria realizzabile tramite PLA

	Segnale	form.	lw	SW	beq
片	Op5	0	1	1	0
ē	Op4	0	0	0	0
ts	0p3	0	0	1	0
"	Op2	0	0	0	1
Inputs =Opcode	Op1	0	1	1	0
6	0p0	0	1	1	0
de	RegDst	1	0	x	X
	ALUSTC	0	1	1	0
	MemtoReg	0	1	Х	X
0	RegWrite	1	1	0	0
与 〈	MemRead	0	1	0	0
Outputs	MemWrite	0	0	1	0
ry.	Branch	0	0	0	1
	ALUOp1	1	0	0	0
	ALUOP0	0	0	0	1







Un banco di registri (register file) ha come uscite:

- A. Il dato letto e il dato scritto (entrambi a 32 bit)
- B. I due dati letti (entrambi a 32 bit)
- C. Il dato letto (32 bit) e un segnale di controllo a 1 bit
- D. Nessuna delle risposte precedenti



Lezione 17 pag. 12 Unità funzionali: Banco dei Registri

Il Banco dei Registri

> E' un insieme di registri che possono essere letti o scritti

Registro

Registro

Dato

di lettura 2

di registro

Dato

di lettura 1

Dato letto 1

Dato

letto 2

RegWrite

Input:

I numeri dei due registri da leggere

Il numero del registro da scrivere


Il dato da scrivere

Output:

I contenuti (dati) dei due registri letti

La scrittura di un dato in ingresso viene controllata dal segnale RegWrite che deve essere posto a 1 per poter scrivere nel registro






In un flip-flop D se Clock=1 e D=1

- A. Lo stato Q sarà uguale allo stato precedente
- B. Lo stato Q sarà 1

C. Lo stato Q sarà 0

D. Nessuna delle risposte precedenti.






Lezione 16 pag. 24 Flip-Flop D

L'ouput del Flip-Flop D corrisponde al suo input

- Infatti, quando D=1, S=1 e R=0, quindi il prossimo stato del Flip-Flop (output) sarà Y=1
- Analogamente, quando D=0, S=0 e R=1, quindi il prossimo stato del Flip-Flop (output) sarà Y=0







Lezione 16 pag. 25 Flip-Flop D: Tavola di verità

D	S	R	Stato attuale	Prossimo stato
1	1	0	0	1
1	1	0	1	1
0	0	1	0	0
0	0	1	1	0


L'ouput (prossimo stato) del Flip-Flop D corrisponde al suo input





Flip-Flop D

- Quando il Clock è 1, cioè il suo fronte è alto, il circuito è aperto e l'output Y diventa uguale all'input D (il circuito lascia passare il dato D)
- Quando il Clock è 0, cioè il suo fronte è basso, il circuito è chiuso e l'output Y mantiene il valore che aveva l'ultima volta che il circuito era aperto (il circuito non lascia passare il dato D)





Si consideri la seguente sequenza di istruzioni:


```
lw $s0, 12($s1)
add $s3,$s1,$s0
sub $s1,$s3,$s1
```

- A. Esiste una sola criticità (hazard) sui dati ed è possibile risolverla con la sola propagazione
- B. Esistono più criticità (hazard) sui dati ed è possibile risolverle con la sola propagazione
- C. Esistono più criticità (hazard) sui dati e non è possibile risolverle con la sola propagazione
- D. Esiste una sola criticità (hazard) sui dati e non è possibile risolverla con la sola propagazione




Lezione 22 pag. 26





Lezione 22 pag. 29

Propagazione e stallo






Si consideri l'implementazione del processore con pipeline.

Cosa fa l'istruzione add \$s0,\$s1,\$s2 nello stadio WB?

- A. Esegue la somma del contenuto dei registri \$\$1 e \$\$2
- B. Scrive nel registro \$50 il dato prelevato dalla memoria
- C. Preleva l'istruzione dalla memoria istruzioni
- D. Nessuna delle altre risposte



Lezione 21 pag. 21 L'unità di Elaborazione a Ciclo Singolo








Lezione 21 pag. 34 Schema corretto per lw

Mettendo insieme i 5 stadi della pipeline per l'istruzione lw si ha









In una RAM (Random Access Memory) l'accesso ad ogni locazione avviene in un tempo

- Costante per ogni locazione
- B. In un tempo proporzionale alla distanza
- C. In un tempo proporzionale all'indirizzo
- D. Nessuna delle risposte precedenti



Lezione 23 pag. 6

Tipi di accesso

- Nelle memorie ad accesso casuale, il tempo di accesso ai dati è indipendente dalla posizione in cui essi sono memorizzati
 - Tipico delle memorie a semiconduttori
 - Esempio: la memoria principale (RAM)
- Nelle memorie ad accesso sequenziale, il tempo di accesso ai dati dipende dalla posizione in cui essi sono memorizzati
 - Tipico delle memorie magnetiche
 - Esempio: la memoria secondaria (dischi e nastri)





Si supponga che i vari stadi della pipeline (come studiata) abbiano le latenze (ritardi) riportate in tabella. Quanto dura un ciclo di clock nel processore con pipeline e senza pipeline, rispettivamente?

IF	ID	EX	MEM	WB
100 ps	100 ps	300 ps	200 ps	200 ps

- A. 100 ps e 900 ps C. 900 ps e 1500 ps
- B. 300 ps e 900 ps D. Nessuna delle risposte precedenti.



Lezione 21 pag. 12 Confronto di prestazioni

- Supponiamo che i tempi richiesti per le varie fasi siano rappresentati in tabella
 - Non si considerano i ritardi introdotti dai multiplexer, dall'unità di controllo, dall'accesso al registro PC e dall'estensione del segno

Tipo di istruzione	Lettura dell'istruzione	Lettura dei registri	Operazione con la ALU	Accesso ai dati in memoria	Scrittura del register file	Tempo totale
Load word (1 w)	200 ps	100 ps	200 ps	200 ps	100 ps	800 ps
Store word (sw)	200 ps	100 ps	200 ps	200 ps		700 ps
Formato R (add, sub, and, or, slt)	200 ps	100 ps	200 ps		100 ps	600 ps
Salto condizionato (beg)	200 ps	100 ps	200 ps			500 ps

1 ps (picosecondo) = 10^{-12} s

Nell'implementazione a ciclo singolo bisogna adeguarsi all'istruzione più lenta (lw) per stabilire la durata del ciclo di clock: quindi 800 ps



Lezione 21 pag. 13

Confronto di prestazioni

- Consideriamo una sequenza di tre istruzioni lw
- L'implementazione a ciclo singolo richiede 800 X 3 = 2400 ps
- Nell'implementazione con pipeline
 - Ciascuno dei 5 stadi impiega un ciclo di clock
 - La durata del ciclo di clock va tarata in base alla durata dello stadio più lento (200 ps), anche se alcuni stadi impiegano meno tempo
 - Ad esempio, la lettura dai registri richiede 100 ps
 - Quindi i 5 stadi della pipeline in sequenza richiedono 5 cicli di clock, per un totale di 200 x 5 = 1000 ps
 - Il tempo richiesto per eseguire le tre istruzioni è 1400 ps
 - Ogni istruzione successiva alla prima fa aumentare il tempo di esecuzione di 200 ps, per cui il tempo richiesto dalle tre istruzioni è





domanda 15bis

Si supponga che i vari stadi della pipeline (come studiata) abbiano le latenze (ritardi) riportate in tabella. Quanto dura una singola istruzione nel processore con pipeline e senza pipeline, rispettivamente?


IF	ID	EX	MEM	WB
100 ps	100 ps	300 ps	200 ps	200 ps

- A. 1500 ps e 900 ps C. 900 ps e 1500 ps
- B. 300 ps e 900 ps D. Nessuna delle risposte precedenti.



Lezione 21 pag. 14

Confronto di prestazioni



Si consideri la seguente sequenza di istruzioni:

```
lw $s0, 12($s1)
sw $s1, 20($s2)
add $s3,$s1,$s1
sub $s1,$s3,$s1
```


- A. Esiste una sola criticità (hazard) sui dati ed è possibile risolverla con la sola propagazione
- B. Esistono più criticità (hazard) sui dati ed è possibile risolverle con la sola propagazione
- C. Esistono più criticità (hazard) sui dati e non è possibile risolverle con la sola propagazione
- D. Esiste una sola criticità (hazard) sui dati e non è possibile risolverla con la sola propagazione



Lezione 22 pag. 32

Propagazione e stallo

Unità di elaborazione con pipeline con l'aggiunta della Hazard Detection Unit







2)


Si consideri l'esecuzione dell'istruzione sw \$1,152 (\$2) nel processore a singolo ciclo studiato. Le uscite del modulo di estensione del segno e dell'unità di shift a sinistra di 2 sono rispettivamente:

- A. 000000010011000 e 0000001001100000

- D. Nessuna delle precedenti



Lezione 19 pag. 10





Volendo saltare 15 istruzioni se il contenuto del registro \$2 è maggiore o uguale di 100, la sequenza di istruzioni da utilizzare è:

- A. slti \$1, \$2, 100; beq \$1, \$0, µ5
- B. slti \$1, \$2, 100; bne \$1, \$0, 15
- C. slti \$1, \$2, 100; bne \$2, \$0, 15
- D. Nessuna delle precedenti



Lez. 13 pag. 19

Altri confronti


- Il MIPS offre anche il confronto "un operando è minore di un altro o di una costante?"
 - Il confronto avviene mediante istruzioni che settano a 1 il valore di registri di flag
- Set if Less Than
 - slt \$t0, \$s3, \$s4 #setta \$t0=1 se il contenuto di \$s3 #è minore del contenuto di \$s4
 - slti \$t0, \$s3, 10 #setta \$t0=1 se il contenuto di \$s3 #è minore di 10
- I salti su condizioni di tipo minore uguale o maggiore uguale si ottengono
 - Combinando slt con beg o bne e
 - Usando la costante O (disponibile nel registro \$zero) per fare i test



Supponendo che il contenuto dei registri \$s0, \$s1 siano rispettivamente 2 e 3 e il contenuto della memoria all'indirizzo 4 sia 10, quali saranno rispettivamente i contenuti di \$s0, \$s1 e della memoria all'indirizzo 4, dopo l'esecuzione della seguente sequenza di istruzioni?

```
bne $s0,$s1,SALTA
addi $s1,$s0,-1
j ESCI
SALTA:
addi $s0,$s1,1
ESCI:
sw $s1,0($s0)
```

- A. 2, 3, 10
- B. 3, 3, 2
- C. 4, 3, 3
- D. Nessuna delle altre risposte



Si assuma che le variabili i e k corrispondano ai registri \$50 e \$51. Qual è l'istruzione C corrispondente al seguente codice assembler MIPS?

```
Label: beq$s0, $s1, Exit sll $s0, $s0,2 j Label
Exit: ...
```

```
A. while (i==k) i=i*2;
```

B.
$$if(i==k) i=i*2;$$

C. while (i!=k) i=i*2;

D. Nessuna delle risposte precedenti.



Lezione 12 pag. 20

Shift logico a sx

- Un effetto collaterale di questa istruzione è che il risultato corrisponde a moltiplicare l'operando per 2ⁿ
- Esempio: se il contenuto del registro \$50 è 0000 0000 0000 0000 0000 0000 1001 cioè 910

l'istruzione sll \$t2, \$s0, 4 produce in \$t0




0000 0000 0000 0000 0000 0000 0000 1001

0000

che corrisponde a $144_{10} = 9_{10} \times 2^4 = 9_{10} \times 16_{10}$









1)

Dai 32 bit dell'istruzione prelevata dalla memoria, viene inviato al modulo di estensione del segno il seguente campo:

- A. [20-16]
- B. [16 -0]

C. [15-0]

D. Nessuna delle risposte precedenti

2)

Nello schema di implementazione studiata per il processore MIPS, il *mutiplexer* posto al secondo ingresso dell'ALU permette di scegliere fra:

- A. Il secondo dato letto dal banco dei registri e l'estensione del segno dei 16 bit meno significativi dell'istruzione
- B. Il secondo dato scritto nel banco dei registri e l'estensione del segno dei 16 bit più significativi dell'istruzione
- C. Il dato letto dalla memoria dati e l'uscita della ALU.
- D. Nessuna delle risposte precedenti

4)

Si consideri l'implementazione del processore con pipeline studiata.

Cosa fa l'istruzione sw \$s1,12 (\$s2) nello stadio WB (Write Back)?

- A. Esegue la somma del contenuto del registro \$s2 con 12
- B. Scrive il dato prelevato dal registro \$1 nella memoria dati
- C. Scrive il dato prelevato nel registro \$s1
- D. Nessuna delle risposte precedenti



2)		2 📙
La scri	ttura nel banco di registri (register file) avviene tramite	
A.	un multiplexer che ha il numero del registro come segnale	e di controllo
B.	un decoder che ha in input il dato da scrivere	
C.	un decoder che ha in input il numero del registro	
D.	Nessuna delle risposte precedenti	
3)		3 📙
In asse	mbler MIPS la chiamata alla procedura proc è realizzata:	
\mathbf{A}	Tramite l'istruzione j proc e inserendo jr \$ra doj	oo l'ultima istruzione della procedura
В.	Tramite l'istruzione j proc e inserendo jal \$rad	opo l'ultima istruzione della procedura
C.	Tramite l'istruzione jal proc e inserendo jr \$ra d	lopo l'ultima istruzione della procedura
D.	Nessuna delle risposte precedenti	
4)		4 🗆
Nello s	chema di implementazione studiata per il processore MIPS	con pipeline, in quale fase opera il modulo di
estensi	one del segno?	
A.	IF C	EX
B.	ID D	. Nessuna delle risposte precedenti

5)		5
Durante l'esecuzione di una istruzione sw nel processore a sing A. il dato da scrivere nel banco dei registri B. il dato da scrivere nella memoria dati C. il nuovo valore del PC D. Nessuna delle risposte precedenti.	golo ciclo studiato, l'uscita della ALU fornisce	
6)		6
Nello schema di implementazione studiata per il processore Mi Controllo principale?	IPS con pipeline, in quale fase opera l'Unità di	
A. IF	C. EX	
B. ID	D. Nessuna delle risposte precedenti	
7)		7
Il tempo di esecuzione di una singola istruzione nel processore singolo ciclo senza pipeline (come studiato):	con pipeline (come studiato) rispetto al processor	e a
A. È sicuramente inferiore		
B. È uguale		
C. Può essere anche superiore		
D. Nessuna delle precedenti		

Riepilogo

> Simulazione seconda prova intercorso

- Prossima lezione prima del preappello di gennaio:
 - 10 gennaio 2023 ore 16:00 19:00, stesso Team



In bocca at lupo!

