

Équipement de test vidéo

Cahier des charges

Rev. 0.2

Table des matières

L	Introduction
2	Boîtier autonome
	2.1 IHM
	2.2 Flux vidéo
	2.2.1 Génération du flux vidéo
	2.2.2 Analyseur de flux vidéo
	2.3 Bus de communication série
	2.3.1 UART
	2.3.2 I2C
	2.3.3 SPI
	2.4 Mode avancé
	2.5 Alimentation
,	Solution proposé

1 Introduction

Le but du PGE est de créer un outil de labo R&D qui devra avoir comme fonctionnalités de générer un flux vidéo pour tester des écrans et recevoir un flux vidéo pour extraire des caractéristiques sur ce flux. Cet outil devra aussi pouvoir analyser des bus de communications série (UART, I2C, SPI) pour extraire les caractéristiques sur ce bus mais aussi pouvoir s'en servir pour pouvoir communiquer.

2 Boîtier autonome

Le système à réaliser sera un boîtier autonome qui intégrera une IHM et des interfaces HDMI et BNC où le flux vidéo sera généré ou analysé.

Pour la partie du bus de communication série, ce boîtier devra contenir un port où on recevra et on transmettra en fonction du bus qu'on utilise.

2.1 IHM

L'IHM aura deux menus qui sont le mode flux vidéo et le mode bus de communication.

Dans le mode flux vidéo, l'IHM sera utilisé pour configurer le flux vidéo qu'on veut générer avec les informations précisées dans la sous-section 2.2.1, et de générer le flux vidéo sur une sortie choisie (HDMI ou BNC).

Toujours dans le mode flux vidéo, dans le mode analyse, on devra afficher sur l'IHM des informations sur le type de flux qu'on reçoit sur les entrées du boîtier. Il devra afficher les informations précisées dans la sous-section 2.2.2.

Dans le mode bus de communication, dans le mode transmission, l'IHM sera utilisé pour configurer le type de protocole qu'on veut utiliser (UART, I2C, SPI) avec des caractéristiques spécifiques au protocole (fréquence, taille du mot, ...) et avec une séquence de mots qu'on choisit d'envoyer.

Toujours dans le mode bus de communication, dans le mode réception, on devra afficher sur l'IHM les caractéristiques du bus qu'on reçoit (fréquence, taille du mot, ...) avec le contenu qu'on reçoit.

Le type d'écran que l'IHM devra comporter sera un écran tactile.

2.2 Flux vidéo

2.2.1 Génération du flux vidéo

Le système devra générer un flux vidéo à partir de la configuration effectué sur l'IHM c-à-d:

- Format (résolution vidéo, frame rate, synchros, ...)
- Standard (HDMI et/ou SDI)

Avec cette configuration, le système devra envoyer une mire (classique ou spéciale) sur le flux vidéo qui s'affichera sur l'écran. Le choix de la mire sera précisé sur l'IHM.

Le flux vidéo sera alors envoyé sur la sortie du boîtier, sur un port HDMI ou BNC.

Les blocs de génération de flux et de mire peuvent être fournis car, ce n'est pas du domaine de la formation SME.

2.2.2 Analyseur de flux vidéo

Le système devra pouvoir analyser un flux vidéo et extraire des informations sur ce flux qu'il recevra sur les entrées du boîtier (port HDMI ou BNC).

Les informations à extraire sur le flux vidéo peuvent être :

- Résolution de la vidéo
- Frame rate

	Bla	nking					
Et	ces	information	s seront	alors	envovées	sur	l'IHM.

2.3 Bus de communication série

Le système devra pouvoir communiquer avec les trois bus de communication qui sont :

- UART
- I2C
- SPI

En fonction du type de protocole qu'on choisira, le bus devra utiliser sur les mêmes broches.

2.3.1 UART

Le système devra pouvoir communiquer en mode UART avec les caractéristiques qu'un UART possède (bit de parité, 1/2 bit de stop, ...). La plage de baudrate devra aller de 300 bauds jusqu'à 1 000 000 bauds. Le système devra pouvoir accepter une taille de mots de 8 bits jusqu'à 32 bits.

Le système devra intégrer un mode analyse qui permettra d'extraire les caractéristiques du bus lorsqu'on n'a pas la connaissance des caractéristiques du bus.

2.3.2 I2C

Le système devra pouvoir communiquer en mode I2C en tant que maître et esclave.

En mode maître, on devra pouvoir configurer les caractéristiques qu'on retrouve sur le bus I2C (fréquence, taille du mot, taille de l'adresse de l'esclave, ...).

En mode esclave, le système devra pouvoir récupérer les informations qu'il reçoit et ce qu'il doit mettre à disposition lorsque le maître s'adresse à lui. On devra aussi extraire les informations du bus (fréquence, taille du mot, taille de l'adresse de l'esclave, ...).

2.3.3 SPI

Le système devra pouvoir communiquer en mode SPI en tant que maître et esclave.

En mode maître, on devra pouvoir configurer les caractéristiques qu'on retrouve sur le SPI (fréquence, taille du mot, mode $0, \ldots$).

En mode esclave, le système devra pouvoir récupérer les informations qu'il reçoit et ce qu'il doit mettre à disposition lorsque le maître s'adresse à lui. On devra aussi extraire les informations du bus (fréquence, taille du mot, mode utilisé, ...).

2.4 Mode avancé

Le système devra pouvoir intégrer un mode avancé qui permettrait d'utiliser les mêmes fonctionnalités que l'IHM propose, mais à partir d'un bus UART.

A partir d'une console, on devra pouvoir s'adresser au boîtier et ainsi récupérer les informations que l'IHM possède mais aussi de pouvoir le piloter (générer un flux vidéo sur le port HDMI, ...).

2.5 Alimentation

Le boîtier, sera alimenté en 5V par une alimentation externe.

3 Solution proposé




FIGURE 1 – Schèma bloc du système

Sur la figure 1, on a schéma bloc qui montre une solution pour réaliser ce projet.

La génération du flux vidéo et l'analyse du flux vidéo utiliseront chacun, un FPGA qui viendront s'interfacer avec leurs connecteurs et un microcontrôleur. On pourrait tout regrouper dans une seule puce FPGA mais cela coûterait plus cher et le développement serait plus complexe que le séparer en deux.

Pour la génération vidéo on pourra fournir le code nécessaire pour générer le flux vidéo ainsi que la génération de la mire.

Pour la partie des bus de communication, on utilisera un des deux FPGAs qui pourra transmettre et recevoir.

On utilisera alors un microcontrôleur qui permettrait d'orchestrer les deux FPGA. Le microcontrôleur devra aussi gérer l'affichage de l'IHM et jouera le rôle d'afficher les informations vidéo ou de transmettre la configuration vers le FPGA. Le moyen de communication qui se fera avec les FPGA n'a pas été défini, les étudiants pourront alors choisir quel type de communication qu'ils veulent mettre en place (SPI, I2C, ...). De même pour le mode de communication pour l'IHM.

Une interface entre le microcontrôleur et le PC devra être faite pour avoir accès aux informations que l'IHM possède mais aussi pour pouvoir piloter le boitier à partir d'un PC.

Le type de microcontrôleur n'a pas été défini, les étudiants pourront choisir le microcontrôleur qu'ils désirent pour pouvoir accomplir ce projet.