국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

보안 과제( ), 일반 과제(○) / 공개(○), 비공개( ), 발간등록번호( )
정보통신·방송 연구개발 사업 최종보고서

2016-0-00209

(LPWA-2세부) 저전력 광역(LPWA) IoT Connectivity를 위한 지능형 반도체 기술 개발 최종 보고서

2019. 02. 14.

주관연구기관 / ㈜에어포인트
참여연구기관 / ㈜네스랩
㈜알씨엔
올래디오(주)
한국과학기술원
협동연구기관 / 한국전자통신연구원

과학기술정보통신부
정보통신기획평가원

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

제 출 문

과학기술정보통신부 장관 귀하

"정보통신·방송연구개발에 관한 기술개발"(총 수행기간 : 2016. 4. 1. ~ 2018. 12. 31.)과제의 최종보고서 8부를 제출합니다.

2019. 2. 14.

주 관 기 관 명 : ㈜에어포인트 (대표자) 백승준 (인)

협동연구기관명 : 한국전자통신연구원 (대표자) 이상훈 (인)

총괄책임자 : 백승준

협동연구기관책임자 : 박태준

1. 동 보고서상의 기재 내용이 사실임을 확약하며, 만약, 사실이 아닐 경우 과학기술기본법 제 11조의2 및 정보통신·방송 연구개발사업 관리 규정 제 11조에 따라 참여제한·환수 등의 어떠한 불이익도 감수하겠습니다.
2. 정보통신·방송연구개발 관리규정 제36조에 따른 보고서 공개·활용에 동의합니다.

※ *(인)은 1장에 찍는 것이 원칙이나, 불가피한 경우 개별적으로 가능*

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

제 출 문

과학기술정보통신부 장관 귀하

"정보통신·방송연구개발에 관한 기술개발"(총 수행기간 : 2016. 4. 1. ~ 2018. 12. 31.)과제의 최종보고서 8부를 제출합니다.

2019. 2. 14.

주 관 기 관 명 : ㈜에어포인트 (대표자) 백승준 (인)

참 여 기 관 명 : ㈜네스랩 (대표자) 이재호 (인)

참 여 기 관 명 : ㈜알씨엔 (대표자) 임춘식 (인)

참 여 기 관 명 : 올래디오㈜ (대표자) 이주연 (인)

참 여 기 관 명 : 한국과학기술원 (대표자) 신성철 (인)

총괄책임자 : 백승준

참여기관책임자 : 이유성

참여기관책임자 : 신광균

참여기관책임자 : 김세훈

참여기관책임자 : 한영남

1. 동 보고서상의 기재 내용이 사실임을 확약하며, 만약, 사실이 아닐 경우 과학기술기본법 제 11조의2 및 정보통신·방송 연구개발사업 관리 규정 제 11조에 따라 참여제한·환수 등의 어떠한 불이익도 감수하겠습니다.
2. 정보통신·방송연구개발 관리규정 제36조에 따른 보고서 공개·활용에 동의합니다.

※ *(인)은 1장에 찍는 것이 원칙이나, 불가피한 경우 개별적으로 가능*

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

보고서 요약서

과제번호	2016-0-00209	총 수행기간	2016.04.01 ~ 2018.12.31	단계구분	*단계없음*
세부사업명	ICT융합산업원천기술개발사업				
연구과제명	총괄과제명	저전력 광역(LPWA) IoT 네트워크 및 지능형 반도체 기술 개발			
	과제명	저전력 광역(LPWA) IoT Connectivity를 위한 지능형 반도체 기술 개발			
총괄책임자	백승준	총 연구기간 참여 연구원 수	총: 49명 내부: 49명 외부: 명	총 연구개발비	정부: 5,140,000천원 민간: 1,714,500천원 계: 6,854,500천원
주관기관명 및 소속 부서명	㈜에어포인트			참여기관명 ㈜네스랩 / ㈜알씨엔 / 올래디오㈜/ 한국과학기술원	
국제공동연구	상대국명: -			상대국 연구기관명: -	
위탁연구	연구기관명: 성균관대학교 산학협력단 연구기관명: 서울대학교 산학협력단			연구책임자: 양영구 연구책임자: 이광복	

※ 국내·외의 기술개발 현황은 연구개발계획서에 기재한 내용으로 갈음

연구개발성과의 보안등급 및 사유	-

9대 성과 등록·기탁번호

구분	논문	특허	보고서 원문	연구시설·장비	기술요약 정보	소프트웨어	화합물	생명자원		신품종	
								생명정보	생물자원	정보	실물
등록·기탁번호	3(SCI)	2(등록)	-	-	-	-	-	-	-	-	-

'연구성과 관리·유통 전담기관 지정 고시' 참조

국가과학기술종합정보시스템에 등록한 연구시설·장비 현황

구입기관	연구시설·장비명	규격 (모델명)	수량	구입연월일	구입가격 (천원)	구입처 (전화)	비고 (설치장소)	NTIS 등록번호

■ LPWA IoT를 지원하는 저전력 SoC 개발 ❍ 다중대역/다중채널, 가변 전송속도 지원 RF 송수신 IP 개발 ❍ RF, Modem, Low MAC 및 MCU가 모두 내장된 저전력 SoC 개발 ■ 다중모드 광역 IoT 단말용 디지털 베이스밴드 모뎀 개발 ■ LPWA IoT용 SoC가 적용된 초소형 모듈(EDK) 개발 ❍ 실용화 기반 IoT 단말 및 검증용 IoT 기지국 시제품 개발	보고서 면수 143

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

요약문

연구의 목적 및 내용	■ **최종목표 : 광역 커버리지에서 장기간 운용 가능한 저비용/저전력/비면허대역 IoT Connectivity용 지능형반도체 SoC 칩 개발** ❍ 비면허 대역의 광역 IoT Connectivity용 다중대역 저전력 RF 칩 개발 ❍ 다중모드(NB+SS)* 광역 IoT 단말용 저에너지 무선 Connectivity 칩 개발 ❍ 광역 IoT 무선 Connectivity 물리계층 모델링 및 에뮬레이터 개발 ❍ 광역 IoT Connectivity 물리계층 기술 표준화 추진 ❍ 기능: 다중 모드 지원(NB/SS) 저전력 기능 SoC ❍ 성능: Data Rate 0.5~50kbps, 거리 10km 이상, 수신감도 -135dBm 이하 에너지 효율 (10년/5wh)
연구개발성과	■ LPWA IoT용 다중대역 저전력 RF IP 및 기술 개발[에어포인트] ❍ 장거리 통신용 다중대역 고감도 안테나 개발 완료 ❍ 다중대역/다중채널, 가변 전송속도 지원 RF 송수신 IP 개발 완료 ■ LPWA IoT를 지원하는 저전력 SoC 개발[에어포인트] ❍ RF, Modem, Low MAC 및 MCU가 모두 내장된 저전력 SoC 개발 완료 ■ 다중모드 광역 IoT 단말용 디지털 베이스밴드 모뎀 개발[네스랩] ❍ 다중모드 광역 IoT 용 물리계층 전송 규격 설계 완료 ❍ 다중모드 광역 IoT 단말용 디지털 베이스밴드 모뎀 IP 개발 완료 ❍ 다중모드 광역 IoT 칩 탑재용 AES 암호화 모듈 IP 개발 완료 ■ 최종 결과물 ❍ HW(칩) : 저비용/저전력/비면허대역 IoT 커넥티비티 SoC칩 [에어포인트] ❍ HW(모듈) : LPWA IoT용 SoC가 적용된 초소형 모듈(EDK) [에어포인트] ❍ HW(안테나) : 다중대역 고감도 안테나 [에어포인트] ❍ SYS(IP) : 다중대역 지원 저전력 RF 송수신기 IP [에어포인트] ❍ SYS(IP) : 다중모드 (NB+SS) LPWA IoT 모뎀 IP [네스랩] ❍ SYS(IP) : 암호화 연동 기술 (AES 암호화 모듈 IP) [네스랩] ❍ SW : 통합 SoC 개발 환경 ❍ SW : 시험용 MAC 알고리즘 ❍ HW : 실용화 기반 IoT 단말 시제품 ❍ HW : 검증용 IoT 기지국 시제품
연구개발성과의 활용계획 (기대효과)	실시간 센싱, 제어 및 예측이 필요한 응용 분야이며, 아울러 본 과제 수요기업의 연관사업인 물류추적 및 Tracking 분야에 결과를 활용할 수 있을 것으로 예측됨. - 원격검침 분야/스마트 시티/빌딩자동화 - 스마트 헬스케어/농업 및 환경 감시 분야 등

국문핵심어 (5개 이내)	저전력 광역 네트웍	사물인터넷	비면허대역 통신	협대역 통신	확산 통신
영문핵심어 (5개 이내)	LPWA Network	IoT	Unlicensed Communication	Narrow Band Com	Spread Spectrum

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

〈 목 차 〉

1. 연구개발과제의 개요 ····· 1
1-1. 연구개발 목적 ····· 1
1-2. 연구개발의 필요성 ····· 1
1-3. 연구개발 범위 ····· 3
가. 주요 기술(또는 규격) ····· 3
나. 주요 성능치 ····· 3
다. 핵심 기술 ····· 4
라. 적용범위(또는 서비스) ····· 4
마. 표준화 추진 목표 ····· 4
바. 주요 성능 지표 정의 및 목표치 근거 ····· 4

2. 연구수행내용 및 성과 ····· 6
2-1. 1차년도 ····· 6
가. 주관기관(에어포인트) : LPWA IoT용 다중대역 저전력 RF IP 기술 개발 ····· 6
나. 참여기관1 - 네스랩 : 다중모드 광역 IoT 단말용 디지털 베이스밴드 모뎀 개발 ····· 14
다. 참여기관2 - 알씨엔 : 기존 상용칩 기반의 Emulator 개발 ····· 23
라. 참여기관3 - 올래디오 : LPWA IoT SoC/모듈/플랫폼 시험 및 서비스 개발 ····· 26
마. 참여기관4 - 카이스트 : LPWA IoT PHY 및 MAC 계층 기술 조사 ····· 28
2-2. 2차년도 ····· 33
가. 주관기관 - 에어포인트 : LPWA IoT를 지원하는 저전력 RFIC 및 디지털 SoC 개발 ····· 33
나. 참여기관2 - 네스랩 : 다중모드 광역 IoT 단말용 디지털 베이스밴드 모뎀 개발 ····· 42
다. 참여기관2 - 알씨엔 : PHY/RF 칩 검증용 에뮬레이터 및 검증용 게이트웨이 개발 ····· 55
라. 참여기관4 - 올래디오 : LPWA IoT SoC/모듈 시험검증 ····· 59
마. 참여기관4 - 카이스트 : LPWA IoT PHY 및 MAC 계층 기술 연구 ····· 63
2-3. 3차년도 ····· 66
가. 주관기관 - 에어포인트 : LPWA IoT용 저전력/고감도 SoC 개발 ····· 66
나. 참여기업1 - 네스랩 : 다중모드 광역 IoT 단말용 디지털 베이스밴드 모뎀 개발 ····· 83
다. 참여기관2 - 알씨엔 : LPWA SoC 검증용 에뮬레이터 및 검증용 게이트웨이 개발 ····· 96
라. 참여기관3 - 올래디오 : LPWA IoT SoC/모듈/플랫폼 시험 및 서비스 개발 ····· 118
마. 참여기관4 - 카이스트 : LPWA IoT 표준화 기고 및 기술 연구 ····· 129

3. 목표 달성도 및 관련 분야 기여도 ····· 134
3-1. 목표 ····· 134
3-2. 목표 달성여부 ····· 135
3-3. 목표 미달성 시 원인(사유) 및 차후대책(후속연구의 필요성 등) ····· 137

4. 연구개발성과의 활용 계획 등 ····· 138
4-1. 향후 5년간 성과활용·확산 활용방안 및 계획(활동계획) ····· 138
4-2. 주요 성과활용 (기대)성과목표 ····· 139
가. 정성적 목표 ····· 139
나. 정량적 목표 ····· 139

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

4-3. 성과활용 · 관리 추진체계 ····· 139
4-4. 기타 ····· 139

붙임 1. 사업화대상기술별 기술명세서 ····· 140
붙임 2. 자체 보안관리 진단표 ····· 143

〈 표 목 차 〉

표 1 채널 대역폭/물리계층 전송률 및 다중모드 따른 RF Sensitivity ····· 4
표 2 다중 대역 RF Module 주요 블록 및 파라미터 ····· 10
표 3 다중대역 저전력 RF Transceiver 설계 주요 성능 ····· 36
표 4 RXDFE/TXDFE 주요 기능 ····· 38
표 5 Sensitivity(수신감도) 검증 ····· 40
표 6 가변데이터 전송률 검증 ····· 41
표 7 다중모드지원 검증 ····· 41
표 8 LPWA IoT용 SoC RF IP 설계 주요 성능 ····· 68
표 9 수신부(RX) 성능 검증 데이터 ····· 75
표 10 송신부(TX) 성능 검증 데이터 ····· 76
표 11 위상동기회로(PLL) 성능 검증 데이터 ····· 79
표 12 RF Sensitivity 검증 데이터 ····· 80
표 13 다중모드/채널 지원 검증 데이터 ····· 80
표 14 가변데이터 전송률 검증 데이터 ····· 81
표 15 에너지 효율 시험 조건 ····· 82
표 16 에너지 효율 시험 모드 ····· 82
표 17 에너지 효율(Internal CPU Mode) 검증 데이터 ····· 82
표 18 에너지 효율(External CPU Mode) 검증 데이터 ····· 83
표 19 MIPS memory base address ····· 97
표 20 MIPS ISR(interrupt service routine) ····· 98
표 21 필드 테스트 시험 결과 ····· 125
표 22 High Band(917~923.5MHz) 통신 거리 검증 결과 ····· 127
표 23 Low Band(262~264MHz) 통신 거리 검증 결과 ····· 127

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

〈 그 림 목 차 〉

그림 1 사물인터넷 시장의 변화 ····1
그림 2 다중대역 RF Module 구성도 ····6
그림 3 다중대역 저전력 RF IP 블록 구성도 ····7
그림 4 다중대역 저전력 RF IP 전원 구성도 ····8
그림 5 SoC Core IP 구성도 ····8
그림 6 다중대역 안테나 및 안테나 측정 환경 ····9
그림 7 다중대역 RF Module ····9
그림 8 다중대역 저전력 1차 RF IP, RF TOP Schematic ····10
그림 9 다중대역 저전력 1차 RF IP, TX TOP Schematic ····10
그림 10 다중대역 저전력 1차 RF IP, RX TOP Schematic ····11
그림 11 다중대역 저전력 1차 RF IP, PLL TOP Schematic ····11
그림 12 다중대역 저전력 1차 RF IP, BGR TOP Schematic ····12
그림 13 다중 대역 안테나 Gain 측정 결과 ····12
그림 14 다중 대역 안테나 Network Data ····13
그림 15 다중 대역 안테나 262MHz 2D Radiation pattern ····13
그림 16 다중 대역 안테나 920MHz 2D Radiation pattern ····13
그림 17 NB/SS 모드 프레임 구성 및 운용 ····15
그림 18 베이스밴드 모뎀 IP Top 구조 ····15
그림 19 NB 12.5kHz 스펙트럼 동기/복조 결과 ····16
그림 20 검증용 HW 플랫폼 보드 ····16
그림 21 모뎀 분석 장치 ····16
그림 22 시간 동기 검출 성능 및 주파수 옵셋 검출 성능 ····19
그림 23 LPWA IoT 단말용 모뎀 시험 환경 ····21
그림 24 PHY Header/Payload 복호 및 측정 결과 ····21
그림 25 MAC 개발용 H/W 블록도 ····23
그림 26 메인보드 & 베이스보드 H/W 블록도 ····23
그림 27 단말 동작 흐름도 ····24
그림 28 게이트웨이 & 단말 동작 흐름도 ····24
그림 29 메인보드 & 베이스보드 하드웨어형상 ····25
그림 30 모뎀 레지스터 설정 신호 파형 ····25
그림 31 모뎀 데이터 송신 신호 파형 ····25
그림 32 모뎀 데이터 수신 신호 파형 ····25
그림 33 시스템 구조 및 상세 블록도 ····26
그림 34 모뎀과 RF 인터페이스 설계도 ····26
그림 35 기지국 기구 형상 ····27
그림 36 1차년도 검증 시험 환경 ····27
그림 37 기지국 보드 부품 배치도 & 기지국 기구 형상 ····28
그림 38 LoRa 기반 상용 게이트웨이 및 단말 형상 ····28
그림 39 기지국 및 단말 RF 출력 파형 ····28
그림 40 LPWA IoT RFIC/Modem IC 인터페이스 블록 구성도 ····33
그림 41 Low Band TX TOP test bench 및 시뮬레이션 결과 ····33

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

그림 42 High Band TX TOP test bench 및 시뮬레이션 결과 ····34
그림 43 Low Band RX TOP test bench 및 시뮬레이션 결과 ····34
그림 44 High Band RX TOP test bench 및 시뮬레이션 결과 ····34
그림 45 ADC TOP test bench 및 시뮬레이션 결과 ····34
그림 46 DAC TOP test bench 및 시뮬레이션 결과 ····34
그림 47 PLL TOP test bench 및 시뮬레이션 결과 ····35
그림 48 LPWA SoC Core IP 구조도 ····35
그림 49 LPWA RFIC TOP Schematic & Layout ····37
그림 50 RXDFE 구성도 ····37
그림 51 TXDFE 구성도 ····37
그림 52 LPWA RFIC(DAVINCI_R1), Modem IC(DAVINCI_R2) Chip ····38
그림 53 LPWA IoT용 RFIC 검증용 보드 ····39
그림 54 LPWA RFIC 인터페이스 보드 ····39
그림 55 LPWA 다중대역 저전력 RFIC 제어 SW ····40
그림 56 LPWA RFIC, Modem FPGA 성능 검증 환경 ····40
그림 57 RF 주파수 지원 ····42
그림 58 LPWA IoT 1차 SoC 용 베이스밴드 모뎀 IP Top 블록도 ····44
그림 59 LPWA IoT 1차 SoC 용 베이스밴드 모뎀 IP 저전력 설계 ····45
그림 60 베이스밴드 모뎀 FPGA 플랫폼 및 연동시험 환경 ····45
그림 61 1차 SoC 칩 시험/검증용 HW 시작품 ····47
그림 62 동기부 시뮬레이션: 1) 동기 검출, 2) FO 추정 성능 ····49
그림 63 BLER 시뮬레이션: Repetition 모드@BW 200kHz ····49
그림 64 베이스밴드 모뎀 자체 연동시험 환경 ····51
그림 65 BLER 성능 비교: 시뮬레이션 vs. 측정 결과 ····52
그림 66 모뎀 FPGA + DAVINCI-R1 RFIC 연동시험 환경 ····54
그림 67 동기부 비교: 1) 동기 검출, 2) FO 추정 성능 ····55
그림 68 DAVINCHI R2 평가보드 회로도 ····55
그림 69 Test MAC 프레임 구성도 ····56
그림 70 동작 상태 천이도 ····57
그림 71 검증용 게이트웨이 회로도 ····57
그림 72 시험용 S/W 구성 및 운용 디버깅 화면 ····58
그림 73 검증용 단말 및 게이트웨이 형상 ····59
그림 74 LPWA 기지국 측정 Data 출력 화면 ····59
그림 75 FSL, Fade Margin 적용 ····60
그림 76 MAXIM 제공 툴 사용 ····60
그림 77 성능 시험을 위한 시험 환경 ····60
그림 78 기지국 설치 현장 환경 ····61
그림 79 1차 성능 검증 시험 위치 및 결과 ····61
그림 80 2차 성능 검증 시험 위치 및 결과 ····61
그림 81 차 성능 검증 시험 위치 및 결과 ····62
그림 82 LPWA 단말 및 기지국 출력 특성 ····62
그림 83 LPWA 무선망 설계 비교 분석 결과 ····62
그림 84 Link Budget 산출 방식 결정 ····63

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

그림 85 LPWA IoT용 SoC 블록 구성도 ····66
그림 86 Low Band TX TOP test bench 및 시뮬레이션 결과 ····66
그림 87 High Band TX TOP test bench 및 시뮬레이션 결과 ····67
그림 88 Low Band RX TOP(w/ ADC) test bench 및 시뮬레이션 결과 ····67
그림 89 High Band RX TOP(w/ ADC) test bench 및 시뮬레이션 결과 ····67
그림 90 Clock GEN TOP test bench 및 시뮬레이션 결과 ····67
그림 91 PLL TOP test bench 및 시뮬레이션 결과 ····68
그림 92 LDO TOP test bench 및 시뮬레이션 결과 ····68
그림 93 ADC TOP test bench 및 시뮬레이션 결과 ····68
그림 94 DAC TOP test bench 및 시뮬레이션 결과 ····68
그림 95 LPWA IoT SoC Core IP 구성도 ····69
그림 96 LPWA IoT Boot Sequence ····70
그림 97 MIPS32 microAptiv UP Core 구성도 ····70
그림 98 SPI Host Interface(HIF) ····71
그림 99 LPWA IoT SoC Die ····72
그림 100 LPWA IoT용 SoC Package PCB ····72
그림 101 LPWA SoC Package ····73
그림 102 LPWA IoT SoC PIN MAP ····73
그림 103 LPWA IoT SoC RF Module ····74
그림 104 RF IP 인터페이스 보드 ····74
그림 105 LPWA IoT용 SoC RF IP 검증 환경 ····75
그림 106 HB/LB TX Spectrum(BW=6.25KHz, w/ 2dB loss) ····76
그림 107 HB/LB TX Spectrum(BW=12.5KHz, w/ 2dB loss) ····76
그림 108 HB/LB TX Spectrum(BW=25KHz, w/ 2dB loss) ····77
그림 109 HB/LB TX Spectrum(BW=50KHz, w/ 2dB loss) ····77
그림 110 HB/LB TX Spectrum(BW=100KHz, w/ 2dB loss) ····77
그림 111 HB/LB TX Spectrum(BW=200KHz, w/ 2dB loss) ····77
그림 112 HB/LB TX Spectrum(BW=400KHz, w/ 2dB loss) ····78
그림 113 HB/LB TX Spectrum(BW=800KHz, w/ 2dB loss) ····78
그림 114 HB/LB TX Spectrum(BW=1600KHz, w/ 2dB loss) ····78
그림 115 RF 주파수 검증 데이터 ····79
그림 116 리니어 레귤레이터(LDO) 성능 검증 데이터 ····79
그림 117 LPWA IoT용 SoC 성능 검증 환경 ····80
그림 118 다중채널 모드 Spectrum(50KHz=25KHz X 2) ····81
그림 119 다중채널 모드: 최대 2채널 구현 ····85
그림 120 동기부 블록도 ····86
그림 121 FPGA 리소스 비교: R2 vs. R3 ····87
그림 122 Normal mode Tx 운용 ····87
그림 123 Normal mode Rx 운용 ····88
그림 124 DAVINCI R3 모뎀 시험용 HW 시작품 보드 ····89
그림 125 LPWA IoT 최종 DM UI ····89
그림 126 베이스밴드 SoC 플랫폼 기반 검증 환경 ····90
그림 127 채널 대역폭 모드: MC/NB 모드 결과 ····91

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

그림 128 채널 대역폭 모드: NB/SS 모드 결과 ····92
그림 129 Test case 정의 ····93
그림 130 Test case 시험 결과 ····93
그림 131 BLER 성능 비교: 2차 SoC용 FPGA vs. R3 ····94
그림 132 LPWA IoT DM 채널 모니터링 운용 결과 화면 ····96
그림 133 MIPS 메모리 맵 ····97
그림 134 SPI HIF 타이밍도 ····99
그림 135 SPI HIF packet format ····100
그림 136 SPI HIF address decording ····100
그림 137 SPI HIF packet format example ····100
그림 138 LPWA IoT용 SoC기반 단말 및 게이트웨이 S/W 구조 ····101
그림 139 PHY/RF 칩 EDK 보드 회로도 ····102
그림 140 LPWA SoC 검증용 EDK 보드 회로도 ····103
그림 141 공급 전압에 따른 동작 클럭 및 전류 소모 ····104
그림 142 LPWA SoC 검증용 EDK SW 컴파일 화면 ····107
그림 143 Fusing file 설정 ····108
그림 144 단말/게이트웨이 S.W 구조 : main 함수 call graph ····110
그림 145 InitLpwaChip 함수 call graph ····113
그림 146 LPWA IoT용 SoC 기반 단말 및 게이트웨이 S/W 실행화면 ····116
그림 147 PHY/RF 칩 EDK 보드 형상 ····117
그림 148 SoC EDK 보드 형상 ····117
그림 149 모니터링 GUI 동작 화면 ····118
그림 150 LPWA SoC 검증용 게이트웨이 회로도 ····119
그림 151 LPWA SoC 검증용 게이트웨이 형상 ····124
그림 152 LPWA IoT 시험 구성도 ····124
그림 153 시험용 LPWA 단말 형상 ····124
그림 154 필드 테스트 위치 및 장비 설치 ····125
그림 155 통신거리 검증 Module ····126
그림 156 송신단 위치와 GPS 좌표 ····126
그림 157 수신단 위치와 GPS 좌표 ····126
그림 158 통신거리(10.54Km) 필드 테스트 ····127
그림 159 LPWA IoT SoC 필드테스트(세종시청 인근) ····128
그림 160 Point 1 필드테스트 PER 결과 ····128
그림 161 Point 2 필드테스트 PER 결과 ····129
그림 162 Point 3 필드테스트 PER 결과 ····129

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

1. 연구개발과제의 개요

1-1. 연구개발 목적

■ 우리사회는 산업혁명(오프라인), 정보화혁명(온라인)을 거쳐 모든 것이 연결되는 4 차 산업혁명의 초연결혁명(온-오프라인 융합)이 진행 중 임.

■ 현재 IoT 시범서비스 등에 적용중인 단말, 노드 및 센서들은 대부분 크기와 소모 전력이 큰 고가의 외국산 제품이고, 일부 품목에 한해 국산 제품이 개발되고 있으나, 아직 상용화되지는 못 하고 있는 실정임.

■ 다변하는 디지털 IT 기기의 시장 지배력 강화를 위해 사물인터넷을 위한 IoT 의 핵심 통신 부품을 개발하여, 국내 사물인터넷 시장의 주요 통신 부품을 공급하고, 해외 시장에 고 부가가치 기술을 기반으로 글로벌 시장 경쟁력을 갖춤.

1-2. 연구개발의 필요성

■ 포스트 스마트폰 기술인 IoT 의 핵심 통신 부품을 개발함으로써 다변하는 디지털 IT 기기의 시장 지배력 강화

- 2023 년까지 30 억개 이상의 LPWA 연결이, 기존 이동통신 서비스와 공존하는, 신규 서비스로 등장하며 새 시장을 형성할 것으로 예상 (Machina Research)

- Sigfox, LoRa, Weightless sig., Ingenu(On-Ramp) 등 다양한 형태의 LPWA 기술선점 경쟁 및 시장진입 노력 중

- 시장 지배적 사업자와 표준이 없는 초기상황에서, 특정 외국벤더 칩셋/플랫폼/IPR 종속성을 탈피하고 국가 경쟁력과 IoT 시장 확대를 위한 핵심기술 개발이 필요한 시기

■ 우리사회는 산업혁명(오프라인), 정보화혁명(온라인)을 거쳐 모든 것이 연결되는 초연결혁명(온-오프라인 융합) 진행 중

■ 사람, 사물, 공간, 데이터 등 모든 것이 인터넷으로 서로 연결되어, 정보가 생성·수집·공유·활용되는 사물인터넷(Internet of Things: IoT) 등장



그림 3 사물인터넷 시장의 변화

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

■ (시장 전망) IoT 핵심 통신 부품 칩에 대한 시장분석 자료에 따르면 '20 년까지 450 억 달러의 시장이 형성될 것으로 전망 (Gartner 2014)

■ 현재 인터넷에 연결된 사물은 향후 연결가능한 사물의 1% 미만으로, 연결 확대 과정에서 모든 분야에 파괴적 혁신을 유발하여, 신산업 창출, 생산성·효율성 제고, 사회현안 해결 및 삶의 질 향상

- 연결된 사물 수 '13 년 26 억개 → '20 년 260 억개로 10 배 이상 증가(Stracorp, 가트너, 2013)

- 사물인터넷은 2020 년까지 전 세계 기업 총이익을 21% 성장시키는 잠재력을 지닌 기술로, 향후 10 년간('13 ~ '22) 19 조불(공공 4.6 조불, 민간 14.4 조불)의 경제효과 창출 추정(Cisco, 2013)

■ 현재 IoT 시범서비스 등에 적용중인 단말, 노드 및 센서들은 대부분 크기와 소모 전력이 큰 고가의 외국산 제품이고, 일부 품목에 한해 국산 제품이 개발되고 있으나, 아직 상용화되지는 못 하고 있는 실정임

- IEEE802.15.4 및 ZigBee 응용에 집중된 기술 의존으로, IoT 의 다양성을 지원하지 못하는 기술적 한계를 보이고 있음

■ 미국, 일본, EU 등은 IoT 를 장기적인 관점에서 핵심성장산업으로 육성하기 위한 기술개발, 표준 주도 및 보급 활성화 등의 정책을 추진 중임

- 유럽 : HORIZON 2020 전략을 통해 스마트 라이프 사회 구현
  * IoT, 클라우드, 빅데이터, 5G 를 연계한 중대형 연구개발 추진 (약 110 조원)
  * 독일은 IoT 을 활용한 미래 제조업 선점을 위한 'Industry 4.0' 추진
- 미국 : '스마트 아메리카' 전략을 통해 더 나은 미국 건설을 위한 성장 동력 마련.
  * IoT 를 활용하여 8 개 챌린지 분야의 실증사업 추진(100 개 기관, 24 개 사업으로 확대).
  * 홈/빌딩, 기후/환경, 재난 대응, 제조, 교통, 헬스케어, 에너지, 보안
- 일본 : Active Japan ICT 전략을 통해 신산업 창출 및 글로벌 시장 선점
  * 장기 침체된 일본 사회와 경제 활성화를 위한 IoT 기반 ICT 활용 촉진 전략
  * 쾌적한 생활, 고품질 콘텐츠, 강한 보안, 빅데이터 활용 경제・사회 성장, 견고한 인프라
- 중국 : Sensing China(感知中國) 전략을 통해 편리한 스마트 시티 건설 사물망 12 차 5 개년(11 년 ~15 년) 발전계획을 수립하여 IoT 시범사업 추진
  * 강소성 무석시, 우시 등 193 개 IoT 시범도시를 선정하여 실증사업 추진

■ 정부는 사물인터넷의 기회와 도전에 선제적으로 대응하는 "사물인터넷 기본계획" 을 2014 년 5 월 발표하였음

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

1-3. 연구개발 범위

가. 주요 기술(또는 규격)

- LPWA IoT 를 지원하는 저전력 SoC 개발
  · RF, Modem, Low MAC 및 MCU 가 모두 내장된 저전력 SoC 개발

- LPWA IoT 용 다중대역 저전력 RF IP 및 기술 개발
  · 장거리 통신용 다중대역 고감도 안테나 개발
  · 다중대역 지원 저전력 RF Front-End 개발
  · 다중대역/다중채널 및 가변 전송속도 지원 가능한 RF 송수신 IP 개발

- 다중모드(NB+SS) 광역 IoT 단말용 저에너지 무선 Connectivity 칩 개발
  · 다중모드 (NB + SS) 지원 디지털 베이스밴드 전송 기능
  · 저전력/광역 연결을 위한 물리계층 규격
  · 효율 최적화를 위한 다중 채널/가변 전송속도 지원 기능
  · 다중모드 지원 Low-MAC 기능
  · 다중모드 PHY/MAC/암호화 엔진 연동 기술
  · 양방향 데이터 전송 기능

- 광역 IoT 무선 Connectivity 물리계층 모델링 및 에뮬레이터(IEEE802.15.4K 기반) 개발
  · LPWA 매체제어 기능
  · LPWA SoC 칩 시험분석 기능
  · LPWA 네트워킹 연동시험 기능
  · LPWA SoC 칩 에뮬레이터 개발
  · LPWA IoT 단말 시제품 연동시험

- 광역 IoT Connectivity 물리계층 기술 표준화 추진

나. 주요 성능치

- RF 주파수 : 917~923.5MHz, 262~264 MHz 대역
- RF 잡음지수(Noise Figure) : 5dB
- PA(Power Amplifier) 출력 파워 : 15dBm
- RF Sensitivity : -135dBm (100bps 급)
- 데이터 전송률 : 0.1 ~ 50kbps (물리계층 전송률)
- 거리 (Coverage) : 10 km 이상
- 지원 다중 모드 : NB 모드, SS 모드
- 에너지 효율 :10 년 5Wh 이상
- 표준화 : 국내외 표준 기고서 채택 3 건 이상

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

표 1 채널 대역폭/물리계층 전송률 및 다중모드 따른 RF Sensitivity

대역폭/전송률	RF Sensitivity		
	NB 모드	SS 모드	SF (확산계수)
100Hz/100bps 급	-139 dBm	-	-
10kHz/6.4kbps 급	-120 dBm		
200kHz/125bps 급	-	-137 dBm	1024
200kHz/200bps 급	-	-135 dBm	1024
200kHz/2kbps 급	-	-125 dBm	64

다. 핵심 기술

- 다중대역/다중채널 및 가변 전송속도 지원 가능한 RF 송수신 IP 설계 기술
- 저비용/저전력/비면허대역 IoT Connectivity 용 지능형 반도체 칩/SoC
- 저전력/광역 연결을 위한 물리계층 전송 규격
- 저전력/저비용 HDL 기반 모뎀 구현 기술

라. 적용범위(또는 서비스)

- 저전력 기반 LPWA 기술이 적용되는 IoT 분야 중 Health Care, 다양한 측정 분야, 소용량 Data rate 가 적용되는 다양한 제어 분야, 보안시스템에 활용 가능
- 본 사업 추진 결과 확보되는 기술은 IoT 서비스 분야 발굴에 대한 Reference 기술로 활용 가능하여 해외 기술에 의존하고 있는 IoT 핵심 기술을 확보 가능함으로써 IoT 기술 국산화 확보 가능

마. 표준화 추진 목표

- 국내 : 한국정보통신기술협회(TTA) 및 국내 표준화단체 기고서 2 건 제출, 1 건 채택
- 국외 : IEEE 및 국제표준화 기관 기고서 1 건 제출

바. 주요 성능 지표 정의 및 목표치 근거

❍ **RF Sensitivity : -135dBm (100bps 급)**

[성능 지표 정의]

- RF Sensitivity: 수신기에 요구되는 성능으로 동작하기 위한 최소 입력(수신) 신호로 원하는 SNR(신호대잡음비) 또는 BER(비트오율)를 만족시킬 수 있는 최소한의 수신 전력 레벨 값으로 정의됨

[성능목표치 근거]

- 도심 환경용 SS 모드를 가정하여 아래 기준에 의거한 수치
- RF 잡음지수 : 5dB 가정, 열잡음 : -174dBm/Hz, 주파수 대역폭 : 200KHz

❍ **데이터 전송률 : 0.1 ~ 50kbps**

[성능 지표 정의]

- 데이터 전송률 : 상하향 링크 물리계층 데이터 전송률을 의미하며, bps (1 초 당

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

전송 bit 수)로 정의함

[성능목표치 근거]

- 다양한 규격의 광역 IoT 단말에 대한 개별 데이터 요구량을 만족하기 위해 물리 계층 전송 규격에서 다중 데이터 전송률 지원 가능하도록 규정
- 각 주파수 대역에서 지원 가능한 가변 데이터 전송 모드를 규격을 통해 제시함

○ **거리 (Coverage) : 10 km 이상**

[성능 지표 정의]

- 거리 (Coverage) : 최대 도달 거리로 정의되며, 경로 감쇄 모델을 통한 무선 링크 버짓 계산을 통해 계산됨.

[성능목표치 근거]

- 광역 IoT 단말 서비스를 위한 최대 도달 거리 요구사항에 의거한 목표 수치로, 농촌, 도시 등의 채널 환경 및 운용 주파수 대역에 적합한 경로 손실 모델을 통해 계산치 및 최대 도달거리 시험을 통해 제시함.
- RF 잡음지수 : 5dB 가정, Rx Sensitivity= -135dBm (100bps 급) 환경에서 경로 손실 모델을 적용하여 계산시, 10km 전송 가능

○ **에너지 효율 : 10 년 이상**

[성능 지표 정의]

- 전송데이터 크기, 전송 주기, 전송 시 소모전류, 대기 전류등을 기반으로 한 에너지 효율 산술 계산됨.

[성능목표치 근거]

- 배터리 전류 용량(B[Ah]), 수신 소모전류(IRX[A]), 송신 소모전류(ITX[A]), 대기전류(ISL[A], 수신시간(TRX[sec/cycle]), 송신시간(TTX[sec/cycle]), 대기 시간(TSL[sec/cycle]), 전송 주기(Tcycle[sec])
- 평균 전류(Imeam[A]) = (IRXTRX+ITXTTX+ISLTSL)/Tcycle
- 배터리 lifetime(TLIFETIME[sec]) = B/Imean

○ **지원 다중 모드 : NB(Narrow Band 모드), SS(Spreading spectrum 모드)**

[성능 지표 정의]

- NB: Narrow Band 모드(농촌형), SS: Spread Spectrum 모드(도시형) 전송 모드로 정의

[성능목표치 근거]

- 물리 계층 규격에 NB/SS 모드에 대한 전송 규격을 정의함으로써, 성능 목표 달성

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

2. 연구수행내용 및 성과

2-1. 1차년도

가. 주관기관(에어포인트) : LPWA IoT용 다중대역 저전력 RF IP 기술 개발

(1) 연구 수행 내용 및 성과

■ 모뎀 개발 및 시스템 검증을 위한 RF 모듈 개발




그림 4 다중대역 RF Module 구성도

■ RF Discrete Board는 900MHz 대역과 200MHz 대역을 구별하여 처리하도록 설계.

■ 각 대역의 선택은 RF Switch에 의해 동작하도록 설계.

■ 각 대역별로 크게 TX Block과 RX Block으로 나누어지며, Local Frequency를 제공하는 PLL 역시 각각 사용되어진다. 실제 IP 설계 시에는 하나의 PLL만이 사용되어지며, 필요한 주파수를 생성하도록 설계.

■ RF Discrete Board는 크게 DAC, ADC 기능을 하는 Analog Front-End Block과 원하는 RF 및 IF 신호를 생성하는 Transceiver Block, 그리고 원하는 신호 레벨을 출력하기 위한 PA 및 낮은 노이즈를 가지는 LNA를 포함하는 RF Front-End Block으로 나누어 설계.

■ 다중대역 저전력 RF IP 1차 설계

■ 수신단(RX) 주요 설계 블록 : 저잡음증폭기(LNA)/수신단 혼합기(Rx Mixer)/채널 선택

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

필터(CSF)/가변이득엠프(VGA)

- 송신단(TX) 주요 설계 블록 : 저역통과필터(LPF) / 송신단 혼합기(TX Mixer) / 송신단 가변 이득엠프(RFVGA) / 드라이브증폭기(DA) / 전력증폭기(PA)
- 위상동기회로(PLL) 주요 설계 블록 : 전압제어발진기(VGA)/페이즈 주파수 검출기(PDF) / 차지 펌프(CP) / 저역통과필터(LPF) / 델타 시그마 모듈레이터(DSM) / 분주기(DIV) / 카운터(COUNTER) / 크리스탈 오실레이터(XO)
- 정전압 발생회로(LDO) : 3.3V → 1.2V 레귤레이터
- 기준 전압/전류 발생회로(BGR)
- 제어회로(SPI)
- 8:1 센서데이터 처리 ADC(gADC)
- 3.3V 배터리로 동작(동작전압 : 1.8V~3.7V) : 전력증폭기(PA) / 정전압 발생회로(LDO) / 8:1 센서데이터 처리용 아날로그-디지털 변환회로(gADC)
- 1.2V 동작 회로(3.3V 동작 회로외 회로)




그림 5 다중대역 저전력 RF IP 블록 구성도

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 6 다중대역 저전력 RF IP 전원 구성도

■ 저전력 SoC Core IP 기본 설계




그림 7 SoC Core IP 구성도

- CPU Core Model : MIPS MicroAptive UC
- MPU(Memory Protection Unit) 포함
- I/D Cache(8kbyte/8kbyte)
- CPU speed/Area 최적화 작업

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

■ 장거리 통신용 다중대역 고감도 안테나 1차 개발



그림 8 다중대역 안테나 및 안테나 측정 환경

■ 다중 대역 안테나 특성

1) 안테나 크기 : 145mm, 11phi/125mm(tilt type)
1) Frequency Band : 262MHz ~ 264MHz, 917MHz ~ 923.5MHz
2) VSWR : < 2.0 : 1 @ 262MHz~264MHz, < 3.0 : 1 @ 917MHz~923.5MHz
3) Radiation Pattern : Omni-directional
4) Polarization : Linear
5) Operational Temperature : -40 도~85 도
6) Contact Type : SMA(M)
7) Impedance : 50 ohm

(2) 개발 항목 및 상세 연구 결과

■ 모뎀 개발 및 시스템 검증을 위한 RF 모듈 개발 결과



그림 9 다중대역 RF Module

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

표 2 다중 대역 RF Module 주요 블록 및 파라미터

RF Module 주요 블록	RF Module 주요 파라미터
• IQ Modultor • Bypassed LNA • IQ Demodulator • 채널선택필터(Active Filter) • 10bit ADC & DAC	• Frequency : 200 ~ 1000MHz • TX output Power : -3dBm • TX Gain Control : 47dB • TX Frequency Control Step : <1Hz • RX Gain Control : ~70dB • RX Frequency Step : <1Hz • ADC&DAC Resolution : 10bit

■ 다중대역 저전력 RF IP 1차 설계 결과




그림 10 다중대역 저전력 1차 RF IP, RF TOP Schematic




그림 11 다중대역 저전력 1차 RF IP, TX TOP Schematic

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 12 다중대역 저전력 1차 RF IP, RX TOP Schematic




그림 13 다중대역 저전력 1차 RF IP, PLL TOP Schematic

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 14 다중대역 저전력 1 차 RF IP, BGR TOP Schematic

■ 장거리 통신용 다중대역 고감도 안테나 1 차 특성

	PwrSum					H(θ=90)				E1(φ=0)				E2(φ=90)			
Freq.	Eff.[%]	Avg.[dBi]	Peak[dBi]	θ[deg]	φ[deg]	Avg.[dBi]	Peak[dBi]	φ[deg]	BW[deg]	Avg.[dBi]	Peak[dBi]	θ[deg]	BW[deg]	Avg.[dBi]	Peak[dBi]	θ[deg]	BW[deg]
262.0000	76.88	-1.14	1.91	135.00	150.00	-1.63	0.92	165.00	106.09	-0.21	1.09	-120.00	999.00	-1.90	1.26	150.00	999.00
265.0000	99.97	0.00	3.07	135.00	135.00	-0.51	2.02	165.00	105.96	0.95	2.19	-120.00	999.00	-0.88	2.42	150.00	999.00

	PwrSum					H(θ=90)				E1(φ=0)				E2(φ=90)			
Freq.	Eff.[%]	Avg.[dBi]	Peak[dBi]	θ[deg]	φ[deg]	Avg.[dBi]	Peak[dBi]	φ[deg]	BW[deg]	Avg.[dBi]	Peak[dBi]	θ[deg]	BW[deg]	Avg.[dBi]	Peak[dBi]	θ[deg]	BW[deg]
917.0000	87.34	-0.59	2.96	75.00	165.00	0.42	2.90	165.00	208.55	-1.21	2.86	-75.00	84.20	-0.55	0.85	90.00	999.00
920.0000	121.95	0.86	4.47	75.00	165.00	1.86	4.42	165.00	203.33	0.27	4.35	-75.00	83.83	0.87	2.26	90.00	999.00
924.0000	98.44	-0.07	3.57	75.00	165.00	0.93	3.54	165.00	200.45	-0.65	3.45	-75.00	83.52	-0.03	1.26	90.00	999.00

그림 15 다중 대역 안테나 Gain 측정 결과

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 16 다중 대역 안테나 Network Data




그림 17 다중 대역 안테나 262MHz 2D Radiation pattern




그림 18 다중 대역 안테나 920MHz 2D Radiation pattern

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

나. 참여기관 1 - 네스랩 : 다중모드 광역 IoT 단말용 디지털 베이스밴드 모뎀 개발

(1) 연구 수행 내용 및 성과

■ 다중모드 광역 IoT 단말용 디지털 베이스밴드 물리계층 (PHY) 설계

○ LPWA IoT 용 물리계층 전송 규격 설계

- 비면허 대역 통신 요구사항 반영 다중모드 PHY 전송 규격 설계

■ 다중모드 [NB/SS] PHY 전송규격 요약

파라미터	규격
주파수 대역	917~923.5, 262~264
다중 모드 PHY 지원	Narrow Band (NB) 모드 Spread Spectrum (SS) 모드
채널 대역폭	NB: 6.25, 12.5, 25kHz SS: 100, 200, 400, 800, 1600(opt.) kHz NB-MC: 50, 100kHz
데이터 전송률	NB: 0.1 ~ [25]kbps (단일 채널) SS: 0.1 ~ 50kbps (200kHz)
최대 PHY Payload 크기	MAC packet: 12~400 Byte
SS 모드 확산 계수	4~4096 (Spreading x Repetition) - Max DSSS SF = [64] - Max Repetition = [64]
채널 코딩 및 변조	길쌈부호 NB: BPSK/QPSK SS: DSSS-BPSK/QPSK
운용 (최종 MAC 협의 결정)	Non-beacon/Beacon 모드 운용 지원 가능 Normal access 및 LBT 기반 Access 지원

- 비면허 대역 통신 요구사항 반영한 NB/SS 모드 운용 안 (Beacon 모드) 연구
- NB/SS 모드 지원 물리계층 전송 프레임 설계
- LPWA IoT 환경 특성을 고려한 효율적인 프레임 구조 설계

○ LPWA IoT 단말용 디지털 베이스밴드 모뎀 설계

- 다중모드 지원 무선통신 수신 알고리즘 설계/검증
- 다중모드 지원 무선통신 모뎀 구조 설계 및 구현

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 19 NB/SS 모드 프레임 구성 및 운용

■ LPWA IoT 단말용 디지털 베이스밴드 모뎀 검증용 플랫폼 개발

■ 1차년도 개발 목표 달성을 위한 신뢰성 인증 시험 진행

❍ LPWA IoT 환경 특성을 고려한 물리계층 전송 규격 설계

- 동기 운용 지원을 위한 Beacon 프레임 지원
- 변조/코딩 기법 연구: QPSK/D-QPSK 변조 기법 분석
- DSSS x Repetition 구조의 대역 확산 적용

❍ LPWA 모뎀 [NB (6.25/12.5/25kHz)/ SS (200kHz)] 설계 및 RTL 구현

- 모뎀 송수신부, 필터부, CINR/RSSI 기 설계 및 구현
- LBT 운용을 위한 Channel Measurement 블록 설계 및 구현




그림 20 베이스밴드 모뎀 IP Top 구조

❍ LPWA 모뎀 수신부 시뮬레이션을 통한 수신 알고리즘 설계

- 복조부/동기부 Simulation 를 통한 구조 분석

■ 베이스밴드 모뎀 시험 환경 구축 및 검증

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 21 NB 12.5kHz 스펙트럼 동기/복조 결과

■ LPWA IoT 단말용 베이스밴드 모뎀 검증용 HW 플랫폼 보드 제작




그림 22 검증용 HW 플랫폼 보드

○ 기저대역 모뎀 분석 장치 개발

- 베이스밴드 모뎀 검증용 HW 플랫폼 보드와의 RF 연동 지원 및 DM/MAT 기능 탑재



그림 23 모뎀 분석 장치

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

○ 가변데이터 전송률 인증 시험 [0.1-50kbps]

- NB 모드 5.7-7.49kbps 급 전송률 지원 달성
- SS 모드 5.9-6.75kbps 급 전송률 미달성

○ 지원 다중모드 인증 시험 [NB/SS 모드]

- NB 모드 지원 달성, SS 모드 미달성

○ 수신 감도 인증 시험 [-110dBm]

- -113dBm @ 262.9MHz
- -112dBm @919.5MHz 수신 감도

■ 다중모드 광역 IoT 무선 Connectivity 칩 관련 기능 블록별 세부 기술 개발

○ LPWA IoT 칩 탑재용 AES 암호화 모듈 설계 및 구현/검증

- AES-128/256 기반 암호화 IP 규격 정의/설계
- 총괄/1 세부 AES-128 암호 규격 합의 완료
- RTL 구현 결과

구현 결과		AES-128	AES-256
Timing [Hz]	Req.	20	20
	Est.	84	83
Logic	LUT	1395	1876
	FFT	446	741
Memory [36kb]		0%	0%

○ 총괄/1 세부 Low-MAC 기능 규격 분석, 설계 및 구현

- Low MAC 구격 및 FPGA 구현 내용 요약
- MAC 프레임: MAC Header, MAC payload 와 MFR (FCS: Frame check sequence) 지원
- FCS 구현: CRC-16/24/32 규격 검토, CRC-16/24 구현 완료

(2) 개발 항목 및 상세 연구 결과

■ IoT 단말용 다중모드 광역 디지털 베이스밴드 모뎀 기술

○ LPWA IoT 시스템 물리계층 전송 규격 설계

- 주요 LPWA 기술 표준 및 비면허 대역 요구사항 분석을 통한 전송 규격 설계

○ 주파수 대역/채널에 따른 규격 운용

- NB/SS (200KHz) 모드 운용 방안

대역	모드	채널	전력제한	채널수	SF	Data rate	
					SF/REP	min	Max
917-923.5	SS	200	4.7	12	4-64/8	0.1	[50]
			10	7			
			23	13			
	NB	6.25	-	32	-	0.1	[6.4]
		12.5	-	16	-		[12.8]

		25	-	8	-		[25.6]
262-264	SS	200	10	10	4-64/8		[50]
	NB	6.25		32	-	0.1	[6.4]
		12.5		16	-		[12.8]
		25		8	-		[25.6]


비고1: Max Data rate는 Payload size에 따라 차이가 발생함.

- 동기 운용 지원을 위한 Beacon 모드 운용 지원
- Duty cycle/ LBT 운용 지원


Mode	Channel	Power limit	Access limit		
			no LBT		LBT
SS	200	4.7	2%	400ms	LBT(4s)
		10	1%	400ms	LBT(4s)
		23	0.50%	400ms	LBT(4s)
NB	6.25	-	-	400ms	LBT(4s)
	12.5	-	-	400ms	LBT(4s)
	25	-	-	400ms	LBT(4s)

- Large Spreading factor 에 대한 영향 분석을 통해 Direct Spreading 과 Repetition 으로 Spreading 지원 방안 도출

■ Spreading 과 Repetition 기법의 조합을 통한 대역 확산 운용 (최대 SF 4096 지원)



- 물리계층 전송 프레임 설계: Beacon, UL/DL 프레임



❍ LPWA IoT 단말용 디지털 베이스밴드 모뎀 설계

- 링크 시뮬레이터 구현/검증을 통한 프레임 구조 설계 및 시간/주파수 동기, 수신 알고리즘 검증
- 수신부 동기 검출 성능 시뮬레이션

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다





그림 24 시간 동기 검출 성능 및 주파수 옵셋 검출 성능


- NB/SS 모드 송신부 RTL 설계 (NB : 6.25/12.5/25kHz, SS : 200kHz)

❍ 베이스밴드 모뎀 설계 및 RTL 구현

- 베이스밴드 모뎀 송신부: PHY 전송 프레임 생성, CRC 부호화기/스크램블러/Convolutional 부호화기/인터리버, 송신 필터부 설계 및 구현



- 베이스밴드 모뎀 수신부: 동기부, 채널 추정기/등화기, 연판정복조기/디인터리버/비터비복호기/디스크램블러/CRC 복호기, 역확산부/결합부, SINR, RSSI, FO (Frequency offset) 측정기, 수신 필터부 설계 및 구현



- LBT 운용을 위한 Channel Measurement 설계

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




- NB/SS 모드 수신부 RTL 설계

❍ LPWA IoT 칩 탑재용 AES 암호화 모듈 (AES-128/256) 설계

- 총괄/1 세부와 협의를 통해 암포화 표준 규격 AES-128 정의
- 암호화 모듈 적용 확장성 고려하여, AES-128/256 Core IP 설계 및 RTL 구현 완료
- IoT 단말에 적합한 저전력/고효율의 구조 채택
- AES IP 의 운용방식은 총괄/1 세부추가 협의 예정

■ 저전력/고효율 기반 AES-128/256 IP 구현



- 저전력/고효율 기반 AES IP 구현 - 유한체 연산 활용하여 Sbox 구현
- 미국 표준기술연구소(NIST) 제공 표준 벡터를 이용한 AES IP 검증 완료

❍ Low MAC 설계/구현

- FCS (Frame check sequence) field : CRC-16/24/32 고려, CRC-16/24 구현 완료

❍ LPWA IoT 칩 탑재용 Low MAC 설계

- 총괄/1 세부 규격 협의 및 설계 구현
- General MAC 프레임 정의 및 FCS (Frame check sequence) 필드 구현 요청

❍ LPWA IoT 단말용 모뎀 시험 환경 구축 및 성능 시험/검증

- 베이스벤드 모뎀 송수신 검증 및 암호화 모듈, Low MAC 운용 검증 환경 구축
- 송신 신호 검증: 점유 대역폭, 송신 파워 레벨 검증
- 수신기 동기부 및 복조부 기능 검증
- 수신기 PHY HEADER/ PAYLOAD 복호 및 측정 기능 시험

❍ PWA IoT 단말용 베이스밴드 모뎀 시험/검증

- 네스랩 자체 검증 플랫폼 및 RF discrete board 활용하여 구축

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 25 LPWA IoT 단말용 모뎀 시험 환경

○ 송신 신호 검증: NB 모드 6.25/12.5/25kHz 모드

○ 동기부 및 복조부 기능 시험

- 수신 신호 레벨에 따른 NB 모드 동기 획득 및 채널 보상 후 신호 형상 검증

○ PHY Header/Payload 복호 및 측정 기능 시험

- NB 모드 수신부 블록별 검증 완료
- SINR/RSSI/FO 검출 확인
- Low MAC 관련 Payload CRC 검증
- AES-128 CTR/CMAC 모드 시험



그림 26 PHY Header/Payload 복호 및 측정 결과

○ LPWA IoT 용 모뎀 인증 시험 (에어포인트-네스랩-알씨앤 공동 수행)

- 1 차년도 개발 목표 달성을 위한 신뢰성 인증 시험

○ 가변데이터 전송률 인증 [시험기관 인증/일부 적합]

- 1 차년도 개발 목표: 0.1-50kbps
- 실험결과: NB 모드 적합/ SS 모드 부적합

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

구 분	시험 항목	시험 기준	시험 결과	적합 / 부적합
가변 데이터 전송률 시험	NB MODE (10kHz,AMC 0)	1000 패킷 전송시 90%이상 수신	99.5 %	적 합
		3 kbps 이상	5.70 kbps	
	SS MODE (160kHz, SF4, AMC 0)	1000 패킷 전송시 90%이상 수신	22.0%	부적합
		3 kbps 이상	5.90 kbps	
	NB MODE (10kHz, AMC 1)	1000 패킷 전송 시 90%이상 수신	99.3 %	적 합
		3 kbps 이상	7.49 kbps	
	SS MODE (160kHz, SF4, AMC 1)	1000 패킷 전송 시 90%이상 수신	19.0 %	부적합
		3 kbps 이상	6.75 kbps	

○ 지원 다중모드 인증 [시험기관 인증/일부 적합]

- 1차년도 개발 목표: NB/SS 모드 지원

- 실험결과: NB 모드 적합/ SS 모드 부적합

구 분	모 드	시험 기준	시험 결과	적합 / 부적합
지원다중모드 성능 시험	NB MODE (10kHz, AMC 0)	1000 패킷 전송 시 송신률이 90% 이상일 것	1000 패킷 전송 995 패킷 수신	적 합
	NB MODE (20kHz, AMC 0)	1000 패킷 전송 시 송신률이 90% 이상일 것	1000 패킷 전송 996 패킷 수신	적 합
	SS MODE (160kHz, SF4, AMC 0)	1000 패킷 전송 시 송신률이 90% 이상일 것	1000 패킷 전송 220 패킷 수신	부적합

○ 수신 감도 인증 [시험기관 인증완료]

- 1차년도 개발 목표: -110dBm

- 실험 결과: -113dBm@260M, -112dBm@920M

Frequency	송신 출력 파워	Step Attenuator 설정 값	수신 감도 측정치	수신 감도 기준치
262.9 MHz	-31.06 dBm	82 dB	-113 dBm	≤ -110 dBm
919.5 MHz	-32.27 dBm	80 dB	-112 dBm	≤ -110 dBm
송신 횟수	**수신 횟수**	**정상 수신율**	**정상 수신율 기준치**	**판정**
1000 회	995 회	99.5 %	≥ 90 %	적합
1000 회	975 회	97.5 %	≥ 90 %	적합

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

다. 참여기관 2 - 알씨엔 : 기존 상용칩 기반의 Emulator 개발

(1) 연구 수행 내용 및 성과

■ IEEE802.15.4k 기반 MAC 개발/기능 검증이 가능한 상용 칩 기반의 LPWA 시험 환경 구축

❍ Low power MCU 환경에서 IEEE802.15.4k 기반 MAC 개발

- IEEE802.15.4k 기반 MAC 개발을 위한 H/W 제작




그림 27 MAC 개발용 H/W 블록도

- IEEE802.15.4k 기반의 MAC 개발(1:1 동작 시나리오)

1) 전송주기에 따른 타이머 설정

2) 타이머 완료 후 CAD(Channel Activity Detection)을 통해 채널 사용 여부를 확인

3) 채널이 사용되지 않은 경우 프레임을 송신

- IEEE802.15.4k 기반의 MAC 개발(1:N 동작 시나리오)

1) Gateway 는 주기적으로 CAD(Channel Activity Detection)를 수행하여 채널이 사용되지 않는 경우 Broadcast 프레임을 송신

2) Node(단말)은 Broadcast 프레임을 수신하여 정해진 타임 슬롯에 대한 타이머를 설정

3) 타이머 만료 후 프레임을 송신

■ 모의 환경 개발을 통한 기능 검토 및 성능 특성 파악

❍ RF 및 PHY 성능 시험을 위한 interface 보드 설계

- RF 및 PHY 성능 시험을 위한 외부 시험용 interface 제공

-




그림 28 메인보드 & 베이스보드 H/W 블록도

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

(2) 개발 항목 및 상세 연구 결과

■ IEEE802.15.4k 기반 MAC 개발/기능 검증이 가능한 상용 칩 기반의 LPWA 시험 환경 구축

❍ IEEE802.15.4k 기반 MAC 개발

- 1:1 동작 시나리오




그림 29 단말 동작 흐름도

- 1:N 동작 시나리오




그림 30 게이트웨이 & 단말 동작 흐름도

❍ 시험 결과

SF	BW	CR	Power
12	125K	4/5	20dBm
Length	Period	Distance	
24Bytes	5초	3Km	

Tx Count	Rx Error Cnt
10000	0

<테스트 파라미터 및 결과(1:1)>

SF	BW	CR	Power
12	125K	4/5	20dBm
Length	Period	Distance	Node
24Bytes	5초	3Km	4

Tx Count	Rx Error Cnt
1319	0

<테스트 파리미터 및 결과(1:N)>

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

■ 모의 환경 개발을 통한 기능 검토 및 성능 특성 파악

○ RF 및 PHY 성능 시험을 위한 interface 보드 제작




그림 31 메인보드 & 베이스보드 하드웨어형상

○ 시험 결과




그림 32 모뎀 레지스터 설정 신호 파형




그림 33 모뎀 데이터 송신 신호 파형




그림 34 모뎀 데이터 수신 신호 파형

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

라. 참여기관 3 - 올래디오 : LPWA IoT SoC/모듈/플랫폼 시험 및 서비스 개발

(1) 연구 수행 내용 및 성과

■ LPWA IoT 시험검증용 SoC/모듈/플랫폼 설계

❍ 초기 계획은 본 과제의 1 차년도 결과물을 이용하여 시험용 기지국을 제작하려 하였으나 개발기간 상 FPGA Version RF 와 Modem 이 개발 종료 일정에 맞게 제작되는 점을 고려하여 Zinq 기반 FPGA 를 이용한 기지국 제작

❍ 본 과제를 통해 개발되는 1 차년도 LPWA IoT SoC 를 이용한 기지국은 기지국과 단말이 1 대 1 접속만 가능하기 때문에 SoC 를 이용한 방법이 아닌 Zinq 기반 시험용 기지국 제작




그림 35 시스템 구조 및 상세 블록도

❍ 1 차년도는 H/W 를 제작하고 2 차년도에 모뎀 기능을 구현하는 방식으로 연구 수행

❍ 연구개발 관련 기술과 정보 습득을 위해 상용 제품 분석결과를 최대한 반영하여 제작 진행

❍ 이를 위해 Semtech 사의 LoRa 제품 선정




그림 36 모뎀과 RF 인터페이스 설계도

❍ FPGA 기반 기지국 H/W 기구 형상 설계



그림 37 기지국 기구 형상

■ LPWA Chipset 규격 작성 및 검증을 위한 상용제품 분석

❍ 1 차년도 특성상 LPWA IoT 전용 SoC 제작이 불가하여 상용 LPWA IoT SoC 를 이용한 기지국 및 단말을 이용한 성능분석 실시

❍ 본 개발 과제와 성능이 가장 유사한 LoRa 기반 상용제품을 중점 분석

❍ 이를 위해 LoRa Chipset 제작사인 Semtech 사와 NDA 체결:2016 년 6 월

❍ LoRa Gateway 및 단말 제작을 위한 License 체결 완료:2016 년 7 월

❍ LoRa Gateway 및 단말 Evaluation Board 구입:입고 9 월 30 일 (발주 후 12 주 소요)

❍ LoRa Gateway 및 단말 Evaluation Board 를 이용한 특성 시험 실시




그림 38 1 차년도 검증 시험 환경

❍ Gateway RF 출력 특성 시험을 통해 RF 특성을 분석하고 본 과제를 통해 개발되는 SoC 를 적용한 시험용 기지국 규격에 반영

❍ Gateway 와 단말간 서비스 방식을 분석하여 시험용 기지국 규격에 반영

❍ Gateway 가 제공하는 서비스, 정보를 확인하는 UI 를 분석하여 기지국 규격에 반영

❍ LoRa 단말의 RF 출력 특성을 측정하여 단말 SoC 의 특성을 유추 후 본 과제에서 개발하는 LPWA IoT SoC 규격에 반영

❍ Gateway 와 단말간 서비스 채널 설정 및 채널 변경 방법, GPS 수신기 적용 방법 등에 대한 기술 활용

(2) 개발 항목 및 상세 연구 결과

■ LPWA Chipset 검증을 위한 기지국 제작

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

○ 기지국 보드 및 기구 제작




그림 39 기지국 보드 부품 배치도 & 기지국 기구 형상

■ LPWA Chipset 규격 작성 및 검증을 위한 상용제품 분석




그림 40 LoRa 기반 상용 게이트웨이 및 단말 형상

■ LPWA Chipset 검증




그림 41 기지국 및 단말 RF 출력 파형

마. 참여기관 4 - 카이스트 : LPWA IoT PHY 및 MAC 계층 기술 조사

(1) 연구 수행 내용 및 성과

■ 제안한 새로운 물리계층 기술의 PHY header, PHY payload 에 대한 BER 성능 분석

■ 설계된 물리계층은 beacon 모드, 초협대역 모드, 대역확산 모드 세 가지 모드를 지원하는데. beacon 신호로 인해 망 동기를 확보할 수 있으므로 동기 망을 구성할 수 있어

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

데이터 전송 효율을 높이면서 데이터들의 충돌확률을 줄일 수 있음

(2) 개발 항목 및 상세 연구 결과

■ IoT 용 LPWA 다중대역 저전력 물리계층 기술 (KAIST)

본 연구를 통해 주요 IoT 물리계층 규격에 대한 분석을 수행하였다. 구체적인 성능 분석은 컴퓨터 모의실험을 통해 얻을 수 있으나 위에서 언급한 IoT 규격은 상세 문서가 공개되어 있지 않기 때문에 simulation 을 통한 정확한 성능평가를 수행할 수 없었다. 따라서 공개되어 있는 내용만을 바탕으로 정성적인 장단점 분석을 수행하였다. 이러한 분석을 통해, 단점을 보완할 수 있는 새로운 물리계층 설계가 필요하였으며 본 연구의 연차목표는 아니지만 새로운 물리계층 설계를 수행하였다. 기존의 IoT 물리계층은 크게 초협대역 통신을 사용하는 방식과 대역확산 방식을 사용하는 방식으로 구분할 수 있었다. 초협대역 통신방식은 무선자원을 작게 사용하며 저전력으로 긴통달거리의 통신이 가능한 장점이 있으나 LoS 가 확보되지 않은 환경에서는 통달거리나 통신품질의 편차가 심하게 발생하여 star 네트워크 구성이 쉽지 않은 단점이 있다. (AP 설치위치, AP 간 간격 등) 대역확산 방식을 사용하는 경우 LoS 가 확보되지 않더라도 Rake 수신기 등 페이딩 환경을 극복할 수 있는 통신신호처리 기술을 이용하여 상대적으로 우수한 통신품질을 제공할 수 있다. 하지만 신호의 대역폭이 넓기 때문에 주파수 자원의 사용에 대한 비효율성의 문제가 있고 특히 LoS 환경 등 채널환경이 좋을 때 낭비가 심하다. 위에서 언급한 기존 방식의 문제점을 극복하기 위해 당해연도 목표는 아니었지만 대역확산방식과 초협대역방식을 모두 지원할 수 있는 새로운 물리계층 설계를 수행하였다. 설계된 방식은 6.25kHz 협대역 통신 및 1.6MHz 의 대역확산 모드를 모두 지원하여 통신채널에 따라 유연하게 변조방식을 선택할 수 있도록 하였다. 설계된 물리계층은 beacon 모드, 초협대역 모드, 대역확산 모드 세 가지 모드를 지원하는데 beacon 모드는 AP 가 주기적으로 전송하는 broadcasting 채널이며 AP 에 속한 모든 단말이 시간동기, 주파수 동기를 맞출 수 있도록 하며 단말들에게 broadcasting 메시지도 전송하는 역할을 한다. beacon 신호로 인해 망 동기를 확보할 수 있으므로 동기 망을 구성할 수 있어 데이터 전송 효율을 높이면서 데이터들의 충돌 확률을 줄일 수 있다.

❍ 신규 설계에서 지원 가능한 전송 모드

구분	모드	대역폭	Symbol Rate	PHYthroughput (preamble,제어정보 overhead 제외)
NB	0	6.25 kHz	5 ksps	4.3 kbps
	1	12.5 kHz	10 ksps	8.6 kbps
	2	25 kHz	20 ksps	17.2 kbps
	모드	대역폭	Total 확산이득	PHY throughput (preamble, 제어정보 overhead 제외)
SS	0	200 kHz (chirp rate 160 kcps)	32	3.75 kbps
	1		128	937.5 bps
	2		512	234.375 bbps
	3		1024	117.1875 bps
	0	1600 kHz (chirp rate	32	27.5 kbps
	1		128	6875 bps
	2		512	1718.75 bps


국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

	3	1280 kcps)	1024	859.375 bps
BC	0	200 kHz (chirp rate 160 kcps)	1024	107.4 kbps


❍ 비콘(BC) 운용
- AP to 단말 전송 (DL 전용)
- 주기적 전송, broadcasting mode
- 200 kHz 대역폭의 단일모드로 운용
- Beacon duration, period 로 규정
- Beacon payload: cell information, paging information, resource allocation 등

❍ 비콘 preamble 요구사항
- AP, 단말 사이의 frequency 동기 수행
- AP 와 단말 사이의 클럭 동기화 수행 (동기망 구성에 필수)
- 비콘 수신 전력을 측정하여 단말 송신 전력제어를 수행하여 전력 효율을 높임

❍ 협대역(NB) 모드 설계
- Beacon: 항상 200 kHz 대역폭으로 전송
- Data channel BW: 6.25kHz ~ 25kHz
- Frame 정의: 비콘 전송 주기
- Slot 정의: 단말이 데이터 전송하는 시간길이
- 송신모뎀 구조




- 프레임 구조




국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- PHY header, PHY payload BER 성능 simulation 결과



❍ 대역확산모드(SS) 설계

- Beacon: 항상 200 kHz 대역폭으로 전송
- Data channel BW: 100kHz ~ 1.6MHz
- 사용가능한 resource: 시간(슬롯), 주파수 채널, 확산 코드
- 타임슬롯 길이: 최대 400 ms
- 송신모뎀 구조




- 프레임 구조



국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- PHY header, PHY payload BER 성능 simulation 결과



국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

2-2. 2 차년도

가. 주관기관 - 에어포인트 : LPWA IoT 를 지원하는 저전력 RFIC 및 디지털 SoC 개발

(1) 연구 수행 내용 및 성과

■ 다중대역 저전력 RF Transceiver IC 및 디지틀모뎀 SoC 설계 및 제작

❍ 다중대역 저전력 RF Transceiver 주요 구성 블록

- 1 차년도 1 차 RF IP 설계를 보완, 최적화 작업 진행




그림 42 LPWA IoT RFIC/Modem IC 인터페이스 블록 구성도

- 다중대역 저전력 RF Transceiver 시뮬레이션 결과




그림 43 Low Band TX TOP test bench 및 시뮬레이션 결과

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 44 High Band TX TOP test bench 및 시뮬레이션 결과



그림 45 Low Band RX TOP test bench 및 시뮬레이션 결과



그림 46 High Band RX TOP test bench 및 시뮬레이션 결과



그림 47 ADC TOP test bench 및 시뮬레이션 결과




그림 48 DAC TOP test bench 및 시뮬레이션 결과

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 49 PLL TOP test bench 및 시뮬레이션 결과

■ 다중대역 저전력 Modem-RF SoC 구조설계




그림 50 LPWA SoC Core IP 구조도

❍ LPWA SoC Core IP 주요 기능

- 외부 단일 전원 공급 (1.8V ~ 3.6V) 및 Low Power platform
- Reset 의 POR, BOD 에 의한 외부 Reset 회로의 간소화
- 저전력 운용을 위한 4 가지 Mode 지원(Active mode/Sleep Mode/RTC Mode/Power Down Mode)
- Power management 에 의한 Low Power Mode 구성
- Low Power Mode 를 위한 Clock Management 지원
- Pre-programmed bootloader 지원
- Internal, External Memories Control 지원
- Rich Analog peripherals
- DMA controller, supporting ADC, SPI, I2C, UART, Timers 등 지원
- Peripherals communication interface

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

(2) 개발 항목 및 상세 연구 결과

■ 다중대역 저전력 RF Transceiver IC 및 디지틀모뎀 SoC 설계 및 제작

❍ 다중대역 저전력 RF Transceiver 설계 주요 성능

- Zero IF 송신단 출력 파워:17dBm
- Low IF 수신단 NF : 5dB
- 수신단 Max Gain : 100dB
- Fractional PLL : 60us 의 lock time
- 10Bit ADC / DAC
- -40 ~ 120 도에서 사용가능한 온도센서
- 3.3V 를 1.2V 로 변환해주는 LDO

표 3 다중대역 저전력 RF Transceiver 설계 주요 성능

Item	Condition	MIN	TYP	MAX	Unit
VDD1		1.1	1.2	1.3	V
VDD2		1.8	3.3	3.6	V
Operation Temperature		-40	27	85	° C
Operation Frequency	LB HB	262 917		264 923.5	MHz
BW		6.25		800	KHz
TX max Output Power	LB/HB (Modulation)		17/17		dBm
TX Gain Dynamic Range	LBHB		30		dB
TX Gain Step			1		dB
RX NF	RX Max Gain		5		dB
RX Max Input Power	RX Min Gain		-10		dBm
RX Gain Step			1		dB
Temp sensor	Internal				
PLL AFC	Internal				
PLL LF	Internal				
PLL Phase Noise	at 10KHz at 100KHz at 1MHz		90 90 120		dBc /Hz
PLL Locking Time			60		us
DAC SFDR			50		dBc
ADC ENOB			8.5		bit
Temp Sensor Range		-40		120	° C

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 51 LPWA RFIC TOP Schematic & Layout

❍ RXDFE/TXDFE IP 설계 및 제작




그림 52 RXDFE 구성도




그림 53 TXDFE 구성도

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

표 4 RXDFE/TXDFE 주요 기능

RXDFE 주요 기능	- Digital Filter 기능(BW: 5KHz ~ 800KHz) - WAGC, FAGC 기능 - WRSSI, NRSSI 기능 - DC OFfset Cancellation 기능 - I/Q Gain/Phase Calibration 기능
TXDFE 주요 기능	- Digital Filter 기능(BW: 5KHz ~ 800KHz) - I/Q Gain/Phase Calibration 기능 - Delay Control 기능

❍ 다중대역 저전력 RF Transceiver/Modem IC 제작



그림 54 LPWA RFIC(DAVINCI_R1), Modem IC(DAVINCI_R2) Chip

- LGA(Land Grid Array) 100PIN
- Package size : 14mm X 14nm
- Bonding Type : Au-4N
- Bonding Diameter : 0.9mil(RFIC)/0.7mil(Modem IC)
- ADC,DAC, DFE(RX/TX) 단독 검증을 위한 PIN 확보를 위해 100PIN 의 LGA Type Package 를 선택(RFIC)
- DFE(RX/TX) 검증을 위한 PIN 확보를 위해 100PIN 의 LGA Type Package 를 선택(Modem IC)

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

■ LPWA IoT 용 RFIC 검증용 보드 설계 및 제작




그림 55 LPWA IoT 용 RFIC 검증용 보드

❍ LPWA 다중대역 저전력 RFIC 검증 보드 구성

- 다중대역 저전력 RFIC
- 외부 DAC, ADC, 클럭 버퍼(내부 DAC, ADC 동작하지 않는 경우 대비)
- RX/TX analog In/Output(Quadreature signal : I+ , I-, Q+, Q-)
- HB/LB 안테나 SW
- SPI I/F 포트
- ADC 디지털 출력 핀(I[9:0], Q[9:0])
- DAC 디지털 입력 핀(I[9:0], Q[9:0])
- LDO 출력 모니터링 포트




그림 56 LPWA RFIC 인터페이스 보드

❍ LPWA RFIC 인터페이스 보드 구성

- 내부 정전압 발생회로(LDO)가 정상동작하지 않을 경우를 대비한 외부 LDO
- Modem FPGA 보드와의 시스템 연동 검증을 위한 FPGA 인터페이스(FMC Connector)

■ LPWA 다중대역 저전력 RFIC 제어 SW 제작

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 57 LPWA 다중대역 저전력 RFIC 제어 SW

■ LPWA 다중대역 저전력 RFIC/Modem 연동 성능 및 특성 검증




그림 58 LPWA RFIC, Modem FPGA 성능 검증 환경

표 5 Sensitivity(수신감도) 검증

주파수 [MHz]	측정 결과		시험 결과			
	송신출력 [dBm]	Atten. [dB]	수신신호 레벨 [dBm]	송신 패킷수	수신 패킷수	전송패킷 전송률(%)
263	-22.56	104	-126.5	1000	1000	100
921	-13.95	112	-125.9	1000	998	99.8

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

표 6 가변데이터 전송률 검증

시험 항목	시험 결과			
	데이터 전송률 (kbps)	수신 CRC Good 패킷수 /송신패킷수	패킷수신률 (%)	최종 데이터 전송률 [데이터전송률 x 패킷 수신률]
NB Mode 가변 전송률	0.075	1000/1000	100%	0.075kbps
	5.785	1000/1000	100%	5.785kbps
	5.513	1000/1000	100%	5.513kbps
	51.2	1000/1000	100%	51.2kbps
SS Mode 가변 전송률	0.077	1000/1000	100%	0.077kbps
	7.741	1000/1000	100%	7.741kbps
	23.671	1000/1000	100%	23.671kbps
	54.306	1000/1000	100%	54.306kbps

표 7 다중모드지원 검증

시험 항목	시험 결과		
	데이터 전송률	수신 CRC Good 패킷수 /송신패킷수	패킷 수신률 (%)
NB 모드 지원	0.211 kbps	1000/1000	100%
	0.075 kbps	1000/1000	100%
	5.785 kbps	1000/1000	100%
	51.21 kbps	1000/1000	100%
SS 모드 지원	3.866 kbps	1000/1000	100%
	7.741 kbps	1000/1000	100%
	16.543 kbps	1000/1000	100%
	34.188 kbps	1000/1000	100%

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 59 RF 주파수 지원

나. 참여기관 2 - 네스랩 : 다중모드 광역 IoT 단말용 디지털 베이스밴드 모뎀 개발

(1) 연구 수행 내용 및 성과

■ LPWA IoT 단말용 베이스밴드 모뎀 링크 시뮬레이터 구축 및 시험

❍ LPWA IoT 단말용 베이스밴드 모뎀 송수신부 성능 검증을 위한 시뮬레이터 구축

❍ 시뮬레이터를 통한 베이스밴드 모뎀 수신부 알고리즘 성능 평가/분석 및 1차 SoC 탑재 성능 확보

❍ 베이스밴드 모뎀 시뮬레이터 활용 및 결과
- 모뎀 송신 스펙트럼 검증
- 동기부 검출 성능 검증 완료
- NB/SS 모드 Demodulation 성능 검증 완료
- 대역 확산 (Direct Spreading) 모드 검증 완료
- 기타 수신부 추정 기법 검증 완료

■ LPWA IoT 단말 SoC 용 베이스밴드 모뎀 IP 설계 및 구현

❍ LPWA IoT 1차 SoC 용 베이스밴드 모뎀 전송 규격 설계

❍ LPWA IoT 단말 SoC 용 베이스밴드 모뎀 RTL 보완 설계 및 구현
- 1차년도 모뎀 성능 시험 결과 및 추가 요구사항 반영하여 수정 설계 완료

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

항목	규격
다중 모드 PHY 지원	Narrow Band (NB) 모드 Spread Spectrum (SS) 모드
채널 대역폭	NB (Mandatory): 6.25, 12.5, 25, 50kHz SS (Mandatory): 100, 200, 400, 800kHz SS (Optional): 1600kHz
데이터 전송률	NB: 0.1-50kbps (Max=50kHz 기준) SS: 0.1-200kbps (Max=800kHz 기준)
Frame	Beacon, UL/DL frame
최대 PHY Payload 크기	MAC packet: 4~400 Byte
채널 코딩 및 변조	PHY Header: - Reed-Muller Code, R=1/3 - DSSS-BPSK PHY Payload: - Convolutional Code, 가변부호화율 지원 (기본 R=1/2, 2/3, 3/4, 5/6) - DSSS-BPSK/QPSK
SS 모드 확산 계수	1~4096 (Spreading x Repetition) - Max DSSS SF = 64 - Max Repetition = 64
운용	Non-beacon/Beacon 모드 운용 지원 Normal access 및 LBT 기반 Access 지원
비고: NB/SS 모드는 채널 대역폭 모드와 Direct Spreading 방식에 대한 기본 지원에 따라 분류함. 즉 NB 모드는 Direct Spreading 은 선택 지원하며, SS 모드는 기본 지원함. Repetition 모드는 모두 지원함.	

❍ 전송 규격 개발 관련 1 차년도 대비 2 차년도 개발 수준

항목	전송 규격 및 목표	1차년도	2차년도
다중 모드 PHY 지원	Narrow Band (NB) 모드	지원	지원
	Spread Spectrum (SS) 모드	지원	지원
채널 대역폭	NB (Mandatory): 6.25, 12.5, 25, 50kHz	NB: 6.25, 12.5, 25kHz	전 대역폭 지원
	SS (Mandatory): 100, 200, 400, 800kHz	SS: 200kHz	전 대역폭 지원
	SS (Optional): 1600kHz	미지원	지원
데이터 전송률	NB: 0.1-50kbps (50kHz 기준)	0.1-6kbps	0.1-50kbps
	SS: 0.1-50kbps (200kHz 기준)	0.1-6kbps	0.1-50kbps
Frame 모드	Beacon, UL/DL frame	UL/DL Frame	전 모드 지원
최대 PHY Payload 크기	MAC packet: 4~400 Byte	4~400 Byte	4~400 Byte
채널 코딩 및 변조 [PHY Header]	Reed-Muller Code, R=1/3	CC (R=1/2)	RM (R=1/3)
	DSSS-BPSK	DSSS-BPSK	DSSS-BPSK
채널 코딩 및 변조 [PHY Payload]	Convolutional Code (가변부호화율 지원)	CC (R=1/2, 3/4, 4/5)	CC (가변부호화율 지원 R=1/8~5/6)
	- DSSS-BPSK/QPSK	DSSS-QPSK	DSSS-BPSK/QPSK
MCS	MCS0-MCS7 (S.E.=0.5~1.67)	MCS0-MCS3 (S.E=1~1.6)	MCS0-MCS7 (S.E.=0.5~1.67)
SS 모드 확산 계수	1~4096 (Direct Spreading x Repetition)	1~64 (Direct Spreading)	1~4096
	- Max DSSS SF = 64	- Max DSSS SF = 64	- Max DSSS SF = 64
	- Max Repetition = 64	미지원	- Max Repetition = 64
운용 모드	Non-beacon/Beacon 모드 운용 지원	Non-beacon 모드 지원	전 모드 지원

❍ LPWA IoT 단말 SoC 용 베이스밴드 모뎀 저전력/저에너지 기반 RTL 설계

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

❍ LPWA IoT 단말 SoC 용 베이스밴드 모뎀 ASIC IP 설계

❍ 다중대역 저전력 Modem IC 설계/제작

❍ LPWA Modem/Core TOP Layout

❍ 1차 SoC 용 베이스밴드 모뎀 RTL 보완 설계 및 구현 완료
- 1차 SoC 용 베이스밴드 전송 규격 기반 모뎀 RTL 보완 설계/구현 완료
- AES-128 암호화 모듈 보완 설계/구현 완료
- RFIC 검증용 Test Tone Generator 구현 완료

❍ 1차 SoC 용 모뎀부 저전력/저에너지 기반 RTL 설계 완료
- Leakage 감소를 위한 RTL-level Power Gating 설계 반영
- Peak Power 감소를 위한 개별 모듈에 대한 설계 고려사항 적용
- RTL 설계시 추가 Timing Margin 확보를 통해 ASIC 합성시 불필요한 전력 증가 요인 배제

❍ 1차 SoC 용 베이스밴드 모뎀 ASIC IP 및 AHB 인터페이스 구현 완료
- LPWA 베이스밴드 모뎀 제어 SW 인터페이스 정의 완료




그림 60 LPWA IoT 1차 SoC 용 베이스밴드 모뎀 IP Top 블록도




그림 61 LPWA IoT 1차 SoC 용 베이스밴드 모뎀 IP 저전력 설계

■ LPWA IoT 단말 SoC 용 베이스밴드 모뎀 플랫폼 연동 검증

❍ LPWA IoT 단말용 베이스밴드 모뎀 FPGA 플랫폼 시험
- 베이스밴드 모뎀 FPGA 플랫폼 시험 환경 구축
- 베이스밴드 모뎀 개별/연동 시험 방안 수립 및 시험
- 모뎀 분석용 DM (Diagnostics Monitor) SW 제작

❍ 베이스밴드 모뎀 FPGA 플랫폼 및 연동시험 환경 구성 완료
- 검증용 L1 Driver SW 구현하여 검증 활용





그림 62 베이스밴드 모뎀 FPGA 플랫폼 및 연동시험 환경

❍ 모뎀 연동 시험 항목 수립 및 시험
- PHY 기본 기능/성능 시험 완료
- AES-128 암호화 모듈 연동 시험 완료
- Low-MAC 시험 완료

❍ LPWA DM UI SW 제작 완료
- 전송 모드 상태 정보 출력 (Status Info)
- 실시간 송수신 결과 및 기타 로그 출력

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



<DM & Modem 분석용 UI SW>

❍ LPWA IoT 용 다중대역 RFIC 와 Modem FPGA 연동 Test (에어포인트-네스랩 공동 수행)

❍ DAVINCI-R1 RFIC + 베이스밴드 FPGA 플랫폼 연동 신뢰성 인증 시험 완료
- 수신 감도: -126.56dBm @260M 대역/ -125.95dBm @920M 대역
- 가변데이터 전송률: NB/SS 각 4 전송률 [0.1~최대 50kbps] 모드 인증 완료
- 지원 다중 모드: NB (6.25/12.5/25/50kHz), SS (100/200/400/800kHz) 모드 지원 인증 완료
- 2 차년도 목표 대비 인증 시험 결과 요약


항목	모드	2차년도 목표	인 증
Rx Sensitivity	LB	-125dBm	-126.56dBm (123bps/12.5kHz)
	HB		-125.95dBm (245bps/25kHz)
가변데이터 전송률	NB	[0.1-50]kbps	0.075-Max 51.195kbps/50kHz
	SS		0.077 (SF512)-Max 54.226kbps/200kHz
지원다중 모드	NB	6.25-50kHz	6.25/12.5/25/50kHz
	SS	100-800kHz	100/200/400/800kHz

❍ LPWA IoT 단말용 베이스밴드 모뎀 플랫폼 연동 검증을 통한 성능 보완점 도출
- 최종 LPWA IoT SoC 모뎀 성능 목표 달성을 위한 모뎀 보완 설계 방안 도출

❍ 최종 LPWA IoT SoC 모뎀 성능 목표 달성을 위한 모뎀 보완 설계 방안 도출
- 저감도 환경에서의 동기부 Detection 성능 개선을 위한 수정 동기 프리앰블 구조 성능 시뮬레이션 완료
- 수신부 SS 모드 (Direct Spreading) 추가 성능 개선을 위한 수신부 알고리즘 추가 연구


❍ LPWA IoT 단말 2 차 SoC 용 베이스밴드 모뎀 최적화 및 성능 보완 개발을 통한 고감도 달성 목표 선검증

❖ Rx Sensitivity 달성 목표: -135dBm/100bps 급



세부 항목	달성 목표
Noise Figure	3dB
SNR Required for MCS0 (S.E.0.5bps/Hz)	3dB for no spreading mode -2dB for total SF 4 -6dB for total SF 16
Baseband Implementation Loss	2dB

❖ 광역 전송 목표: 도달거리 10km 이상



세부 항목	설정 값
Max EIRP	23dBm (900M 대역)
Antenna configuration	Rx Ant Gain 0dBi/ BS 20m, UE 1m
Receiver Loss	2dB
Max. Margin (Fading, others)	20dB (O-H), 40dB (FSPS)
Note: 200M 대역: 900M 대역 대비 +9dB 이득 (FSPL+12dB, Tx EIRP -3dB)	

○ 1차 베이스밴드 모뎀 SoC 칩 시험용 HW 시작품 보드 설계 및 제작

- 1차 베이스밴드 모뎀 SoC 칩 (DAVINCI-R2) 시험용 HW 시작품 보드 제작 완료




그림 63 1차 SoC 칩 시험/검증용 HW 시작품

(2) 개발 항목 및 상세 연구 결과

○ LPWA IoT 단말 1차 SoC 용 베이스밴드 모뎀 전송 규격 설계

- 1차년도 모뎀 성능 시험 성능 열화 요인 분석을 통한 1차년도 규격 문제점 도출 및 수정 방안 모색
- 고감도 지원, 동기 운용 모드 최적화, 저전력 설계 등 추가 요구사항 반영을 위한 규격 보완 설계 진행

○ 고감도 지원을 위한 규격 보완 설계

- 동기 프리앰블 구조 변경 설계
- NB 모드 성능 최적화를 위해 Direct Spreading (Optional) 및 Repetition (Mandatory) 모드 적용
- Repetition 모드 최적화를 통한 채널 부호와 이득 증대: Code Rate x (1/Repetition) <= 1/8 영역 Rate matching 으로 대응

○ LPWA IoT 단말 1차 SoC 용 모뎀 전송 규격 보완 사항

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- 동기 프리앰블 구조 변경
- Beacon 모드 보완 설계
- 데이터 전송률 증대: MCS (8) 모드, Repetition 모드 수정/보완, 최대 Spectral Efficiency = 1.67 (Over head 제외시, MCS7 (QPSK/R=5/6))
- 채널 코딩 기법 수정 설계: PHY Header 용 RM Code 적용
- NB 모드 운용시 Repetition 모드 적용을 통한 성능 확보 (Direct Spreading 기법은 선택 적용)

❍ LPWA IoT 단말용 베이스밴드 모뎀 링크 시뮬레이터를 통한 전송 규격 검증 및 알고리즘 성능 평가 수행
- 기본 송수신 성능 시뮬레이션을 통한 전송 규격 검증
- 채널/RF Impairment 환경 시나리오에서의 시뮬레이션 검증을 통해 모뎀 수신부 알고리즘 성능 평가/검증

❍ 베이스밴드 모뎀 링크 시뮬레이터 지원 항목 요약
- 모뎀 송신기 출력 벡터 추출 및 송신 스펙트럼 확인
- 동기부 성능 검증: 동기 검출 (Frame Detection) 및 시간 동기 (Timing Synchronization), 주파수 동기 (Frequency Synchronization 또는 Frequency Offset Estimation) 추정 성능 검증
- NB/SS 모드 Demodulation 성능 검증: MCS/Repetition 모드에 대한 수신 BLER 성능 검증
- 수신부 추정 기법 검증: 채널 추정 기법, Measurement 성능 분석 등

❍ 베이스밴드 모뎀 송수신부 시뮬레이터 규격
- 채널 부호화: Reed-Muller/Convolutional Code
- 변조 기법: DSSS-BPSK/QPSK
- 스케쥴링 모드: MCS/Repetition 모드 지원
- 동기 알고리즘: 프레임/시간/주파수 동기 지원
- 수신부 알고리즘: 채널 추정 및 동기 Tracking, Equalization/ Combining 기법 지원

❍ 시뮬레이터를 통한 전송 규격 검증, 베이스밴드 모뎀 수신부 알고리즘 성능 평가/분석 및 1차 SoC 탑재 모뎀 수신부 성능 확보
- 동기부 성능 시뮬레이션: 1차 SoC 탑재 동기부 검출 성능 및 FO 추정 성능

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 64 동기부 시뮬레이션: 1) 동기 검출, 2) FO 추정 성능

- 수신부 Demodulation 성능 시뮬레이션: MCS/Repetition/Spreading 모드에 대한 수신 BLER 성능 확보 (채널 추정 기법 포함)




그림 65 BLER 시뮬레이션: Repetition 모드@BW 200kHz

❍ LPWA IoT 단말 SoC 용 베이스밴드 모뎀 IP 구현
- LPWA IoT 단말 1차 SoC 용 전송 규격 기반 모뎀 RTL 보완 설계 및 구현
- 베이스밴드 모뎀 수신부 알고리즘 보완 설계 및 구현
- LPWA IoT SoC 칩 탑재용 Low MAC 및 암호화 모듈 보완 설계 및 구현

❍ LPWA IoT 단말 SoC 용 베이스밴드 모뎀 ASIC IP 구현
・LPWA 베이스밴드 모뎀 - uP 간 SW 인터페이스 정의

❍ LPWA IoT 단말 SoC 용 베이스밴드 모뎀 보완 설계 및 RTL 구현
- 채널 대역폭 모드 추가 구현: 1차년도 NB (6.25/12.5/25kHz), SS (200kHz) 모드에

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

추가하여, 50, 100, 400, 800, 1600kHz 모드 설계 및 RTL 구현 완료
- 베이스밴드 모뎀 동기부 (프레임/시간 동기, 주파수 동기) 보완설계
- 베이스밴드 모뎀 필터부 보완설계: 채널 대역폭 모드 추가에 따른 송수신 필터 추가 구현
- 베이스밴드 모뎀 Modulator/Demodulator 부 보완설계

❍ LPWA IoT SoC 칩 탑재용 Low MAC 및 암호화 모듈 설계
- AES 암호화 모듈 기법 (AES-CMAC Algorithm) 보완 설계 완료
- FCS (Frame check sequence) field : CRC-24 확정/구현 완료

❍ 기타 SoC 요구사항 반영
- RFIC 검증용 Test Tone Generator 구현 완료

❍ LPWA IoT 단말 SoC 용 베이스밴드 모뎀 ASIC IP
- 베이스밴드 모뎀 및 기타 모듈 ASIC IP 구현
- AHB 인터페이스 구현
- 베이스밴드 모뎀 - uP 간 SW 인터페이스 정의 [기술 문서 완료]

❍ LPWA IoT 단말 SoC 용 베이스밴드 모뎀 저전력/저에너지 기반 RTL 설계
- 전송 규격 연구를 통한 저전력 지원 방안 모색
- 저전력/저에너지 달성을 위한 Leakage 및 Peak Power 감소 방안 도출
- ASIC 적용시, 불필요한 전력 증가 요인에 대한 분석을 통해 저전력 방안 확보
- 위 결과를 바탕으로, 1차 SoC 용 모뎀에 적용 완료

❍ 저전력 규격 반영을 통한 저전력 RTL 구현 지원
- PHY Header를 위한 RM (Reed-Muller) Code 적용을 통한 저전력 RTL 구현 지원
- 저전력 PHY Payload Encoding/Decoding 구현에 적합한 Convolutional Code 적용

❍ Leakage 감소를 위한 RTL-level Power Gating 설계 반영
- LPWA 송/수신기 (Modulator/Demodulator) 및 동기 모듈, AES 암호화 모듈에 대한 개별 Reset Control 적용하여 Leakage 감소
- 송/수신기를 구성하는 개별 블록에 대한 Reset Control 적용하여 불필요한 블록 동작에 따른 Leakage 감소 방안 적용

❍ Peak Power 감소를 위한 개별 모듈에 대한 설계 고려사항 적용
- 오류검출을 위한 CRC 연산을 시간축으로 분산시켜 단위시간 당 Peak Power를 낮춤
- 수신부 설계시 필요한 Multiplier 일부분을 단순한 Operation으로 변경하여 설계
- 알고리즘 적용시 가능한 경우, Look-up Table (SRAM) 적용 배제

❍ RTL 설계시 추가 Timing Margin 확보를 통해 ASIC 합성시 불필요한 전력 증가 요인 배제
- ASIC 합성 시 Timing constraint 만족을 위해 부가적으로 추가될 수 있는 Flip-flop (FF) 삽입을 최대한 배제하여, 전력 증가폭 감소

- 1 차 SoC 구현시 LWPA Modem 의 Tx 는 timing target 보다 10 배 이상 (Target 20MHz/ 설계 226 MHz), Rx 는 4 배 이상 (target 20MHz/ 설계 91.2 MHz) 설계하여 불필요한 손실 배제

❍ LPWA IoT 단말용 모뎀 시험 환경 구축 및 성능 시험/검증
- 베이스벤드 모뎀 송수신 검증 및 암호화 모듈, Low MAC 운용 검증 및 디버깅 환경 구축
- 베이스밴드 모뎀 개별/연동 시험 방안 및 AES 암호화 모듈, Low MAC 시험 방안 수립하여, 모뎀 및 기타 IP 검증 진행
- 모뎀 분석용 DM (Diagnostics Monitor) SW 연동을 통한 모뎀 분석에 활용함.
- 연동 시험 결과는 추후 모뎀 SoC 연동 시험의 참고 자료로 활용되며, 2 차 최종 SoC 칩 개발에 활용

❍ 베이스밴드 모뎀 FPGA 플랫폼 및 연동 환경 구축




그림 66 베이스밴드 모뎀 자체 연동시험 환경

❍ 주요 실험 결과
- 채널 대역폭 모드 송신 신호 검증: 6.25-1600kHz

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



- Data Packet BLER 성능 시험: NB/SS 모드 시뮬레이션 결과와 비교시, 성능 차이 대략 2dB 수준 (NF 3dB 가정)




그림 67 BLER 성능 비교: 시뮬레이션 vs. 측정 결과

- 가변 데이터 전송률 시험 : 전송모드에 대한 [0.1-50]kbps 급 가변데이터 전송률

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

확인

모드	No	대역폭	TBS	DSSS	REP	MCS	전송률 [kbps]	패킷 수신률
NB	1	12.5	4B	1	32	0	0.075	100%
	2	25	32B	1	2	4	5.779	100%
	3	25	64B	1	2	2	5.494	100%
	4	50	320B	1	1	7	51.195	100%
SS	5	200	4B	8	64	0	0.077	100%
	6	200	32B	4	4	4	7.734	100%
	7	200	64B	4	2	6	23.594	100%
	8	200	160B	4	1	7	54.226	100%

- 다중모드 송수신 시험: NB/SS 대역폭 모드에서의 데이터 전송률 모드 시험

모드	No	대역폭	TBS	DSSS	REP	MCS	전송률 [kbps]	패킷 수신률
NB	1	6.25	4B	1	4	0	0.211	100%
	2	12.5	4B	1	32	0	0.075	100%
	3	25	32B	1	2	4	5.779	100%
	4	50	320B	1	1	7	51.195	100%
SS	5	100	32B	4	2	0	3.867	100%
	6	200	32B	4	4	4	7.734	100%
	7	400	64B	4	2	0	16.543	100%
	8	800	120B	4	2	0	34.194	100%

❍ LPWA DM UI SW: LPWA-IoT DM Master ver 1.0 (FPGA 플랫폼 연동) 제작 완료
- 전송 모드 상태 정보 출력 (Status Info): 채널 모드, 전송 모드, Scheduling 정보 등 송수신 관련 기본 정보 출력
- 실시간 모뎀 송수신 결과 출력: BLER (BLock Error Rate), RSSI (Received Signal Strength Indicator), SINR (Signal to Interference and Noise Power Ratio), Tx/Rx-Throughput (송수신 데이터 전송률) 그래프 실시간 출력

❍ LPWA IoT 용 다중대역 RFIC 와 Modem FPGA 연동 Test (에어포인트-네스랩 공동 수행)
- 모뎀 SoC 칩 지연에 따라, 모뎀 FPGA 플랫폼과 DAVINCI-R1 RFIC 와 연동 시험 사전 진행
- 베이스밴드 모뎀 검증 플랫폼과의 RFIC 연동 시험 환경 구축하여, 시험/검증 진행
- PHY 기본/성능 시험 수행을 통한 기본 연동 검증
- 2 차년도 개발 목표 달성을 위한 신뢰성 인증 시험 진행

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

❍ 모뎀 FPGA + DAVINCI-R1 RFIC 연동시험 환경




그림 68 모뎀 FPGA + DAVINCI-R1 RFIC 연동시험 환경

- 베이스밴드 모뎀 검증용 플랫폼에서 진행한 PHY 기본/성능 시험을 통한 기본 연동 검증 완료

❍ Reference Sensitivity 시험 [시험기관 인증완료]
- 2 차년도 개발 목표: -125dBm/100bps 급 전송 모드
- 실험 결과: -126.56dBm@260M, -125.95dBm@920M

구분 [MHz]	시험 기준 [dBm]	송수신모드		시험 결과	
		대역폭 [kHz]	전송률 [bps]	수신신호 레벨[dBm]	전송패킷 전송률 (%)
263	-125 이하	12.5	123	-126.56	100
921	-125 이하	25	245	-125.95	99.8

❍ 가변데이터 전송률 시험 [시험기관 인증완료]
- 2 차년도 개발 목표: NB/SS 모드 [0.1~최대 50kbps] 급 가변 데이터 전송률 지원
- 실험 결과: NB/SS 각 4 전송률 [0.1~최대 50kbps] 모드 인증 완료 [BB 모뎀 플랫폼 실험 결과와 동일]

❍ 지원 다중 모드 시험 [시험기관 인증완료]
- 2 차년도 개발 목표: NB/SS 모드 지원 대역폭에서의 송수신 검증
- 실험 결과: NB 모드 (대역폭 6.25/12.5/25/50kHz), SS 모드 (대역폭 100/200/400/800kHz)에서 송수신 검증을 통한 인증 [BB 모뎀 플랫폼 실험 결과와 동일]

❍ LPWA IoT 단말 2 차 SoC 용 베이스밴드 모뎀 최적화 및 성능 보완 개발 진행
- 연동 시험 결과를 통한 성능 보완 개발 수립
- 최종 성능 목표 (수신 감도 -135dBm) 달성을 위한 모뎀 개선 방안 도출
- 최종 SoC 칩 추가 요구사항 반영한 보완 설계

❍ 최종 성능 목표 (수신 감도 -135dBm) 달성을 위한 모뎀 개선 방안 도출

- 동기부 추가 성능 개선을 위한 동기 프리앰블 구조 수정 및 동기 검출 기법 최적화 구현을 위한 시뮬레이션 검증




그림 69 동기부 비교: 1) 동기 검출, 2) FO 추정 성능

다. 참여기관 2 - 알씨엔 : PHY/RF 칩 검증용 에뮬레이터 및 검증용 게이트웨이 개발

(1) 연구 수행 내용 및 성과

■ PHY/RF 성능 검토를 위한 시험용 소프트웨어 개발

❍ PHY/RF 칩 검증 EDK 보드 설계




그림 70 DAVINCHI R2 평가보드 회로도

- R1 EVM 및 R2 EVM을 위한 통합 테스트 플랫폼 설계
- R1 EVM의 RF 성능 검증을 위한 제어 인터페이스 지원(SPI)
- R2 EVM의 Modem 성능 검증을 위한 제어 인터페이스 및 시험용 인터페이스 제

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

공(SPI, GPIO)
- R2 의 시험용 인터페이스는 UART, SPI, I2C, GPIO(LED, Push Button) 등 제공

○ PHY/RF 성능 검토를 위한 시험용 소프트웨어 설계
- 평가보드 운용을 위한 운영체제 포팅
- UART, SPI, GPIO, Ethernet 디바이스 드라이버 개발
- 평가보드 운용을 위한 CLI 개발
- RF 성능 시험을 위한 송신출력, SF, 동작모드, 대역폭 설정 기능
- 1:1 및 1:N 단위 시험을 위한 기능

○ Test MAC 설계
- LBT 방식을 기반으로 구성(CAD 기능을 통해 최소 5ms 동안 RSSI 가 -65dBm 이하인 경우 최대 4s 동안 송신한 후 50ms 이상 휴지)
- 게이트웨이에서 송신되는 Frame Control Slot 기반의 TDD Star Network 형성
- Frame Control Slot 의 길이는 4887ms 로 고정
- Frame Control Slot 은 Frame Control Slot 1 개와 Data Slot 4 개로 구성
- 각 Slot 간의 간격은 30ms 로 구성
- 게이트웨이에서 각 Data Slot 에 대해 SF, 사용주체 및 UL/DL 를 지정하여 가변적으로 Data Slot 를 사용하도록 구성
- 한 개의 프레임(4.9S) 내에서 최대 16 개의 단말과 통신 가능하도록 구성




그림 71 Test MAC 프레임 구성도

■ 평가보드 시험 프로파일 구축 및 시험평가 scenario 구성

○ 1:1 단위 시험은 단말 1EA 와 4 채널 중 1 채널을 사용

○ 게이트웨이는 SF12 및 최대출력을 사용하여 DL 프레임을 송신

○ 게이트웨이는 단말의 SF 및 송신출력을 설정할 수 있도록 DL 프레임을 구성

○ 단말은 DL 프레임을 수신하여 SF 및 송신출력을 변경한 후 DL 프레임의 대한 RSSI 및 SNR 을 포함하여 UL 프레임 송신

○ UL 프레임을 수신한 게이트웨이는 UL 프레임에 포함된 DL 의 RSSI 및 SNR 과 UL 프레임의 RSSI 및 SNR 을 화면에 도시

○ 전송거리에 따라 송신 출력 및 SF 를 가변하여 RSSI 및 SNR 을 측정

○ 1:N 단위 시험은 단말 1EA 와 4 채널 중 최소 2 채널에서 최대 4 채널을 사용

○ 게이트웨이는 SF12 및 최대출력을 사용하여 DL 프레임을 송신

○ 게이트웨이는 단말의 SF 및 송신출력을 설정할 수 있도록 DL 프레임을 구성

○ 단말은 DL 프레임을 수신하여 SF 및 송신출력을 변경한 후 DL 프레임의 대한 RSSI 및 SNR 을 포함하여 UL 프레임 송신

○ UL 프레임을 수신한 게이트웨이는 UL 프레임에 포함된 DL 의 RSSI 및 SNR 과 UL 프레임의 RSSI 및 SNR 을 화면에 도시

○ 전송거리에 따라 송신 출력 및 SF 를 가변하여 RSSI 및 SNR 을 측정




그림 72 동작 상태 천이도

■ 검증용 게이트웨이 설계




그림 73 검증용 게이트웨이 회로도

○ 검증용 게이트웨이는 4 채널 구조로 설계 및 제작

○ 4 채널 구조는 1 채널 단말을 4 개 결합하는 형태로 구성

○ 각각의 채널은 1~4 채널까지 물리적으로 결합/분리 가능한 형태로 구성

○ 검증 단계에서 사용하기 편리하도록 제어 MCU 를 별도로 설계

○ 외부 인터페이스로 10/100Mbps 이더넷 포트 지원

(2) 개발 항목 및 상세 연구 결과

■ PHY/RF 성능 검토를 위한 시험용 소프트웨어 개발

○ 평가보드 구동을 위한 운용환경 구축 및 시험용 S/W 개발
- 다양한 응용에 사용될 수 있도록 OS 를 평가보드에 적용
- PHY/RF 칩 검증을 위한 디바이스 드라이버 개발
- 외부 장치와 연동하기 위한 디바이스 드라이이버를 개발




그림 74 시험용 S/W 구성 및 운용 디버깅 화면

○ Test MAC 개발
- 전파법 상의 917 ~ 923.5 MHz 대역의 주파수 활용 분석을 진행함
- 해당 대역의 운용 방법인 Duty Cycle 방식, FH(Frequency Hopping) 및 LBT(Listen Before Talk) 방식 중 LBT 방식을 따르는 기본 규격 사항을 정의함
- Frame Control Slot 의 길이는 4887ms 로 고정
- Frame Control Slot 은 Frame Control Slot 1 개와 Data Slot 4 개로 구성
- 각 Slot 간의 간격은 30ms 로 구성
- 게이트웨이에서 각 Data Slot 에 대해 SF, 사용주체 및 UL/DL 를 지정하여 가변적으로 Data Slot 를 사용하도록 구성
- 한 개의 프레임(4.9S) 내에서 최대 16 개의 단말과 통신 가능하도록 구성

■ 검증용 게이트웨이 제작

○ 1 채널 단말을 이용하여 최대 4 채널 단말을 장착하여 적용 어플리케이션에 따라 유연하게 적용될 수 있도록 구성함

○ 단말 및 게이트웨이 제작을 통해 티엔아이이의 성능 비교 및 무선망 설계 환경을 구축함

○ 시험 평가 시나리오 구성을 통한 단위 시험 프로파일 구축함

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 75 검증용 단말 및 게이트웨이 형상

라. 참여기관 4 - 올래디오 : LPWA IoT SoC/모듈 시험검증

(1) 연구 수행 내용 및 성과

■ LPWA RFIC/ModemIC 검증

❍ LPWA 상용 Chipset 및 상용 기지국 성능분석

- 상용 Chipset 및 상용 기지국 RF 특성, Chip 성능, 서비스 Coverage, Chip 을 이용한 시스템 제작 방법 등 다양한 측면에서 상용 제품을 명확히 분석
- 상용 Chipset 을 이용한 Private LPWA 기지국은 SKT 에서 상용화 한 LoRa 표준의 Semtech 제작 제품을 사용하여 제작
- 상용 Chipset 을 이용한 기지국 시험과 동시에 전국 IoT 망을 구축한 SKT 의 LoRa 기지국 시험을 진행함. SKT 전남 지사의 도움으로 전남 장흥에서 25Km 서비스 반경에서 성능을 검증하고 SKT 상용 기지국의 최대 서비스 거리를 확인함.
- 또한, 상용 기지국의 서비스 방식을 분석하여 본 과제의 최종 결과물을 이용한 시스템 제작에 기초 자료로 활용하고자 함




그림 76 LPWA 기지국 측정 Data 출력 화면

■ LPWA 무선망 설계

❍ Free Space Loss, 2-Ray Loss, 3-Ray Loss, Ground Multipath Loss, Flat Earth Loss 등을 고려하여 Link Budget 을 계산하여야 하며, 광역 서비스를 위한 최적의 안테나 선정, 기지국 높이, 출력 레벨등을 결정하는 무선망 설계가 반드시 이루어져야 함

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 77 FSL, Fade Margin 적용

❍ 티앤아이이는 이러한 무선망 설계 결과의 신뢰성 검증을 위해 현장에서 직접 서비스를 수행하여 시험 Data 를 실측하고 실측 Data 와 이론치를 비교하였음




그림 78 MAXIM 제공 툴 사용

(2) 개발 항목 및 상세 연구 결과

■ LPWA RFIC/ModemIC 검증

❍ LPWA 상용 Chipset 을 이용하여 제작한 기지국 성능 시험을 위한 환경구축

- 25Km 이상 Line of Sight 구성 용이성을 위해 해상에 시험환경 구축 (전남 장흥군 / 고흥군)



그림 79 성능 시험을 위한 시험 환경

- 알씨엔 제작 기지국/단말 사용

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- Link Budget 결과에 따라 해발 60m 지점에 기지국 설치 후 시험 진행
- 위치/고도는 스마트폰 앱 사용



그림 80 기지국 설치 현장 환경

■ 시험 결과

❍ 1차 성능 검증 시험(해안선 위주)은 1Km ~ 14Km 지점까지 정상동작 확인(LOS 조건)




그림 81 1차 성능 검증 시험 위치 및 결과

❍ 2차 성능 검증 시험(해상 서비스)은 1Km ~ 25Km 지점까지 정상동작 확인(LOS 조건)




그림 82 2차 성능 검증 시험 위치 및 결과

❍ 3차 성능 검증 시험(SKT 상용 기지국 시험)은 섬에 위치한 상용 기지국을 중심으로 최대 서비스 거리에서 성능 확인

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



그림 83 차 성능 검증 시험 위치 및 결과



【 LPWA 단말 출력 특성 】 【 LPWA 기지국 출력 특성 】

그림 84 LPWA 단말 및 기지국 출력 특성

■ LPWA 무선망 설계

❍ 전송 거리별 RSSI 측정하여 실측 Data 와 Link Budget 계산 값과 비교 분석




그림 85 LPWA 무선망 설계 비교 분석 결과

❍ 0 ~ 5Km 까지는 3-ray 모델 계산치와 유사한 결과

❍ 5 ~ 8Km 까지는 2-ray 모델 계산치와 유사한 결과

❍ 8Km 이상에서는 FSL 모델과 유사한 결과

❍ FSL 대비 3 ~ 10dB 의 Fading Loss Margin 필요

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 86 Link Budget 산출 방식 결정

마. 참여기관 4 - 카이스트 : LPWA IoT PHY 및 MAC 계층 기술 연구

(1) 연구 수행 내용 및 성과

■ PHY 계층

○ 다중 사용자 벡터의 희소성을 고려한 순차적 간섭 제거 최적 순서 결정 기술

○ 사후 확률 최대화 기반 활성 사용자 및 데이터 검출 기술

○ 통계적 사전 정보를 활용한 활성 사용자 검출 및 채널 정보 추정 기술


■ MAC 계층

○ SF 간의 간섭과 receive sensitivity 를 모두 만족할 수 있도록, ED 의 채널과 거리를 반영한 최적 SF 할당 방안 연구

(2) 개발 항목 및 상세 연구 결과

■ PHY 계층

○ 다중 사용자 벡터의 희소성을 고려한 순차적 간섭 제거 최적 순서 결정 기술



- Bayes rule 을 이용하여 사후 확률을 최대화하는 값을 사용자 검출의 추정 값으로 설정.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- 전송 확률을 기반으로 사후 확률 최대화 문제를 regularized least squares 최소화 문제로 변환.
- QR 분해를 적용하여 문제의 형태를 삼각행렬로 변환하여 순차적 간섭 제거 알고리즘을 적용.
- 제시한 알고리즘이 기존의 K-Best 알고리즘 등과 비교하였을 때 더 낮은 계산 복잡도를 가질 뿐만 아니라 검출 오류의 성능에서도 월등히 우위에 있음.

❍ 사후 확률 최대화 기반 활성 사용자 및 데이터 검출 기술


- S-MUD 는 active user detection (AUD) 과 data detection (DD)로 구성되어 있음. 기존 AUD 는 수신 신호와 dictionary 간의 상관관계를 구하고, 이를 최대화하는 사용자를 검출함.
- 패킷은 여러 symbol 로 구성되어 있고, 각 symbol 은 공통된 activity 를 가진다는 것과 QAM 신호와 같이 finite set 의 원소라는 두 가지 제한 조건을 이용하여 수신 성능을 높이는 검출 알고리즘을 제안하고 MATLAB 시뮬레이션을 통해 검증함.
- 통계적 사전 정보를 활용한 활성 사용자 검출 및 채널 정보 추정 기술.
- Bayesian 추론을 이용한 사후 확률 최대화 문제는 다음과 같이 표현될 수 있음.

$$\hat{\mathbf{g}} = \arg\max_{\mathbf{g}\in\mathbb{C}^N} p(\mathbf{y}|\mathbf{g})p(\mathbf{g})$$

where


$$p(\mathbf{y}|\mathbf{g})p(\mathbf{g}) = \underbrace{\mathcal{CN}(\mathbf{y}|\mathbf{\Phi}\mathbf{g},\sigma_v^2\mathbf{I})}_{f_1(\mathbf{g})} \underbrace{\prod_{n=1}^{N}\left[(1-p_n)\delta(g_n)+p_n\mathcal{CN}(g_n|0,\sigma_h^2)\right]}_{f_2(\mathbf{g})}$$

- f1 과 f2 로 표현된 해당 함수를 기댓값 전파를 이용하여 가우시안 근사로 표현할 수 있음.



❍ 통계적 사전 정보를 활용한 활성 사용자 검출 및 채널 정보 추정 기술

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



■ MAC 계층

❍ Stochastic geometry 를 이용하여, 시스템 내 전체 ED 의 평균 Packet Success Probability(PSP)를 유도하고 이를 극대화 하는 SF 할당 방안 제시.


❍ PSP 를 극대화하는 것과 Massive connectivity 를 극대화하는 것은 등가(equivalent)라는 것을 증명.

❍ 최적 SF 할당 방안은 아래 최적화 문제의 solution.

$$\max_{d_2,\ldots,d_S} \overline{PSP} \cong \max_{d_2,\ldots,d_S} \sum_{s=1}^{S} \left[1-\lambda\pi\left(d_{s+1}^2-d_s^2\right)\left(\frac{2l_s}{T_c}-\frac{l_s^2}{T_c^2}\right)\right] \times \left[\frac{(d_{s+1}^2-d_s^2)}{R_C^2}-\frac{2q_s(d_{s+1}^{\alpha+2}-d_s^{\alpha+2})}{(\alpha+2)PA_0R_C^2}\right]$$

❍ Simulation 과 Analysis 를 통해 이득이 있음을 확인

❍ EIB(등간격) SF 할당, EAB(등면적) SF 할당 방식에 비해 제안방안이 모두 이득이 있음.



국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

2-3. 3 차년도

가. 주관기관 - 에어포인트 : LPWA IoT 용 저전력/고감도 SoC 개발

(1) 연구 수행 내용 및 성과

■ LPWA IoT 용 SoC 최종 설계

❍ LPWA IoT 용 SoC RF IP 보완/최종 설계




그림 87 LPWA IoT 용 SoC 블록 구성도




그림 88 Low Band TX TOP test bench 및 시뮬레이션 결과

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



그림 89 High Band TX TOP test bench 및 시뮬레이션 결과




그림 90 Low Band RX TOP(w/ ADC) test bench 및 시뮬레이션 결과




그림 91 High Band RX TOP(w/ ADC) test bench 및 시뮬레이션 결과




그림 92 Clock GEN TOP test bench 및 시뮬레이션 결과

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 93 PLL TOP test bench 및 시뮬레이션 결과






그림 94 LDO TOP test bench 및 시뮬레이션 결과



	MOS corner	# of points	Temperature(°C)	VDD (V)	ENOB (bit)
1	TT	64	-40	1.2	10.1
2	TT	64	27	1.2	10.1
3	TT	64	85	1.2	10.1
4	SS	64	-40	1.2	9.9
5	SS	64	27	1.2	9.9
6	SS	64	85	1.2	9.9
7	FF	64	-40	1.2	9.9
8	FF	64	27	1.2	10
9	FF	64	85	1.2	10

그림 95 ADC TOP test bench 및 시뮬레이션 결과



	DNL	INL
#1	0.22	0.68
#2	0.5	0.78
#3	0.23	0.6
#4	0.31	0.57
#5	0.25	0.41
#6	0.53	0.83
#7	0.4	0.51
#8	0.36	0.71
#9	0.47	0.83
#10	0.61	0.64

그림 96 DAC TOP test bench 및 시뮬레이션 결과

표 8 LPWA IoT 용 SoC RF IP 설계 주요 성능

Item	Condition	MIN	TYP	MAX	Unit
VDD1		1.1	1.2	1.3	V
VDD2		1.8	3.3	3.6	V
Operation Temperature		-40	27	85	° C
Operation Frequency	LB HB	262 917		264 923.5	MHz
BW		6.25		1600	KHz
TX max Output Power	LB/HB (Modulation)		23/23		dBm
TX Gain Dynamic Range	LBHB		20		dB
TX Gain Step			1		dB
RX NF	RX Max Gain		3		dB
RX Max Input Power	RX Min Gain		0		dBm
RF RX AGC Range	RF/Analog		100		dB
RXDFE AGC Range	Digital		60		dB

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

RX Gain Step			1		dB
Temp sensor	Internal				
PLL AFC	Internal				
PLL LF	Internal				
PLL Phase Noise	at 10KHz at 100KHz at 1MHz		90 90 120		dBc /Hz
PLL Locking Time			60		us
DAC SFDR			50		dBc
ADC ENOB			8.5		bit
Temp Sensor Range		-40		120	° C

❍ LPWA IoT 용 SoC Core IP 보완/최종 설계




그림 97 LPWA IoT SoC Core IP 구성도

- Core IP 주요기능

1) 외부 단일 전원 공급 (1.8V ~ 3.6V) 및 Low Power platform
2) Reset 의 POR, BOD 에 의한 외부 Reset 회로의 간소화
3) 저전력 운용을 위한 3 가지 Mode 지원(Active/Sleep/RTC mode)
4) Low Power Mode 를 위한 Power/Clock management 지원
5) Pre-programmed bootloader 지원
6) Internal, External Memories Control 지원
7) Rich Analog peripherals
8) DMA controller, supporting ADC, SPI, I2C, UART, Timers 등 지원
9) Peripherals communication interface

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 98 LPWA IoT Boot Sequence

- LPWA SoC Boot Sequence

1) 부트 코드는 시스템 리셋 후에 실행된다.

2) 부트 시퀀스는 FUSE_SEL 및 BOOT_SEL 입력 핀의 상태에 따라 결정됩니다.

3) FUSE_SEL 은 응용 프로그램로드 또는 실행 여부를 결정한다.

4) BOOT_SEL 은 CPU 가 프로그램을 가져 오는 위치를 결정한다.




그림 99 MIPS32 microAptiv UP Core 구성도

- MIPS32 microAptiv UP Core 주요 사양

1) MIPS CPU core (microAptiv UP)

2) 8KB instruction/data cache memory

3) MMU (Memory Management Unit)

4) 8KB ROM is embedded for boot code

5) 16KB SRAM is embedded for data Memory.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

6) 128B SRAM is embedded for retention memory.

- SPI Host Interface(HIF) 주요 기능

1) 1 세부 요청사항

2) 외부 MCU 사용하여 LPWA SoC Modem(AHB)/RF(APB) 제어 가능

3) Single/Burst Mode 지원

4) Manual/Auto Access Mode 지원

5) TX/RX Auto Configuration 지원




그림 100 SPI Host Interface(HIF)

(2) 개발 항목 및 상세 연구 결과

■ LPWA IoT 용 SoC 제작

❍ Die 제작

- LPWA IoT 용 SoC 는 SMIC CMOS 55nm LL EF 공정을 이용하여 제작.
- Metal option : 2P7M
- Core VDD : 3.3V, 1.2V

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 101 LPWA IoT SoC Die

❍ Package PCB 설계 및 제작




그림 102 LPWA IoT 용 SoC Package PCB

- PCB Size : 14 x 14 mm
- PCB Thickness : 0.26mm
- Pin Pitch : 0.5mm
- Pin Size : 0.25 x 0.25 mm
- Number of Layers : 4
- Plating : 무전해 니켈, 팔라듐, 금 도금
- Plating Spec. : Au(>0.05um), Pd(>0.05um), Ni(>5um)

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

❍ LPWA SoC Package 설계 및 제작




그림 103 LPWA SoC Package

- LPWA SoC Package 주요 특성

1) LGA(Land Grid Array) 200PIN
2) Package size : 14mm X 14nm
3) Bonding Type : Au-4N
4) Bonding Diameter : 0.7mil
5) Package Thickness : 0.96mm
6) RF/Modem 단독 검증을 위한 PIN 확보를 위해 200PIN 의 LGA Type Package 를 선택




그림 104 LPWA IoT SoC PIN MAP

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

■ LPWA IoT 용 단말 시제품 개발

❍ RF Module 설계 및 제작




그림 105 LPWA IoT SoC RF Module

- LPWA IoT SoC RF Module 주요 구성 부품 : 저전력 광역(LPWA) IoT SoC, HB/LB 안테나 SW, TCXO, HB/LB RF Matching Block, SPI I/F 포트, ADC 디지털 출력 핀(I[9:0], Q[9:0]), DAC 디지털 입력 핀(I[9:0], Q[9:0]), LDO 출력 모니터링 포트

❍ RF IP 인터페이스 보드 설계 및 제작





그림 106 RF IP 인터페이스 보드

- RF IP 인터페이스 보드 주요 구성 부품 : 내부 정전압 발생회로(LDO)가 정상동작 하지 않을 경우를 대비한 외부 LDO, Modem FPGA 보드와의 시스템 연동 검증을 위한 FPGA 인터페이스(FMC Connector), 외부 DAC, ADC, 클럭 버퍼(내부 DAC, ADC 동작하지 않는 경우 대비), RX/TX analog In/Output(Quadrature signal : I+ , I-, Q+, Q-)

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

■ LPWA IoT 용 SoC RF IP 검증



(a) 수신부(RX)검증 환경 (b) 송신부(TX) 검증 환경

(a) 위상동기부(PLL) 검증 환경 (b) 리니어 레귤레이터(LDO) 검증 환경

그림 107 LPWA IoT 용 SoC RF IP 검증 환경

표 9 수신부(RX) 성능 검증 데이터

Item	Condition	MIN	TYP	MAX	Unit
VDD		1.1	1.2	1.3	V
Operation Frequency	Low Band(LB) High Band(HB)	262 917		264 923.5	MHz
signal BW	6.25/12.5/25/50/100 200/400/800/1600	6.25		1600	KHz
Input impedance	single-ended		50		ohm
NF(LB/HB)	Max Gain RX Full chain		3.6/2		dB
IIP3(LB/HB)			-18/-20		dBm
Gain Dynamic range (LB/HB)			108/105		dB
Min Gain step			1		dB
Analog DC canceller			20		mV

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

표 10 송신부(TX) 성능 검증 데이터

Item	Condition	MIN	TYP	MAX	Unit
VDD1		1.1	1.2	1.3	V
VDD2		1.8	3.3	3.7	V
Operation Frequency	Low Band(LB) High Band(HB)	262 917		264 923.5	MHz
signal BW	6.25/12.5/25/50/100 200/400/800/1600	6.25		1600	KHz
Output impedance	single-ended		50		ohm
Max Power	Modulation		23		dBm
Gain Dynamic range			20		dB
Min Gain step			0.5		dB
OIP3(LB/HB)	TX Full path		27/27		dBm
2nd harmonic	with 2nd Filter		60		dBc
IRR	after Calibration		40		dBc



그림 108 HB/LB TX Spectrum(BW=6.25KHz, w/ 2dB loss)



그림 109 HB/LB TX Spectrum(BW=12.5KHz, w/ 2dB loss)

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



그림 110 HB/LB TX Spectrum(BW=25KHz, w/ 2dB loss)



그림 111 HB/LB TX Spectrum(BW=50KHz, w/ 2dB loss)



그림 112 HB/LB TX Spectrum(BW=100KHz, w/ 2dB loss)



그림 113 HB/LB TX Spectrum(BW=200KHz, w/ 2dB loss)

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



그림 114 HB/LB TX Spectrum(BW=400KHz, w/ 2dB loss)



그림 115 HB/LB TX Spectrum(BW=800KHz, w/ 2dB loss)



그림 116 HB/LB TX Spectrum(BW=1600KHz, w/ 2dB loss)

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

표 11 위상동기회로(PLL) 성능 검증 데이터

Item	Condition	MIN	TYP	MAX	Unit
VDD		1.1	1.2	1.3	V
Operation Frequency	Low Band(LB) High Band(HB)	262 917		264 923.5	MHz
signal BW	6.25/12.5/25/50/100 200/400/800/1600	6.25		1600	KHz
PLL Lokcing Time			60		us
PLL Phase noise(LB/HB)	At 10KHz At 100KHz At 1MHz		-99/-93 -95/-88 -130-/125		dBc/Hz
Frequency synthesizer step	LB Band High Band		4.88 4.88		Hz




그림 117 RF 주파수 검증 데이터

TCXO_LDO			
Control SPI	VOUT[V]	Control SPI	VOUT[V]
0	1.017	16	1.839
1	1.067	17	1.891
2	1.118	18	1.943
3	1.17	19	1.995
4	1.221	20	2.048
5	1.272	21	2.1
6	1.323	22	2.15
7	1.375	23	2.199
8	1.426	24	2.248
9	1.478	25	2.297
10	1.53	26	2.346
11	1.581	27	2.396
12	1.633	28	2.444
13	1.685	29	2.492
14	1.736	30	2.54
15	1.787	31	2.588

LN_LDO			
Control SPI	VOUT[V]	Control SPI	VOUT[V]
0	1.02	16	1.847
1	1.071	17	1.899
2	1.122	18	1.951
3	1.174	19	2.004
4	1.225	20	2.056
5	1.277	21	2.109
6	1.328	22	2.159
7	1.38	23	2.209
8	1.432	24	2.258
9	1.484	25	2.307
10	1.536	26	2.356
11	1.588	27	2.405
12	1.64	28	2.455
13	1.692	29	2.503
14	1.743	30	2.551
15	1.795	31	2.599

LL_LDO		DIG_LDO	
Control SPI	VOUT[V]	Control SPI	VOUT[V]
0	1.05	0	1.044
1	1.084	1	1.078
2	1.123	2	1.117
3	1.168	3	1.162
4	1.219	4	1.213
5	1.279	5	1.272
6	1.348	6	1.341
7	1.431	7	1.423

그림 118 리니어 레귤레이터(LDO) 성능 검증 데이터

■ LPWA IoT 용 SoC 성능 검증

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 119 LPWA IoT 용 SoC 성능 검증 환경

표 12 RF Sensitivity 검증 데이터

시료	주파수 [MHz]	측정 결과		시험 결과			
		송신 출력 [dBm]	Atten [dB]	수신 신호 레벨[dBm]	송신 패킷수	수신 패킷수	전송 패킷 전송률 [%]
#1 (W7)	262	-22.72	114	-136.72	1000	964	96.4
	917	-30.59	106	-136.59	1000	968	96.8
#2 (Y65)	263	-22.66	114	-136.66	1000	966	96.6
	921	-30.43	106	-136.43	1000	961	96.1
#3 (Y26)	264	-22.73	114	-136.73	1000	945	94.5
	923.5	-30.38	106	-136.38	1000	947	94.7

표 13 다중모드/채널 지원 검증 데이터

시험 항목	시험 기준	시험 결과		
모드		데이터 전송률	수신 CRC Good 패킷수 /송신패킷수	패킷 수신률 (%)
NB 모드 지원	패킷수신률 > 90% @NB/6.25 kHz	0.205 kbps	1000/1000	100%
	패킷수신률 > 90% @NB/12.5 kHz	0.074 kbps	1000/1000	100%
	패킷수신률 > 90% @NB/25 kHz	5.651 kbps	1000/1000	100%
	패킷수신률 > 90% @NB/50 kHz	50.688 kbps	1000/1000	100%
SS 모드 지원	패킷수신률 > 90% @SS/100 kHz	3.853 kbps	1000/1000	100%
	패킷수신률 > 90% @SS/200 kHz	7.705 kbps	1000/1000	100%
	패킷수신률 > 90% @SS/400 kHz	16.509 kbps	1000/1000	100%
	패킷수신률 > 90% @SS/800 kHz	34.156 kbps	1000/1000	100%
MC 다중 채널 모드	패킷수신률 > 90% @MC/25 kHz x2	50.688 kbps	1000/1000	100%

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

표 14 가변데이터 전송률 검증 데이터

시험 항목	Test Case	시험 기준	시험 결과		
			수신 CRC Good 패킷수 /송신패킷수	패킷 수신률 (%)	최종 데이터 전송률 [데이터전송률 x 패킷수신률]
NB 가변 전송률	1	0.1-50 kbps (패킷수신률 > 90%)	1000/1000	100%	0.074 kbps
	2		1000/1000	100%	5.651 kbps
	3		1000/1000	100%	5.435 kbps
	4		1000/1000	100%	50.688 kbps
SS 가변 전송률	5	0.1-50 kbps (패킷수신률 > 90%)	1000/1000	100%	0.077 kbps
	6		1000/1000	100%	7.705 kbps
	7		1000/1000	100%	23.459 kbps
	8		1000/1000	100%	53.940 kbps
NB 모드 최소 전송률 [NB No.1]		100 bps 이하	1000/1000	100%	0.075 kbps
SS 모드 최소 전송률 [SS No.5]		100 bps 이하	1000/1000	100%	0.077 kbps
NB 모드 최대 전송률 [NB No.4]		50 kbps 이상	1000/1000	100%	50.688 kbps
SS 모드 최대 전송률 [SS No.8]		50 kbps 이상	1000/1000	100%	53.940 kbps




그림 120 다중채널 모드 Spectrum(50KHz=25KHz X 2)

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

표 15 에너지 효율 시험 조건

측정 조건	건진지 용량	1000 mAh/5V
	전송데이터 크기	32 Byte 이상
	Data rate	5 kbps 이상
	전송주기	6 cycle/day 이상
Life time (Use Internal MCU)	High Band	Life time 10 년/5 Wh 이상
	Low Band	Life time 10 년/5 Wh 이상
Life time (Use External MCU)	High Band	Life time 10 년/5 Wh 이상
	Low Band	Life time 10 년/5 Wh 이상

표 16 에너지 효율 시험 모드

Test Case	Mode	BW [KHz]	Preamble	TBS [Byte]	DSSS [SF]	REP	MCS	Data Rate [kbps]	Time Duration [ms]
1	NB	25	256	32B	1	2	4	5.651	45.300
2	NB	50	256	320B	1	1	4	50.688	50.505
3	SS	200	256	32B	4	4	4	7.705	33.225
4	SS	200	256	64B	4	2	6	23.459	21.825
5	SS	200	256	160B	4	1	7	53.940	23.730
6	SS	400	256	64B	4	2	0	16.509	31.01
7	SS	800	256	160B	4	2	0	34.156	28.11

표 17 에너지 효율(Internal CPU Mode) 검증 데이터

시험 항목	Test Case	Band	시험결과				
			건전지 용량 [mAh]	전송주기 [cycle/day]	총 전하량 [mC/cycle]	평균전류 [uA]	Life time [year]
Life time	1	HB	1000	12	62.76	8.72	13.10
	2		1000	12	64.98	9.03	12.65
	3		1000	12	57.59	8.00	14.27
	4		1000	12	52.72	7.32	15.59
	5		1000	12	53.53	7.44	15.35
	6		1000	12	56.65	7.87	14.51
	7		1000	12	55.41	7.70	14.83
	1	LB	1000	12	66.32	9.21	12.39
	2		1000	12	68.95	9.58	11.92
	3		1000	12	60.20	8.36	13.65
	4		1000	12	54.43	7.56	15.10
	5		1000	12	55.40	7.69	14.84
	6		1000	12	59.08	8.21	13.91
	7		1000	12	57.61	8.00	14.27

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

표 18 에너지 효율(External CPU Mode) 검증 데이터

시험 항목	Test Caes	Band	시험결과				
			건전지 용량 [mAh]	전송주기 [cycle/day]	총 전하량 [mC/cycle]	평균전류 [uA]	Life time [year]
Life time	1	HB	1000	12	46.40	6.44	17.71
	2		1000	12	48.85	6.78	16.82
	3		1000	12	40.71	5.65	20.19
	4		1000	12	35.33	4.91	23.26
	5		1000	12	36.23	5.03	22.69
	6		1000	12	39.66	5.51	20.72
	7		1000	12	38.29	5.32	21.46
	1	LB	1000	12	46.12	6.41	17.82
	2		1000	12	48.54	6.74	16.93
	3		1000	12	40.50	5.63	20.29
	4		1000	12	35.20	4.89	23.35
	5		1000	12	36.09	5.01	22.78
	6		1000	12	39.47	5.48	20.82
	7		1000	12	38.12	5.29	21.56

나. 참여기업 1 - 네스랩 : 다중모드 광역 IoT 단말용 디지털 베이스밴드 모뎀 개발

(1) 연구 수행 내용 및 성과

■ LPWA IoT 용 최종 전송 규격 설계 및 기술 차별화

○ 전송규격 목표 대비 1,2,3 차년도 개발 비교/정리

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

항목	전송 규격 및 목표	1차년도	2차년도 (1차 SoC)	3차년도 (최종 SoC)
다중 모드 PHY 지원	Narrow Band (NB) 모드	지원	지원	지원
	Spread Spectrum (SS) 모드	지원	지원	지원
	Multi-channel (MC) 모드	미지원	미지원	지원
채널 대역폭	NB (Mandatory): 6.25, 12.5, 25, 50kHz	NB: 6.25, 12.5, 25kHz	전 대역폭 지원	전 대역폭 지원
	SS (Mandatory): 100, 200, 400, 800kHz	SS: 200kHz	전 대역폭 지원	전 대역폭 지원
	SS (Optional): 1600kHz	미지원	지원	지원
	MC/NB: 12.5, 25, 50, 100kHz	미지원	미지원	지원
데이터 전송률	NB: 0.1-50kbps (50kHz 기준)	0.1-6kbps	0.1-50kbps	0.1-50kbps
	SS: 0.1-50kbps (200kHz 기준)	0.1-6kbps	0.1-50kbps	0.1-50kbps
Frame 모드	Beacon, UL/DL frame	UL/DL Frame	전 모드 지원	전 모드 지원
최대 PHY Payload 크기	MAC packet: 4~400 Byte	4~400 Byte	4~400 Byte	4~400 Byte
채널 코딩 및 변조	Reed-Muller Code, R=1/3	CC (R=1/2)	RM (R=1/3)	RM (R=1/3)
[PHY Header]	DSSS-BPSK	DSSS-BPSK	DSSS-BPSK	DSSS-BPSK
채널 코딩 및 변조	Convolutional Code (가변부호화율 지원)	CC (R=1/2, 3/4, 4/5)	CC (가변부호화율 지원 R=1/8~5/6)	CC (가변부호화율 지원 R=1/8~5/6)
[PHY Payload]	- DSSS-BPSK/QPSK	DSSS-QPSK	DSSS-BPSK/QPSK	DSSS-BPSK/QPSK
MCS	MCS0-MCS7 (S.E.=0.5~1.67)	MCS0-MCS3 (S.E.=0.5~1.67)	MCS0-MCS7 (S.E.=0.5~1.67)	MCS0-MCS7 (S.E.=0.5~1.67)
SS 모드 확산 계수	최대 4096 (Direct Spreading x Repetition)	64 (Direct Spreading)	4096	4096
	- Max DSSS SF = 64	- Max DSSS SF = 64	- Max DSSS SF = 64	- Max DSSS SF = 64
	- Max Repetition = 64	미지원	- Max Repetition = 64	- Max Repetition = 64
운용 모드	Non-beacon/Beacon 모드 운용	Non-beacon 모드 지원	전 모드 지원	전 모드 지원

○ 베이스밴드 모뎀 기술 차별화 - IoT 전송 규격 비교

항 목		NB-IoT	LoRaWAN	제안 기술
서비스	주파수 대역	Licensed Band LTE carrier ▪ Guaranteed service 가능	Unlicensed Band sub-GHz(ISM Band)	Unlicensed Band sub-GHz (200/900M)
	망 구축	LTE 서비스 사업자 주관 구축	사설 망 구축 가능	사설 망 구축 가능
전송 기술	전송 기술 특징	▪ OFDM, HARQ, Repetition기술 적용으로 Lower SNR 지원, Wider Area 통신 지원 ▪ 면허대역 내 scheduling 운용에 따라 안정적인 Massive connectivity 지원 유리	▪ Chirp spread-spectrum 전송 기술 적용에 따른 Interference-limited system	NB/SS 다중 모드 지원 ▪ NB (Narrow Band), SS (Spread Spectrum) 전송 기술 적용으로 환경 대응적 통신 서비스 가능 ▪ Spreading/Repetition 기술 적용으로 Low SNR 지원
	주파수 대역폭	DL 180kHz, UL: 3.75-180kHz	DL/UL : 7.8KHz~500KHz Main : 125kHz	Scalable Bandwidth 모드 지원 ▪ DL/UL NB 6.25/12.5/25/50 ▪ SS 100/200/400/800/1600kHz
	데이터 전송률	DL/UL : Max 227/250kbps (Ctrl. overhead 제외, 50% 수준) Data size: DL 85/UL 125Byte	DL/UL : Max 37.5kbps Data size : Max 200Byte	NB 50kbps, SS 200kbps 급 ▪ DL/UL : 50kbps (200kHz) ▪ Data size : 4-Max 400Byte ▪ MCS 8/ REP 7/ DSSS 7 모드 지원
	변조 및 코딩	DL: OFDM-QPSK, Conv. code UL: SC-FDMA-QPSK/BPSK, Turbo	FSK/CSS	(DSSS)-BPSK/QPSK, Conv. Code (Scalable R=0.07-0.75)
	수신감도	DL: -122dBm UL: -143dBm	DL/UL: -148dBm (18bps)	UL/DL:-136 dBm (100bps 급)
	MCS (Coverage)	-164dB (15km)	-164dB (10km 이상)	-162dB (100bps/10km 이상)
적합 서비스 (상대적 비교)		▪ Wider coverage 지원 통합 서비스에 유리 ▪ 양방향 서비스 지원에 유리함 ▪ IoT 단말 Traffic control 등에 보다 유리함.	▪ Smaller coverage, 상대적으로 적은 수의 IoT 단말 지원 서비스에 유리 ▪ Uplink 전송 위주의 서비스	▪ 단일망 구성 서비스 유리 ▪ 양방향 서비스 지원에 유리함 ▪ 단일 p-t-p, 셀기반 동기 운용 (Beacon 모드) 지원

■ LPWA IoT 2 차 SoC 칩 탑재용 베이스밴드 모뎀 최적 설계 및 저전력/저에너지 구현

○ 2 차 SoC 탑재 모뎀 및 기타 IP 블록 최적화 구현


○ 저전력/저에너지 기반 RTL 설계 최적화

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

❍ 저전력 Power 모드 운용 최적화 설계

❍ RF 연동 성능 최적화 설계

❍ 저전력/저에너지 설계 요약



❍ ASIC IP 보완 설계 및 구현 완료

- 최종 전송 규격 개발 완료 [기술문서: 다중모드 광역 IoT 단말용 물리계층 전송 규격 설계서]
- 최종 전송 규격 기반 IP 설계 완료 및 최종 SoC 탑재 구현 완료
- 다중 채널 모드 (MC/NB 모드) 추가 구현
- 베이스밴드 모뎀 동기부 보완 설계/기능 구현: Low SNR 최적 성능화
- LBT 모듈 보완 설계 및 구현
- 총괄/1 세부 요구사항 반영 설계 및 구현 완료




그림 121 다중채널 모드: 최대 2 채널 구현

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 122 동기부 블록도

❍ 저전력/저에너지 기반 RTL 보완 설계 및 구현 완료
- Reset control 최적화
- Timing margin 확보 등 2 차년도 내용 보강

❍ 저전력 Power 모드 운용 최적화 설계 및 구현 완료
- 개별 블록 reset 적용을 통한 단계적/세부적 control 가능한 구조 채택

❍ RF 연동 성능 최적화 설계 및 구현 완료
- Digital AGC 추가 설계를 통한 Analog AGC 운용 보완

❍ ASIC IP Simulation 검증을 위한 Test bench 구현 및 Test vector (총 11 종) 검증/제공

❍ 1 차 SoC (R2) 대비 로직 및 메모리 사용 최적화 수행하여, 유사 수준 구현 완료
- R2 대비 총괄/1 세부 요구사항 반영 등 추가 블록 대비 총 리소스 사용은 거의 동일한 수준 구현 완료
- R2 대비 R3 추가 모듈: Multichannel (BB TRX x 2), LBT Meas, AES ENC, 동기 성능 향상, 수신 성능 향상, 총괄/1 세부 요구사항 반영, 기타 요구사항 반영
- 1/2 차 SoC 용 모뎀 IP 리소스 비교

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

VERSION	DAVINCHI R2			DAVINCHI R3 [Single-channel mode]			DAVINCHI R3 [Multichannel mode]		
Resource	DFE (Airpoint)	BB MODEM	TOTAL	DFE (Airpoint)	BB MODEM	TOTAL	DFE (Airpoint)	BB MODEM	TOTAL
LUT	92762	50,512	143274	92762	63,888	156,650	92762	95,541	188,303
LUTRAM	130	230	360	130	191	321	130	211	341
FF	74391	49,462	123853	74391	52,944	127,335	74391	67,640	142,031
BRAM	5	121	125.5	5	93	98	5	136	141.0
DSP	176	190	366	176	185	361	176	347	523




그림 123 FPGA 리소스 비교: R2 vs. R3

■ LPWA IoT 2 차 SoC 칩 베이스밴드 모뎀 및 기타 모듈 시험 검증




그림 124 Normal mode Tx 운용

○ 모뎀 송수신부 기능/성능 시험 및 디버깅 용 플랫폼 구축

○ 모뎀부 기능 시험 및 검증

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

❍ 모뎀부 성능 시험 및 검증

❍ Low MAC, AES 암호화 및 LBT (Listen Before Talk) 모드 시험/검증

❍ 모뎀 송수신부 기능/성능 시험 및 디버깅 용 플랫폼 구축 완료
- 베이스밴드 모뎀 검증용 FPGA 기반 단말 검증 플랫폼 및 최종 SoC 탑재 플랫폼 구축
- 베이스밴드 모뎀 시험/검증용 소프트웨어 개발
- 베이스밴드 모뎀 제어/운용을 위한 모뎀-uP 사이의 SW 인터페이스 정의 [기술문서: LPWA L1 Modem-SW 인터페이스 정의]




그림 125 Normal mode Rx 운용

- 최종 LPWA IoT 용 SoC 칩 (DAVINCI-R3) 모뎀 시험 및 모니터링용 HW 시작품 보드 제작

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 126 DAVINCI R3 모뎀 시험용 HW
시작품 보드

❍ 2 차 SoC 용 모뎀 진단 & 채널 모니터링 Tools SW (DM: Diagnostics monitor) 구축 완료

- FPGA, SoC 플랫폼 보드 연동 구조



그림 127 LPWA IoT 최종 DM UI

❍ 베이스밴드 모뎀부 IP 개별/연동 시험 완료 [기술문서: LPWA IoT 단말 베이스 밴드 모뎀 연동 시험 결과서]

- 최종 SoC 용 베이스밴드 모뎀에 대한 연동 시험을 통한 결과물 검증 완료
- 모뎀 송수신부 기능 및 성능 검증을 위한 Test Case/Scenario 확보 및 인증 사전 시험
- 모뎀부 기능 시험/검증: 송신 스펙트럼 시험, 프레임/시간/주파수 동기 검출 시험, 기본 모드 송수신 시험, 비콘 모드 송수신 시험 등.
- 모뎀부 성능 시험/검증: 가변 데이터 전송률 시험, 대역 확산 모드 시험, 수신 감도 시험, Data Packet BLER 시험 등.
- AES 암호화 모듈에 대한 HW Accelerator 연동 시험 완료 – Encryption, MIC 모드 시험

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- LBT 운용을 위한 Channel RSSI measurement 시험

❍ 베이스밴드 모뎀부 연동 시험 결과를 통한 LPWA IoT 2 차 SoC 칩 운용을 위한 최적 파라미터 도출 완료

(2) 개발 항목 및 상세 연구 결과

❍ LPWA IoT 단말 최종 SoC 용 베이스밴드 모뎀 ASIC IP 개발
- LPWA IoT 최종 전송 규격 기반 ASIC IP 보완 설계 및 구현
- LPWA IoT SoC 탑재용 Low MAC 및 암호화 모듈 보완 설계 및 구현
- LBT 모듈 IP 보완 설계 및 구현

❍ LPWA IoT 단말 최종 SoC 용 베이스밴드 모뎀 IP
- 최종 전송 규격 지원
- 다중 채널 모드 지원 추가
- 전송 규격 및 목표 대비 연도별 지원 항목

❍ LPWA IoT 최종 SoC 탑재용 Low MAC 및 암호화 모듈 IP
- AES-128 기반 암호화 기능 지원 (aes128_encrypt, LoRA Spec. 4.3.3.1 규격)
- AES-CMAC Algorithm 기반 MIC (Message integrity check) 지원 (aes128_cmac, LoRA Spec. 4.4 규격)
- FCS (Frame check sequence) field : CRC-24

❍ LBT 모듈 IP
- 16 channels, 40kHz/channel

❍ ASIC IP Simulation 검증을 위한 Test bench 구현 및 Test vector 검증
- 베이스밴드 모뎀부 검증용 Test vector 9 종 시험/검증 완료
- AES IP 검증용 Test vector 2 종 (ENC, MIC) 시험/검증 완료

❍ LPWA IoT 단말 SoC 탑재 모뎀 검증 환경 구축 및 시험




그림 128 베이스밴드 SoC 플랫폼 기반 검증 환경

❍ 최종 SoC 탑재 베이스밴드 모뎀 IP 시험/검증용 최종 SoC 탑재 플랫폼
- Davinci-R3 (Baseband + RF 통합칩) + External uP
- FPGA 플랫폼 + PHY TEST SW 연동

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- 2 차 SoC 용 DM 소프트웨어 연동 지원

❍ 2 차 SoC 용 DM 소프트웨어
- PHY Configuration, BLER, Throughput, RSSI, SINR 출력 기능 지원
- 채널 모니터링 SW-Channel RSSI measurement 출력 (Measurement for LBT) 기능 지원
- Davinci-R3 SoC 플랫폼/FPGA 플랫폼 보드 연동 지원

❍ LPWA IoT 최종 SoC 탑재 모뎀 IP 시험 및 검증
- 송신 스펙트럼 확인, 동기 검출 시험
- 기본 모드 송수신 시험: MCS/REP, NB/SS, MC/NB, TBS
- Measurements 시험
- 가변 데이터 전송률 시험 (MCS 모드, Repetition 모드, Spreading 모드)
- 수신 감도 시험
- Data Packet BLER 성능 시험
- AES 암호화 모듈 시험 항목: HW Accelerator 연동 시험
- Channel RSSI measurement test for LBT

❍ 채널 대역폭 모드 송신 신호 검증
- NB 6.25-50kHz, SS 100-1600kHz
- MC/NB (Multi-channel/NB) 12.5-100kHz




그림 129 채널 대역폭 모드: MC/NB 모드 결과

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



그림 130 채널 대역폭 모드: NB/SS 모드 결과

❍ 모뎀 송수신부 기능 및 성능 검증

- 다중모드/데이터 전송률, 수신 감도 시험 및 최종 SoC 인증 시험을 위한 Test case 정의

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

TC No.	NB/SS	Band width	Preamble	TBS	SF (DSSS)	SF (REP)	MCS	Data rate [kbps]	Time [ms]	Data rate [kbps]	Time [ms]
								AGC Preamble OFF		AGC Preamble ON	
1	NB	12.5	256	4B	1	32	0	0.075	428.800	0.074280409	430.800
2		25	256	32B	1	2	4	5.779	44.300	5.651	45.300
3		25	256	64B	1	2	2	5.494	93.200	5.435	94.200
4		50	256	320B	1	1	7	51.195	50.005	50.688	50.505
5	SS	200	2048	4B	8	64	0	0.077	416.000	0.077	416.125
6		200	256	32B	4	4	4	7.734	33.100	7.705	33.225
7		200	256	64B	4	2	6	23.594	21.700	23.459	21.825
8		200	256	160B	4	1	7	54.226	23.605	53.940	23.730
9	NB	6.25	256	4B	1	4	0	0.211	152.000	0.205	156.000
10	SS	100	256	32B	4	2	0	3.867	66.200	3.853	66.450
11		400	256	64B	4	2	0	16.543	30.950	16.509	31.013
12		800	256	120B	4	2	0	34.194	28.075	34.156	28.106
13	NB	12.5	2048	8B	1	16	0	0.123	521.600	0.122	523.600
14		25	2048	8B	1	16	0	0.245	260.800	0.244	261.800
15	MC/NB	50 (25x2)	256	320B	1	1	7	51.195	100.010	50.688	101.010
16	NB	6.25	2048	16B	1	16	4	0.134	956.800	0.133	960.800
17	SS	1600	256	8B	64	64	4	0.202	317.000	0.202	317.016

그림 131 Test case 정의

- 다중모드/데이터 전송률 시험 결과: 다중 모드 지원, 최대 전송률 50kbps 급, 최대 SF 4096 검증 완료

TC No.	NB/SS	Bandwidth	시험결과			
			Data rate [kbps]	Time [ms]	수신 CRC Good 패킷수 /송신패킷수	패킷 수신률 (%)
1	NB	12.5	0.075	428.800	1000/1000	100%
2		25	5.779	44.300	1000/1000	100%
3		25	5.494	93.200	1000/1000	100%
4		50	51.195	50.005	1000/1000	100%
5		200	0.077	416.000	1000/1000	100%
6	SS	200	7.734	33.100	1000/1000	100%
7		200	23.594	21.700	1000/1000	100%
8		200	54.226	23.605	1000/1000	100%
9	NB	6.25	0.211	152.000	1000/1000	100%
10	SS	100	3.867	66.200	1000/1000	100%
11		400	16.543	30.950	1000/1000	100%
12		800	34.194	28.075	1000/1000	100%
13	NB	12.5	0.123	521.600	1000/1000	100%
14		25	0.245	260.800	1000/1000	100%
15	MC/NB	50 (25x2)	51.195	100.010	1000/1000	100%
16	NB	6.25	0.134	956.800	1000/1000	100%
17	SS	1600	0.202	317.000	1000/1000	100%

그림 132 Test case 시험 결과

- 수신 감도 시험 결과: 최대 -136dBm@6.25kHz 모드
- Data packet BLER 성능 비교: 1/2 차 SoC 용 FPGA 플랫폼 vs. 최종 SoC (Davinci-R3) 성능 비교시 거의 유사 성능 발휘

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다





그림 133 BLER 성능 비교: 2 차 SoC 용 FPGA vs. R3

❍ 기능 및 성능 시험을 통한 LPWA IoT 2 차 SoC 칩 운용을 위한 베이스밴드 모뎀 최적 운용 파라미터 도출
- 동기 프리앰블에 따른 동기부 성능 확보를 통한 운용 환경 설정 가능
- 수신부 성능 검증을 통한 CE 모드 파라미터 도출
- 기본 운용 모드 설정: NB 모드 25kHz, SS 모드 200kHz 대역폭 모드

❍ 기타 SoC 탑재 모뎀 IP 검증
- AES 암호화 모듈 시험용 Test set 정의 – ENC, MIC
- HW Accelerator operation flow



- MIC 운용 결과:

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다


```
uint16 TestKey[8] = {
        0x2b7e, 0x1516, 0x28ae, 0xd2a6,
        0xabf7, 0x1588, 0x09cf, 0x4f3c
};
uint16 TestSet[32] = {
        0x6bc1, 0xbee2, 0x2e40, 0x9f96,
        0xe93d, 0x7e11, 0x7393, 0x172a,
        0xae2d, 0x8a57, 0x1e03, 0xac9c,
        0x9eb7, 0x6fac, 0x45af, 0x8e51,
        0x30c8, 0x1c46, 0xa35c, 0xe411,
        0xe5fb, 0xc119, 0x1a0a, 0x52ef,
        0xf69f, 0x2445, 0xdf4f, 0x9b17,
        0xad2b, 0x417b, 0xe66c, 0x3710
};
```

```
MIC output

[REG][R] AES_VALUE_REG_ADDR   [000B] : 51F0
[REG][R] AES_VALUE_REG_ADDR   [000B] : BEBF
```

- Channel RSSI measurement test for LBT

❍ Operation flow



❍ 40kHz/channel, 16 channel 결과 출력

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



그림 134 LPWA IoT DM 채널 모니터링 운용 결과 화면

❍ 1/2 차 SoC 용 모뎀 IP 성능 비교
- 기본 성능 비교시, 성능 열화 없음.
- 수신 감도 성능 대략 5dB 향상 - 동기 성능 보완, D-AGC 추가 설계, A-AGC 및 NF 성능 향상

다. 참여기관 2 - 알씨엔 : LPWA SoC 검증용 에뮬레이터 및 검증용 게이트웨이 개발

(1) 연구 수행 내용 및 성과

■ SoC 기반 EDK 제작

❍ LPWA IoT 용 SoC 기반 EDK 설계
- LPWA IoT 용 SoC 내의 MIPS Core 에서 구동되는 **MIPS 기반 S/W** 와 외부의 MCU 에서 구동되어 LPWA IoT 용 SoC 를 제어하는 **ARM 기반 S/W** 로 구분된다.
- MIPS 기반 S/W 는 내부 버스를 통해 모뎀, RF 레지스터에 대한 쓰기/읽기를 통해 제어를 수행한다.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

Area	AHB BUS						APB BUS						DESCRIPTION
	BUS (Port)		NAME	START ADDRESS	END ADDRESS	SIZE	BUS (Port)		NAME	START ADDRESS	END ADDRESS	SIZE	
BMEM	AHB	S9	AHB-ROM WRAP	0x1FC0_0000	0x1FC0_3FFF	8KB							-. Boot Memory
	Reserved												
PERIPHERALS	AHB	S8	MODEM	0x1F40_1000	0x1F40_1FFF	4KB							
	AHB	S7	DMA	0x1F40_0000	0x1F40_0FFF	4KB							
	Reserved												
	AHB	S6	AHB-APB BRIDGE 2	0x1F30_0000	0x1F30_7FFF	28KB	APB	S8	RF_DIG	0x1F30_7000	0x1F30_7FFF	4KB	
								S7	RTC	0x1F30_6000	0x1F30_6FFF	4KB	
								S6	SYS_CON	0x1F30_5000	0x1F30_5FFF	4KB	-. System Controller
								S5	XIP	0x1F30_4000	0x1F30_4FFF	4KB	-. Register of XIP Module
								S4	GPADC_WRAP	0x1F30_3000	0x1F30_3FFF	4KB	
								S3	TIMER4	0x1F30_2000	0x1F30_2FFF	4KB	
								S2	COUNTER3	0x1F30_1000	0x1F30_1FFF	4KB	
								S1	UART3	0x1F30_0000	0x1F30_0FFF	4KB	
	Reserved												
	AHB	S5	AHB-APB BRIDGE 1	0x1F20_0000	0x1F20_7FFF	28KB	APB	-	-	-	-	-	
								S7	TIMER3	0x1F20_6000	0x1F20_6FFF	4KB	
								S6	TIMER2	0x1F20_5000	0x1F20_5FFF	4KB	
								S5	TIMER1	0x1F20_4000	0x1F20_4FFF	4KB	
								S4	COUNTER2	0x1F20_3000	0x1F20_3FFF	4KB	
								S3	SPI2	0x1F20_2000	0x1F20_2FFF	4KB	
								S2	I2C2	0x1F20_1000	0x1F20_1FFF	4KB	
								S1	UART2	0x1F20_0000	0x1F20_0FFF	4KB	
	Reserved												
	AHB	S4	AHB-APB BRIDGE 0	0x1F10_0000	0x1F10_7FFF	28KB	APB	-	-	-	-	-	
								S7	GPIO	0x1F10_6000	0x1F10_6FFF	4KB	
								S6	COUNTER1	0x1F10_5000	0x1F10_5FFF	4KB	
								S5	SPI1	0x1F10_4000	0x1F10_4FFF	4KB	
								S4	I2C1	0x1F10_3000	0x1F10_3FFF	4KB	
								S3	UART1	0x1F10_2000	0x1F10_2FFF	4KB	
								S2	ICTL	0x1F10_1000	0x1F10_1FFF	4KB	-. Interrupt Controller
								S1	WDT	0x1F10_0000	0x1F10_0FFF	4KB	
	Reserved												
RMEM	AHB	S3	AHB-SRAM WRAP 1	0x1F00_0000	0x1F00_007F	128B							-. Retention Memory
	Reserved												
DMEM	AHB	S2	AHB-SRAM WRAP 0	0x0800_0000	0x0800_FFFF	64KB							-. Data Memory
	Reserved												
IMEM	AHB	S1	XIP	0x0000_0000	0x001F_FFFF	2MB							-. External Serial Flash Memory (XIP Memory Access)

그림 135 MIPS 메모리 맵

1) 주요 peripheral 들의 address 는 다음과 같다.

표 19 MIPS memory base address

```
#define IMEM_BASE                0xa8000000
#define DMEM_BASE                0xa8008000
#define RMEM_BASE                0xbf000000

#define PERI1_BASE               0xbf100000
#define PERI2_BASE               0xbf200000
#define PERI3_BASE               0xbf300000

#define SFRADR_DMA_REG           0xbf400000
#define SFRADR_MODEM_REG         0xbf401000
#define SFRADR_MIPS_EICTL        0xbf402000

#define SFRADR_WDT               (PERI1_BASE + 0x00000000)
#define SFRADR_ICTL              (PERI1_BASE + 0x00001000)
#define SFRADR_UART1             (PERI1_BASE + 0x00002000)
#define SFRADR_I2C1              (PERI1_BASE + 0x00003000)
#define SFRADR_SSP1              (PERI1_BASE + 0x00004000)
#define SFRADR_COUNTER1          (PERI1_BASE + 0x00005000)
#define SFRADR_GPIO              (PERI1_BASE + 0x00006000)

#define SFRADR_UART2             (PERI2_BASE + 0x00000000)
#define SFRADR_I2C2              (PERI2_BASE + 0x00001000)
#define SFRADR_SSP2              (PERI2_BASE + 0x00002000)
#define SFRADR_COUNTER2          (PERI2_BASE + 0x00003000)
#define SFRADR_TIMER1            (PERI2_BASE + 0x00004000)
#define SFRADR_TIMER2            (PERI2_BASE + 0x00005000)
#define SFRADR_TIMER3            (PERI2_BASE + 0x00006000)

#define SFRADR_UART3             (PERI3_BASE + 0x00000000)
#define SFRADR_COUNTER3          (PERI3_BASE + 0x00001000)
#define SFRADR_TIMER4            (PERI3_BASE + 0x00002000)
#define SFRADR_GPADC             (PERI3_BASE + 0x00003000)
```

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

```
#define SFRADR_XIP              (PERI3_BASE + 0x00004000)
#define SFRADR_SYS_CTRL         (PERI3_BASE + 0x00005000)
#define SFRADR_RTC              (PERI3_BASE + 0x00006000)
#define SFRADR_RFDIG            (PERI3_BASE + 0x00007000)
```

2) 데이터 송수신 후 모뎀으로부터 tx done 및 rx done 인터럽트를 수신하고 이를 처리하기 위한 인터럽트 서비스 루틴은 다음과 같다.

표 20 MIPS ISR(interrupt service routine)

```
void interrupt_vector() {

    unsigned int loop_cnt_;

    DI();

    SYS_CTRL->DBG_REG_0 = 0x11110000;

    loop_cnt_ = LOOP_LIMIT;
    do{
        loop_cnt_--;
        if(!loop_cnt_) {intr_result = 0x0; break;}
    } while(!ICTL->irqstatus);

    intr_status = ICTL->irqstatus;

    SYS_CTRL->DBG_REG_0 = 0x11110001;

    CLEAR_INTR_ALL();
    DISABLE_INTR_ALL();

    SYS_CTRL->DBG_REG_0 = 0x11110002;

    if(intr_status & BIT_ICTL_DMA                ) { intr_result = intr_dma();   }
    //          if(intr_status & BIT_ICTL_XIP    ) { intr_result = intr_xip();     }
    //      else if(intr_status & BIT_ICTL_DMA    ) { intr_result = intr_dma();     }
        else if(intr_status & BIT_ICTL_MODEM ) { intr_result = ProcModemInterrupt();  }
    else if(intr_status & BIT_ICTL_WDT    ) { intr_result = intr_wdt();     }
    else if(intr_status & BIT_ICTL_UART1 ) { intr_result = intr_uart1();   }
    else if(intr_status & BIT_ICTL_I2C1   ) { intr_result = intr_i2c1();    }
    //      else if(intr_status & BIT_ICTL_SSP1   ) { intr_result = intr_ssp1();    }
    else if(intr_status & BIT_ICTL_CTR1   ) { intr_result = intr_ctr1();    }
    else if(intr_status & BIT_ICTL_GPIO   ) { intr_result = intr_gpio();    }
    else if(intr_status & BIT_ICTL_UART2 ) { intr_result = intr_uart2();   }
    else if(intr_status & BIT_ICTL_I2C2   ) { intr_result = intr_i2c2();    }
    //      else if(intr_status & BIT_ICTL_SSP2   ) { intr_result = intr_ssp2();    }
    else if(intr_status & BIT_ICTL_CTR2   ) { intr_result = intr_ctr2();    }
    else if(intr_status & BIT_ICTL_TIMER1) { intr_result = intr_timer1(); }
    //          else if(intr_status & BIT_ICTL_TIMER1) { intr_result = vPortTickInterruptHandler();}
    else if(intr_status & BIT_ICTL_TIMER2) { intr_result = intr_timer2(); }
    else if(intr_status & BIT_ICTL_TIMER3) { intr_result = intr_timer3(); }
    else if(intr_status & BIT_ICTL_UART3 ) { intr_result = intr_uart3();   }
```

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

```
else if(intr_status & BIT_ICTL_CTR3   ) { intr_result = intr_ctr3();    }
else if(intr_status & BIT_ICTL_TIMER4) { intr_result = intr_timer4(); }
//          else if(intr_status & BIT_ICTL_GPADC ) { intr_result = intr_gpadc();   }
else if(intr_status & BIT_ICTL_RTC_P ) { intr_result = intr_rtc_p();   }
else if(intr_status & BIT_ICTL_RTC_A ) { intr_result = intr_rtc_a();   }
else if(intr_status & BIT_ICTL_EXT_0 ) { intr_result = intr_ext();      }
else if(intr_status & BIT_ICTL_EXT_1 ) { intr_result = intr_ext();      }

SYS_CTRL->DBG_REG_0 = 0x11110003;

DISABLE_EXL();
ENABLE_INTR_ALL();
//ENABLE_INTR_MODEM();

EI();
```

- MIPS 기반 S/W 의 주요 구성 요소는 다음과 같다.
  1) FreeRTOS(주관기관 지원)
  2) UART, SPI, I2C, GPIO 등 디바이스 드라이버
  3) 성능 시험을 위한 주파수, 대역폭, 송신출력, SF, 동작모드, 설정 기능 등 EDK 보드 운용을 위한 CLI

- ARM 기반 S/W 는 SPI 및 GPIO 인터페이스를 통해 LPWA IoT 용 SoC 를 제어한다.
- SPI 인터페이스는 LPWA IoT 용 SoC 의 SPI HIF(Host InterFace)와 연결되고 GPIO 인터페이스는 CS(Chip Select) 신호에 따라 모뎀 또는 RF 를 제어한다.

- SPI HIF 의 상세 내용은 다음과 같다.

  1) SPI transfer format




그림 136 SPI HIF 타이밍도

  2) Packet format

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 137 SPI HIF packet format

3) Address 는 16-bit 로 구성되고 Bit[15:12]를 통해 접근 방법을 결정하고 bit[11:00]을 통해 접근하고자 하는 레지스터 주소 값이 결정된다.



그림 138 SPI HIF address decording

4) 다음의 예제와 같은 방법으로 SPI HIF 를 통해 모뎀 및 RF 를 제어할 수 있다.




그림 139 SPI HIF packet format example

- 데이터 송수신 후 LPWA IoT 용 SoC 로부터 tx done 및 rx done 인터럽트을 입력받아 상태 천이를 수행한다.
- ARM 기반 S/W 의 주요 구성 요소는 다음과 같다.
  1) UART, SPI, I2C, GPIO 등 디바이스 드라이버

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

2) 성능 시험을 위한 주파수, 대역폭, 송신출력, SF, 동작모드, 설정 기능 등 EDK 보드 운용을 위한 CLI

■ SoC 기반 단말 및 게이트웨이 소프트웨어 개발

❍ LPWA IoT 용 SoC 기반 단말 및 게이트웨이 S/W 설계

- LPWA IoT 용 SoC 기반 단말 및 게이트웨이 S/W 는 R3 EVM 을 제어하기 위한 SPI 및 GPIO 드라이버, PC 와 통신을 위한 UART 드라이버, 타이머 구동을 위한 타이머 드라이버 등으로 구성된다.
- 어플리케이션은 CLI(Command Line Interface)를 통해 시험하기 위한 CLI Manager, 초기 구동을 위한 Init Manager, 정보 관리를 위한 SIB Manager 로 구성된다.




그림 140 LPWA IoT 용 SoC 기반 단말 및 게이트웨이 S/W 구조

- LPWA IoT 용 SoC 기반 단말 및 게이트웨이 S/W 는 모뎀 및 RF 모듈의 제어를 위해 UART 인터페이스를 이용한 CLI(Command Line Interface)를 제공한다. 추후 확장성 및 호환성을 위하여 AT command 스타일을 도입하여 개발하였다.

- 모뎀 및 RF 모듈과의 UART 통신에 사용되는 프레임 포맷은 아래 그림과 같다.

Start	명령어	End
AT	<명령어>	<₩r₩n>

- 모든 명령어 및 응답 메시지에 대한 규칙은 아래와 같다.
  1) 조회 및 명령어는 “AT” 문자열로 시작한다.
  2) 모든 메시지는 대문자만을 지원한다.
  3) 모든 메시지의 끝은 “\r\n” 으로 끝난다.

- 조회/설정/실행 명령어 포맷은 아래 그림과 같다.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

조회 명령어	설정 명령어
+<command>=?	+<command>=<value>

1) 조회 명령어: AT+” command=?” 형태로 조회한다.
2) 설정 명령어: AT+” command” =” value” 형태로 설정한다.
3) 실행 명령어: AT+” command” 형태로 실행시킨다.

- 조회/설정/실행 명령어에 대한 응답 포맷은 아래 그림과 같다.

Start	응답 메시지	End
<CR><LF>(0x0d, 0x0a)	<Response Msg>	<CR><LF>(0x0d, 0x0a)

1) 응답메시지는 현재 설정값 및 AT 명령어로 수행한 결과값을 알려준다. 조회 및 설정 명령어 실패 시 “AT_ERROR” 문자열을 송신한다.

■ 개발 SoC EDK 보드 H/W 설계 및 제작

❍ PHY/RF 칩 EDK 보드 H/W 설계

- R1 EVM 및 R2B EVM 을 위한 통합 테스트 플랫폼을 설계하였으며 다음과 같은 특징을 갖는다.
1) R1 EVM 의 RF 성능 검증을 위한 제어 인터페이스 지원(SPI)
2) R2B EVM 의 모뎀 성능 검증을 위한 제어 인터페이스(SPI, GPIO) 및 시험용 인터페이스 제공
3) 시험용 인터페이스는 UART, SPI, I2C, GPIO 등 제공




그림 141 PHY/RF 칩 EDK 보드 회로도

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

❍ SoC EDK 보드 H/W 설계

- R3 EVM 을 검증을 위한 통합 테스트 플랫폼 설계하였으며 다음과 같은 특징을 갖는다.

  1) R3 EVM 의 RF/모뎀 성능 검증을 위한 제어 인터페이스 지원(SPI, GPIO) 및 시험용 인터페이스 제공

  2) 시험용 인터페이스는 UART, SPI, I2C, GPIO 등 제공




그림 142 LPWA SoC 검증용 EDK 보드 회로도

- 저전력 운용을 위해 MCU 는 ST 사 Cortex-M3 계열 중 ‘L1” 계열을 사용한다.
- STM32L1xx 제품 라인은 STMicroelectronics 초저전력 EnergyLiteTM 플랫폼에 속하고 확장 메모리와 더 큰 패키지를 제공하는 32 비트 고성능 Cortex ™ -M3 기반 마이크로 컨트롤러를 통해 8 비트 STM8Lxx 제품군을 보완한다.
- 두 마이크로 컨트롤러 제품군은 ST 의 독점적인 130nm 초 저 누설 프로세스를 기반으로 하며 많은 아날로그 및 디지털 주변 장치를 공통적으로 갖추고있어 한 아키텍처에서 다른 아키텍처로의 전환을 용이하게 하며 사용자가 단일 플랫폼에서 얻은 지식을 활용할 수 있는 기회를 제공한다.
- 주어진 제조 공정 및 다이 영역에서 마이크로 컨트롤러의 소비는 주로 전압 및 주파수 등 동적으로 제어 할 수 있는 두 가지 요소에 달려있다. STM32L1xx 디바이스에서 내부 저전압 레귤레이터(internal low drop regulator)는 대부분의 로직 회로에 고정 전압을 공급한다. 이는 휴대용 배터리로 제공되는 제품의 수명이 끝날 때까지(1.65V 까지) 공급 전압이 무엇이든간에 소비가 최소한으로 유지되도록 보장한다.
- 우리가 클럭 소스를 고려한다면, 여러 개의 계단식 클럭 프리스케일러, 게이팅 기술 및 주변 장치 별 클록 관리를 통해 필요한 로직 게이트 만 활성화하고 적절한 주파수로 활성화 할 수 있습니다. 이런 것들이 실행 모드에서 소비를 줄이기 위해 일반적으로 사용되는 설계 방법입니다. STM32L1xx 의 경우 보다 높은 처리 효율을 달성하기 위해 전압 스케일링의 구현과 함께 이 방향으로 기능이 구현되었다.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- 초 저전력 요구 사항은 단순히 런타임에 초점을 맞추면 충족시킬 수 없다. 대부분의 어플리케이션에서 이 모드에서 최소 시간과 에너지를 소비하고 적절한 저전력 모드를 찾아야 한다.
- 성능은 자연스럽게 저 전류 소모와 관련이 없지만, 소프트웨어 작업을 실행하기 위해 주기적으로 일어나야 하는 대부분의 저전력 애플리케이션에서 주요 이점이다. 이 경우 처리 성능으로 인해 실행 모드에서 시간을 덜 소비하므로 딥 슬립 모드에서 시간을 최대화한다. mA / DMIPS (DMPIS 라는 것은 공개 벤치 마크 Rev 2.0 을 사용하여 측정 한 Dhrystone MIPS 를 말한다)로 표시된 프로세싱 소비만 고려하면 Cortex M3 의 성능은 다른 아키텍처(특히 16 비트 마이크로 컨트롤러)보다 훨씬 뛰어나다.
- DMIPS / MHz 의 성능은 코어 및 메모리 인터페이스에 의해 주어지므로 mA / DMIPS 단위의 프로세싱 소비는 전압 스케일링을 사용하여 최대화될 수 있다. 이 방법은 언더 볼트 (undervolting)라고 하며 내부 로직의 전원 전압을 동작 주파수로 동적으로 조정하는 것으로 구성된다. 1.8V (범위 1)에서 1.2V (범위 3)까지 다음 그림에 요약된 바와 같이 동적으로 선택할 수 있는 세 가지 전압 범위를 제공하며 소비 측면에서 25% 이상의 이득을 제공한다.
- 독립 실행 형 모드에서 작동하는 한 4MHz 만으로 아날로그 프런트 엔드의 데이터를 수집하고 처리할 수 있다. 이 경우 내부 로직에 1.2V 만 공급할 수 있다.

Figure 1. STM32L1xx performance versus VDD and VCORE range




그림 143 공급 전압에 따른 동작 클럭 및 전류 소모


- 그러나 시스템이 PC 의 USB 인터페이스에 연결될 때 USB 소프트웨어 스택을 실행하면 더 많은 처리 능력이 필요하다.(이 경우 장치는 내부 전압이 1.8V 인 “고성능 모드“에 배치 될 수 있습니다. USB 주변 장치가 48MHz 클록으로 공급되는 동안 32MHz 에서 코드를 실행할 수 있습니다.) 전압 스케일링은 동적 전류 소모에 대한 타협없이 이러한 두 가지 동작 모드의 모순된 요구 사항을 처리하는 데 사용된다.

- 전력 소비는 7 가지 저전력 모드 중 하나에 진입함으로써 조정될 수 있다. 대부분의 칩 전원이 꺼질 때까지 주파수 독립적인 전류 소스 (클럭 소스, 비 휘발성 메모리 및 레귤레이터)를 점진적으로 비활성화함으로써 전력 소모를 줄일 수 있다. 다음 표는 각 모드에서 사용할 수 있는 기능을 요약하고 현재 소비량을 나타낸다.

Table 1. STM32L1xx low power mode overview

Low power mode	Consumption	CPU	Flash / EEPROM	RAM	DMA & Periph.	Clock	LCD	RTC
Sleep	100 µA/MHz (Range 1) 82 µA / MHz (Range 2) 65 µA/MHz (Range 3)	No	ON	ON	Active	Any	Available	
Low power run	10.4 µA (Flash OFF, 32 kHz)	Yes	ON or OFF	ON	Active	MSI	Available	
Low power sleep	5.1 µA (periph. OFF) 6.1 µA (1 timer ON)	No	OFF	ON	Active	MSI	Available	
Stop with RTC	1.3 µA (1.8 V) 1.6 µA (3 V)	No	OFF	ON	Frozen	LSE, LSI	Available	
Stop	500 nA	No	OFF	ON	Frozen	LSE, LSI	OFF	OFF
Standby with RTC	1.3 µA (3 V) 1 µA (1.8 V)	OFF	OFF	OFF	OFF	LSE, LSI	OFF	ON
Standby	270 nA	OFF	OFF	OFF	OFF	LSE, LSI	OFF	OFF

<Lowpower mode 에 따른 소비 전류>



<MCU power consumption calculator>

- STM32L1xx 에는 STM32F 모드 외에도 저전력 동작 모드와 저전력 슬립 모드의 두 가지 새로운 모드가 지원된다. 일부 주변 장치 (예 : 통신 주변 장치 또는 타이머)를 끌 수 없는 극단적으로 낮은 전류 소모 또는 CPU 가 전류 변동을 최소화하기 위해 저속에서 지속적으로 처리하는 응용 프로그램에 대해 실행 및 절전 모드 (Run and Sleep mode) 기능을 제공한다. 매우 낮은 전류에 도달하기 위해 몇 가지 기능 블록을 사용할 수 있다.

  1) 전압 레귤레이터는 대기 전류를 줄이기 위해 저전력 (LP) 모드에 있다.

  2) 비 휘발성 메모리를 끄고 16Kbyte RAM 에서 처리가 이루어진다.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

3) 마스터 클럭 소스는 MSI 내부 RC 오실레이터에서 발생하며 1.5A 로 낮출 수 있다.


4) 레귤레이터가 LP 모드에서 제공 할 수 있는 최대 전류는 작동 주파수와 활성화 할 수 있는 주변 장치 수를 제한한다.

- 따라서, SW 측면에서 저전력 기능을 만족하기 위해서는 적절한 클록 소스 및 주파수를 설정하는 것이 중요하고 어플리케이션의 특징에 따라 적절한 Low power mode 를 설정하여 운용하는 것이 중요하다.
- 각 동작모드에 따른 전류 소모량은 위의 그림과 같다.

■ 단말 및 게이트웨이 시험환경 구축

❍ 시험용 모니터링 GUI 설계

- 단말의 위치와 게이트웨이의 위치를 표시하고 수신된 패킷의 정보를 표시 및 저장할 수 있도록 설계
- GUI 의 기본 구조는 통신 설정(Serial, Socket), 데이터 확인용 텍스트 박스, 지도, 게이트웨이 위치 정보 확인용 라벨, 수신된 정보 확인용 리스트뷰로 구성
- Serial 통신은 포트와 Baud Rate, 전송 주파수, 검색 시간을 설정할 수 있으며 Socket 통신은 자신의 IP, PORT 정보를 받아옴에 따라 설정



<모니터링 GUI 디자인>

(2) 개발 항목 및 상세 연구 결과

■ SoC 기반 EDK 제작

❍ LPWA IoT 용 SoC 기반 EDK 개발

- MIPS 기반 S/W 의 소스 디렉토리는 다음과 같다.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

디렉토리	설명
/Source	FreeRTOS 소스 및 헤더 파일
/Source/include	FreeRTOS 헤더 파일
/Src/portable	FreeRTOS 하드웨어 관련 소스 및 헤더 파일
/progam/DAVICI/src	LPWA SoC 검증용 EDK SW 소스 및 헤더 파일

- LPWA SoC 검증용 EDK SW 를 빌드하기 위해서 다음 그림과 같이 명령을 수행한다.





그림 144 LPWA SoC 검증용 EDK SW 컴파일 화면

- 생성된 이미지를 보드에 다운로드하기 위해서는 PWA_BinaryDownload_v4.2.exe 파일을 실행한다.



<그림> 시리얼 통신 설정

- 위의 그림과 같은 시리얼 통신 설정 창이 열리면 R2B Board 와 연결된 포트를 설정하고 연결속도는 160000 으로 설정한 후 확인 버튼을 누른다.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다





그림 145 Fusing file 설정

- 위의 그림과 같이 먼저 우측 상단의 Select Fusing Mode (①)를 선택한 후, Open Fusing File 버튼(②)을 클릭한다.
- 윈도우 탐색기 창이 열리면 첨부된 “fusing_app_le.bin” 파일을 선택한다.
- Find Bootloader 버튼(③)을 클릭한 후, 윈도우 탐색기 창이 열리면 R2B Board 에 다운로드하고자 하는 바이너리 파일을 선택한다.
- Download 버튼(④)을 클릭하여 R2B Board 에 바이너리를 다운로드한다.
- 정상적으로 진행될 경우 다운로드가 진행되며, 다운로드가 완료될 경우 아래
- 사진과 같이 다운로드 완료 창이 열린다.
- 다운로드가 정상적으로 완료되면 통신해제 버튼(⑤)을 클릭하여 R2B Board 와의 접속을 해제한다.




<다운로드 완료 화면>

- ARM 기반 S/W 의 소스 디렉토리 구조는 다음과 같다.

디렉토리	설명
/Src	main.c 를 포함하고 보드 초기화 등을 수행하는 소스 파일
/Src/atCommand	AT Command 처리용 소스 파일
/Src/modemCtrl	모뎀 제어용 소스 파일

/Src/rfCtrl	RF 제어용 소스 파일
/Inc	RF 보드 헤더 파일
/Inc/atCommand	AT Command 처리용 헤더 파일
/Inc/modemCtrl	모뎀 제어용 헤더 파일
/Inc/rfCtrl	RF 제어용 헤더 파일
/Inc/spiCtrl	SPI 제어용 헤더 파일

- ARM 기반 S/W 의 개발환경 설정은 다음과 같다.



<TrueStudio for STM32 프로젝트 화면>

- 모뎀 및 RF 모듈을 제어하기 위해 제공하는 하드웨어 인터페이스는 SPI 2port, UART 1port, GPIO 1pin 이다.
- SPI 1port 는 모뎀과의 레지스터 설정 및 송/수신 데이터 전송 인터페이스로 사용되며, 남은 1port 는 RF 모듈과의 제어 인터페이스에 사용된다.
- UART 1port 는 기능 제어를 위한 AT command 모듈에서 사용한다.
- GPIO 1pin 은 모뎀에서 송/수신 동작 시 발생하는 상태 인터럽트를 처리하기 위해 사용한다.
- 각각 하드웨어 pin 설정은 Inc/ 디렉토리 하부의 hw_conf.h 에 정의하고 있다.
- hw_conf.h 에 정의된 각 하드웨어 pin 설정을 최종 타겟보드에 맞도록 수정하여 사용하도록 구성함으로써 H/W 변경에 따른 소스 코드 수정을 최소화하였다.
- 아래는 ARM 기반 S/W 에 정의된 하드웨어 구성 설정과 관련된 내용이다.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

```
//////////////////////////////////////////////////For TMS & SWO pin
#define TMS_Pin                                 GPIO_PIN_13
#define TMS_GPIO_Port                           GPIOA
#define TCK_Pin                                 GPIO_PIN_14
#define TCK_GPIO_Port                           GPIOA
#define SWO_Pin                                 GPIO_PIN_3
#define SWO_GPIO_Port                           GPIOB


//////////////////////////////////////////////////For AT Command(UART)
#define AT_USARTX                               USART2
#define AT_USARTX_CLK_ENABLE()                  __USART2_CLK_ENABLE();
#define AT_USARTX_GPIO_CLK_ENABLE()             __GPIOA_CLK_ENABLE()

#define AT_USARTX_FORCE_RESET()                 __USART2_FORCE_RESET()
#define AT_USARTX_RELEASE_RESET()               __USART2_RELEASE_RESET()

/**USART2 GPIO Configuration
PA2       ------> USART2_TX
PA3       ------> USART2_RX
*/
#define AT_USARTX_TX_PIN                        GPIO_PIN_2
#define AT_USARTX_RX_PIN                        GPIO_PIN_3
#define AT_USARTX_GPIO_PORT                     GPIOA
```

<하드웨어 구성 설정 파일>

■ SoC 기반 단말 및 게이트웨이 소프트웨어 개발

❍ LPWA IoT 용 SoC 기반 단말 및 게이트웨이 S/W 개발

- 개발된 S/W 는 다음 그림과 같은 구조를 가진다.




그림 146 단말/게이트웨이 S.W 구조 : main 함수 call graph

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

```
{
  /* Reset of all peripherals, Initializes the Flash interface and the Systick. */
  HAL_Init();

  /* Configure the system clock */
  SystemClock_Config();

  /* UART Init */
  InitAtCom();

  /* Initialization of lpwa SoC */
  InitLpwaChip();

  /* Infinite loop */
  while (1)
  {
    /* Handle UART AT commands */
    ProcCmdParse();

    if(test_start)
    {
      if(send_txCnt < test_txCnt)
      {
        if(!modem_tx_busy)
        {
          send_txCnt++;
          SndAtCom("TX test: Send Count %dWrWn", send_txCnt);
          SndModemData();
          HAL_Delay(1000);
        }
      }
      else
      {
        test_start = false;
        send_txCnt = 0;
      }
    }
  }
}
```

<main 함수 소스 코드>

- main 함수는 SystemClock_Config(), InitAtcom(), InitLpwaChip(), ProcCmdParse() 함수로 구성된다.
- SystemClock_Config() 함수는 보드 동작에 필요한 메인 클럭 설정 및 내부 클럭 설정을 수행한다.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



<SystemClock_Config 함수 call graph>

```
  {

   RCC_OscInitTypeDef RCC_OscInitStruct;
   RCC_ClkInitTypeDef RCC_ClkInitStruct;

   RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE;
   RCC_OscInitStruct.HSEState = RCC_HSE_ON;
   RCC_OscInitStruct.HSEPredivValue = RCC_HSE_PREDIV_DIV1;
   RCC_OscInitStruct.HSIState = RCC_HSI_ON;
   RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;
   RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSE;
   //RCC_OscInitStruct.PLL.PLLMUL = RCC_PLL_MUL9; // SCLK = 8MHz * 9 = 72MHz
   RCC_OscInitStruct.PLL.PLLMUL = RCC_PLL_MUL8; // SCLK = 8MHz * 8 = 64MHz


   if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK)
   {
     _Error_Handler(__FILE__, __LINE__);
   }

   RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK|RCC_CLOCKTYPE_SYSCLK
                               |RCC_CLOCKTYPE_PCLK1|RCC_CLOCKTYPE_PCLK2;
   RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK;
   RCC_ClkInitStruct.AHBCLKDivider = RCC_SYSCLK_DIV1;  // HCLK = SCLK / 1
   RCC_ClkInitStruct.APB1CLKDivider = RCC_HCLK_DIV2;   // PCLK1(APB1 Peripheral) =
HCLK / 2
   RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV1;   // PCLK2(APB2 Peripheral) =
HCLK / 1

   if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_2) != HAL_OK)
   {
     _Error_Handler(__FILE__, __LINE__);
   }

   HAL_SYSTICK_Config(HAL_RCC_GetHCLKFreq()/1000);


   HAL_SYSTICK_CLKSourceConfig(SYSTICK_CLKSOURCE_HCLK);

   /* SysTick_IRQn interrupt configuration */
   HAL_NVIC_SetPriority(SysTick_IRQn, 0, 0);
 }
```

<SystemClock_Config 함수 소스 코드>

- InitAtcom() 함수는 CLI를 구동하기 위한 UART 인터페이스 설정을 수행한다.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



<InitAtcom 함수 call graph>

```
{
  UartATHandle.Instance = AT_UARTX;
  UartATHandle.Init.BaudRate = 230400;
  UartATHandle.Init.WordLength = UART_WORDLENGTH_8B;
  UartATHandle.Init.StopBits = UART_STOPBITS_1;
  UartATHandle.Init.Parity = UART_PARITY_NONE;
  UartATHandle.Init.Mode = UART_MODE_TX_RX;
  UartATHandle.Init.HwFlowCtl = UART_HWCONTROL_NONE;
  UartATHandle.Init.OverSampling = UART_OVERSAMPLING_16;

  if (HAL_UART_Init(&UartATHandle) != HAL_OK)
  {
    _Error_Handler(__FILE__, __LINE__);
  }

  atuart_context.gState = HAL_UART_STATE_READY;
  atuart_context.RxState = HAL_UART_STATE_READY;

  HAL_UART_Receive_IT(&UartATHandle, (uint8_t *)&at_rx, 1);

  SndAtCom("Start AT Command: ₩r₩n");
}
```

<InitAtcom 함수 소스 코드>

- InitLpwaChip() 함수는 LPWA IoT 용 SoC 와 연결되는 핀을 설정하고 통신을 위한 SPI 인터페이스를 설정한다. 그리고 해당 인터페이스를 통해 LPWA IoT 용 SoC 를 초기화하고 SIB(System Information Base)에 저장된 초기 설정 값으로 모뎀 및 RF 에 대한 초기 설정을 수행한다.




그림 147 InitLpwaChip 함수 call graph

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

```
{
    /* Initiallization of Reset, AUTO Tx, AUTO Rx GPIO Pin */
    InitLpwaChipPin();

    /* Reset lpwa chip */
    CtrlLpwaReset();


    /* Use it depending on the need for delay time. */
    HAL_Delay(100);

    /* Initialization of SPI interface between LPWA chip and MCU */
    InitLpwaChipSpi();

    /* Rf Init */
    InitRf();
    /* Modem Init */
    modem_ctrlInit();
    InitSibConf();
    SetRfDefaultFreq();
 }
```

<InitLpwaChip 함수 소스 코드>

- 마지막으로 ProcCmdParse() 함수를 수행하여 UART 를 통해 입력되는 명령어를 처리하여 해당 동작을 수행한다.



<ParseCmd 함수 call graph>

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

```
{
   static char command[CMD_SIZE];
   static unsigned i = 0;

   /* Process all commands */
   while (IsNewCharReceived() == SET)
   {
     command[i] = GetNewChar();

 #if 1 /* echo On     */
     if(eAtEchoMode)
       AT_PRINTF("%c", command[i]);
 #endif

     if (command[i] == AT_ERROR_RX_CHAR)
     {
       i = 0;
       PrintComErr(AT_ERROR);
       break;
     }
     else if ((command[i] == '₩r') || (command[i] == '₩n'))
     {
       if (i != 0)
       {
         command[i] = '₩0';
         ParseCmd(command);
         i = 0;
       }
     }
     else if (i == (CMD_SIZE - 1))
     {
       i = 0;
       PrintComErr(AT_ERROR);
     }
     else
     {
       i++;
     }
   }
 }

   SndAtCom("Start AT Command: ₩r₩n");
 }
```

<ProcCmdParse 함수 소스 코드>

- 사용되는 명령어는 AtCommand_s 구조체를 통해 명령어 이름, 크기, 실행 함수를

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

정의하여 사용한다.

```
struct ATCommand_s {
    const char *string;                          /*< command string, after the "AT" */
    const int size_string;                       /*< size of the command string, not
including the final ₩0 */
    ATEerror_t (*get)(const char *param);        /*< =? after the string to get the
current value*/
    ATEerror_t (*set)(const char *param);        /*< = (but not =?₩0) after the string
to set a value */
    ATEerror_t (*run)(const char *param);        /*< ₩0 after the string - run the
command */
 #if !defined(NO_HELP)
    const char *help_string;                     /*< to be printed when ? after the
string */
 #endif
 };

static const struct ATCommand_s ATCommand[] =
 {
   {
     .string = AT_RESET,
     .size_string = sizeof(AT_RESET) - 1,
 #ifndef NO_HELP
     .help_string = "AT"AT_RESET ": Trig a reset of the MCU.₩r₩n          ex)
AT+ Z₩r₩n",
 #endif
     .get = AtRtnFail,
     .set = AtRtnFail,
     .run = AtSetReset,
   },
```

<리셋 명령(AT+RESET) 관련 소스 코드 >

- LPWA IoT 용 SoC 기반 단말 및 게이트웨이 S/W 를 실행하기 위해 테라텀과 같은 시리얼 터미널 프로그램을 사용하여 명령어를 입력하면 실행 결과가 다음과 같이 나타난다.




그림 148 LPWA IoT 용 SoC 기반 단말 및 게이트웨이 S/W 실행화면

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

■ 개발 SoC EDK 보드 H/W 설계 및 제작

❍ PHY/RF 칩 EDK 보드 H/W 제작




그림 149 PHY/RF 칩 EDK 보드 형상

❍ SoC EDK 보드 H/W 제작




그림 150 SoC EDK 보드 형상

■ 단말 및 게이트웨이 시험환경 구축

❍ 시험용 모니터링 GUI 개발

- 게이트웨이 정보는 GPS Receive 혹은 GPS Data Input 버튼 이벤트를 통해 받아와 알 수 있다.
- 수신 정보는 데이터 확인용 텍스트 박스를 통해 실시간으로 수신되는 데이터를 확인 가능하며 패킷별로 나누어 리스트뷰를 통해 위도, 경도, 게이트웨이와의 거리, RSSI, SNR, 수신 시각을 비롯한 정보를 실시간으로 볼 수 있다.
- 또한 수신과 동시에 수신 정보를 바탕으로 지도에 좌표를 찍어줌으로써 모니터링 할 수 있다.
- 이 모든 정보들은 Mysql Database 에 저장되며 절대경로를 통해 텍스트 파일로도 저장되어 추후 저장된 데이터를 확인할 수 있다.
- GUI 는 기본 툴로 C#을 사용하였으며 활성화된 UI 크기는 1024*768(px)으로 우측 상단 x 클릭 시 창을 닫을 수 있다.
- Serial 통신부의 포트는 콤보 박스를 통해 인식된 장치 중 선택해 설정 가능하며 Baud Rate 는 기본 9600 으로 설정되어 있으며 Baud Rate 또한 선택 가능하다.
- 전송 주파수 및 검색 시간은 기본 6000/5000 으로 설정되어 있으며 직접 입력하여 원하는 값으로 설정 가능하다.

- Open 버튼 클릭 시 연결된 포트와 통신되며 Close 버튼 클릭 시 통신이 끊긴다.
- Socket 통신부는 Open 버튼 클릭하면 자신의 IP, PORT 정보로 설정되어 통신되고, Close 버튼 클릭 시 통신은 끊긴다.
- 단, Close를 통해 통신을 끊었었다더라도 다시 Open 버튼 클릭 시 재접속 가능하며 게이트웨이에서 연결이 끊겨도 알아서 서버를 찾아 다시 재접속 과정을 거치게 된다.
- 게이트웨이 위치 정보는 GPS Receive 버튼 클릭 시 직접 좌표를 찾아 설정되고 GPS Data Input 버튼 클릭 시 입력하는 임의의 좌표 정보로 설정된다.
- 또한 위치 정보는 게이트웨이 위치가 설정되었을 시에만 수신 가능하며 그 정보(ID, 위도, 경도, 게이트웨이와의 거리, RSSI, SNR, Sensor Value, 보낸 수, 수신 수, 정확도, 수신 시각)는 리스트뷰의 실시간 업데이트를 통해 알 수 있다.




그림 151 모니터링 GUI 동작 화면

라. 참여기관 3 - 올래디오 : LPWA IoT SoC/모듈/플랫폼 시험 및 서비스 개발

(1) 연구 수행 내용 및 성과

■ LPWA SoC 검증

❍ LPWA SoC 검증용 게이트웨이 설계

- R3 EVM을 검증을 위한 통합 테스트 플랫폼 설계하였으며 다음과 같은 특징을 갖는다.

1) 검증용 게이트웨이는 4채널 구조로 설계 및 제작
2) 4채널 구조는 1채널 단말을 4개 결합하는 형태로 구성
3) 각각의 채널은 1~4채널까지 물리적으로 결합/분리 가능한 형태로 구성
4) 검증 단계에서 사용하기 편리하도록 제어 MCU를 별도로 설계

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다





그림 152 LPWA SoC 검증용 게이트웨이 회로도

■ LPWA 무선망 설계

❍ 서비스 거리 산출


- LPWA 통신 시스템을 서비스하기 위해 가장 단말과의 Link Budget 산출이 선행되어야 한다.
- 지상에서 주로 사용하는 다양한 Link Budget 계산 방식은 장애물이 많은 환경에서 전파 손실과 Fading 마진을 고려하여 산출해야 하지만 해상에서는 장거리 전송과 장애물이 없고 해수면 반사파만 고려하면 되기 때문에 해상을 기준으로 자유공간 손실에서 Ground Multipath Loss 를 적용한 Link Budget 계산 결과를 적용하고 Fading 마진은 15dB 이상으로 설정하여 무선망 설계를 진행하였다.
- LoRa 는 현재 SKT 가 서비스를 제공하거나 Private LoRa 가 서비스를 제공할 수 있는 900MHz 대역 917MHz 에서 923.4MHz 까지 6.4MHz 대역폭에 총 32 개 채널을 할당한다. 단말은 1 ~ 32 번 채널 모두 사용가능 하지만 Gateway 는 20 ~ 32 번 채널만 사용가능하며 Gateway 의 송출전력은 최대 200mW(23dBm) 를 넘지 못한다. 무선망 설계는 LoRa 대역 중심 주파수인 920MHz 를 사용하였다.



<LPWA 주파수 할당>


- LoRa 서비스를 제공하는 LPWA 대역은 ISM Band 로 누구나 자유롭게 사용 가능하지만 송출 시간이 자유롭지 못하고 출력이 제한적인 단점을 갖는다.

- 아래 그림은 LoRa 서비스에 있어 자유공간 손실 (FLS, Free Space Loss)과 Fade Margin 만을 고려한 Link Budget 계산 결과를 나타낸다. Gateway 송출 전력을 23dBm 으로 설정하고 단말 수신 Sensitivity 를 -96dBm 으로 설정하는 경우 LoRa 는 49.7Km 서비스가 가능하다.



<FSL 만을 고려한 LPWA 전송거리 산출>

- 다음 그림은 LoRa 서비스에 있어 자유공간 손실과 Fade Margin 만을 고려하여 25Km 서비스를 위한 Link Budget 계산 결과를 나타낸다. Gateway 송출 전력을 20dBm 으로 설정하고 단말 수신 Sensitivity 를 -96dBm 으로 설정 후 수신 안테나 이득을 9dBi 로 낮추어 서비스해도 25Km 전송엔 문제가 없음을 의미한다.




<LPWA 전송거리 25Km 서비스 조건 산출>

- 해상에서 무선망 설계는 단순한 자유공간손실 외 다음 그림과 같이 Ground Multipath Loss 를 고려한 Flat Earth Loss 를 적용하여야 한다. (MAXIM 사의 Application Note 를 참조)
- 아래 그림에서 Ground Multipath Loss 는 안테나의 높이가 매우 중요함을 나타낸다. 해상 IoT 망에 적용하였을 때 H2 에 해당하는 육상 Gateway 안테나 높이를 높게 할수록 Ground Multipath Loss 가 적음을 알 수 있다.


- 아래 그림은 송신 안테나 높이와 수신 안테나 높이에 따르는 Ground Reflector 와 Ground Bounce Path 에 따르는 반사파에 의한 Fading 손실을 나타낸다.
- 또한 지구는 둥글기 때문에 Ground Multipath Loss 외 Line of Sight 확보를 위한 안테나 높이를 선정해야 한다.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



※ Reference Maxim Application Note AN3586

<Ground Multipath Loss>



<안테나 높이 계산>

- 위의 그림에서 서비스 거리 계산을 위해 피타고라스의 정의를 이용한다.
- 즉 지구 반지름 6,378,137m 를 b 로 정의하고 서비스 거리를 c, 지구 반지름 + 안테나 높이를 a 로 정의하는 경우 지구반지름 + 안테나높이의 제곱은 지구 반지름 6,378,137m 제곱과 서비스 거리의 제곱의 합과 동일하다.
- 서비스 거리 c 를 25Km 정의하면 위 관계식에 의하여 안테나 높이(h)는 49m 가 되어야 한다.
- 안테나 높이에 따르는 서비스 거리의 정의는 표과 같다. 안테나 높이를 30m 로 설치하면 최대 19.5Km 까지 서비스가 가능하며 안테나 높이를 60m 로 설치하면 최대 27.7Km 까지 서비스가 가능하다. 또한, 안테나 높이를 10m 로 설치하면 11Km 거리까지 서비스가 가능하다.

지구반지름(b)	안테나 높이(h)	서비스 거리 (c)
6,378,137	10	11,294
6,378,137	20	15,973
6,378,137	30	19,562
6,378,137	35	21,130
6,378,137	40	22,589
6,378,137	45	23,959
6,378,137	49	25,001

<안테나 높이에 따르는 서비스 거리 계산>

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- LoRa 서비스에서의 Link Budget 은 다음과 같다.
- LPWA LoRa 서비스 주파수에서의 Link Budget 산출은 단말의 안테나 높이는 0.5m, 안테나 이득을 4dBi 로 설정한 상황에서 수행한다.
- 정량적 목표인 10Km 전송 시 기지국 안테나 높이를 13m 로 설치하는 경우 Flat Earth Path Loss 산출 결과는 다음 그림과 같다.

Ground Reflection Path Loss


System Variables	Variable	Units	Equation	Value
TX height	h_{TX}	m		13
RX height	h_{RX}	m		0.5
Distance	d	m	(from Link Budget sheet)	10000
Direct Path	d_1	m	$d_1 = (d^2+(h_{TX}-h_{RX})^2)^{1/2}$	10000.00781
Reflection Path	d_2	m	$d_2 = (d^2+(h_{TX}+h_{RX})^2)^{1/2}$	10000.00911
Reflection Path Δ	Δd	m	$\Delta d = d_2 - d_1$	0.001299999
Estimated Reflection Path Δ	Δd_e	m	$\Delta d_e = 2h_{TX}h_{RX}/d$	0.0013
Wavelength	λ	m	(from Link Budget sheet)	0.325861367
Normalized Ground Bounce Amplitude	a	none		1
Loss From Ground Bounce Cancellation	L_{GB}	dB	$L_{GB} = 10\log_{10}(0.5(1+a^2-2a\cos(2\pi\Delta d/\lambda)))$	-35.02872779
Free Space Loss	L_{FS}	dB	$L_{FS} = 10\log_{10}(\lambda/4\pi d)^2$	-111.7235398
Flat Earth Loss	L_{FE}	dB	$L_{FE} = L_{GB} + L_{FS}$	-146.7522676

Ground Reflection Path Loss Approximation (for d > $5(h_{TX}+h_{RX})$)

System Variables	Variable	Units	Equation	Value
Estimated Flat Earth Loss*	L_{FEe}	dB	$L_{FEe} = 10\log_{10}(h_{TX}^2 h_{RX}^2/2d^4)$	-146.7520328
Estimated Ground Bounce Cancellation Loss	L_{GBe}	dB	$= L_{FEe} - L_{FS}$	-35.02849305

<Ground Reflection Path Loss 산출(전송거리: 10Km, 안테나높이: 13m)>

- 전송 거리별 손실은 다음 그림과 같다.



<전송거리별 손실(안테나 높이: 13m)>

- Link Budget 산출 결과는 다음 그림과 같다.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

MAXIM

RF System (Link Budget) Calculations

System Variables	Variable	Units	Equation	Value
Frequency	f_0	MHz		920
Speed of Light	c	m/s		*299792458*
Wavelength	λ	m	$\lambda = c/f_0$	0.325861367

Block	Variable	Units	Equation	Value
PA Power	P_{PA}	dBm		20
TX Match Loss	L_{MatchT}	dB		
TX source	P_{TX}	dBm		20
TX connector loss	L_{ConT1}	dB	(from Connector Loss sheet)	-0.57
TX cable loss	L_{CabT}	dB	(from Cable Loss sheet)	-1
TX connector loss (remote antenna)	L_{ConT2}	dB	(from Connector Loss sheet)	-0.57
TX power	P_T	dBm	$P_T = P_{TX}$(C&C Loss)	17.86
TX antenna gain	G_T	dBi		12
Effective (Isotropic) Radiated Power	EIRP	dBm	$EIRP = P_T G_T$	29.86
Distance	d	m		10000
Channel Medium Loss Factor	L_0	dB	(from Medium Loss sheet)	0
Free Space Loss	L_{FS}	dB	$L_{FS} = (\lambda/4\pi d)^2$	-111.7235398
Power at RX Antenna, Free Space Path	P_{ChanFS}	dB	$P_{ChanFS} = L_{FS}L_0$ EIRP	-81.86353977
Flat Earth Loss (Includes Ground Bounce)	L_{FE}	dB	(from Ground Multipath sheet)	-146.7522676
Multipath Loss	L_{MP}	dB		
Obstruction Loss	$L_{Obs\text{-}Total}$	dB		0
Power at RX Antenna, Flat Earth Path	P_{ChanFE}	dB	$P_{ChanFE} = L_{FE}L_0L_{MP}L_{Obs}$ EIRP	-116.8922676
RX antenna gain	G_R	dBi		4
RX connector loss	L_{ConR1}	dB		-0.57
RX cable loss	L_{CabR}	dB		
RX connector loss (remote antenna)	L_{ConR2}	dB		
RX power, Free Space Path	P_{RFS}	dBm	$P_{RFS} = P_{ChanFS} G_R$(C&C Loss)	-78.43353977
RX power, Flat Earth Path	P_{RFE}	dBm	$P_{RFE} = P_{ChanFE} G_R$(C&C Loss)	-113.4622676

<Link Budget 산출 결과(안테나 높이: 13m)>

- Rx Sensitivity 산출 결과는 다음 그림과 같다.

Receiver Sensitivity Calculations	Variable	Units	Equation	Value
RX Noise Figure	NF	dB		7
Operating Temperature	T_0	K		290
Effective Noise Temperature	T_e	K	$T_e = T_0(NF - 1)$	1163.442978
Boltzmann's constant	*k*	J/K		*1.38E-23*
Receive Bandwidth	BW_{RX}	MHz		0.2
Antenna Temperature	T_{Ant}	K		300
Noise Power (at RX)	P_n	dBm	$P_n = k(T_{Ant} + T_e)BW_{RX}$	-113.9371511
Signal to Noise Ratio	SNR_{RX}	dB	$SNR_{RX} = P_{RX}/P_n$	-0.062848871

<Rx Sensitivity 산출 결과>

(2) 개발 항목 및 상세 연구 결과

■ LPWA SoC 검증

❍ LPWA SoC 검증용 게이트웨이 개발

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 153 LPWA SoC 검증용 게이트웨이 형상

■ LPWA 무선망 설계

❍ LPWA IoT SoC 검증 시험 환경 구축

- 시험 환경

1) LPWA 단말 2 대를 UART 를 통해 노트북과 연결한 후 한 쪽은 터미널 프로그램을 통해 LPWA 단말을 송신 모드로 설정하고 다른 한쪽은 모니터링 GUI 를 통해 수신 모드로 설정한다.




그림 154 LPWA IoT 시험 구성도

2) 시험에 사용된 LPWA 단말은 아래 그림과 같이 LPWA SoC 검증용 EDK 보드, R3 EVM, 그리고 GPS 모듈로 구성된다.




그림 155 시험용 LPWA 단말 형상

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- 시험 절차

1) 각 시험 장소에서 환경을 구성한 후 모듈의 전원을 동작시킨다.
2) 수신 환경에서 AT+GPSRX 명령어를 실행하여 RX 대기 모드로 진입한다.
3) 송신 환경에서 AT+GPSTX=5000 명령어를 실행하여 5 초 주기로 GPS 데이터를 송신한다.
4) 송신 환경에서 데이터가 100 회 송신될 경우 송신을 종료한다.
5) 수신 환경에서 데이터 수신 결과를 확인한다.
6) 테스트 케이스 및 TX Gain 을 달리하여 위 절차를 반복하여 시험한다.

- 필드 테스트 시험 결과



그림 156 필드 테스트 위치 및 장비 설치

표 21 필드 테스트 시험 결과

CASE	GAIN (dBm)	결과	
6	21	CRC COUNT / RX COUNT	91 / 98
		RSSI	63~65
		SINR	4~9
	10	CRC COUNT / RX COUNT	70 / 70
		RSSI	63~68
		SINR	-3~7
	0	CRC COUNT / RX COUNT	0 / 0
		RSSI	-
		SINR	-
7	21	CRC COUNT / RX COUNT	96 / 96
		RSSI	64~67
		SINR	4~14
	10	CRC COUNT / RX COUNT	51 / 52
		RSSI	63~67
		SINR	-5~5
	0	CRC COUNT / RX COUNT	0 / 0
		RSSI	-
		SINR	-
8	21	CRC COUNT / RX COUNT	96 / 96
		RSSI	64~65
		SINR	5~10
	10	CRC COUNT / RX COUNT	12 / 84
		RSSI	64~66
		SINR	3~9

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

CASE	GAIN (dBm)	결과	
	0	CRC COUNT / RX COUNT	0 / 0
		RSSI	-
		SINR	-

- 필드 테스트 시험 결과




그림 157 통신거리 검증 Module



그림 158 송신단 위치와 GPS 좌표



그림 159 수신단 위치와 GPS 좌표

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



그림 160 통신거리(10.54Km) 필드 테스트

표 22 High Band(917~923.5MHz) 통신 거리 검증 결과

NB /SS	BW [KHz]	Preamble	TBS [byte]	DSSS (SF)	REP	MCS	DATA RATE [kbps]	패킷 수신률
NB	6.25	2048	8B	1	16	4	0.088	100%(101/101)
	25	256	32B	1	2	4	5.651	98%(99/101)
	50	256	320B	1	1	7	50.688	99%(99/100)
SS	100	256	32B	4	2	0	3.853	100%(101/101)
	200	256	160B	4	1	7	53.940	100%(101/101)

표 23 Low Band(262~264MHz) 통신 거리 검증 결과

NB /SS	BW [KHz]	Preamble	TBS [byte]	DSSS (SF)	REP	MCS	DATA RATE [kbps]	패킷 수신률
NB	6.25	2048	8B	1	16	4	0.088	100%(100/100)
	25	256	32B	1	2	4	5.651	100%(101/101)
	50	256	320B	1	1	7	50.688	100%(100/100)
SS	100	256	32B	4	2	0	3.853	100%(101/101)
	200	256	160B	4	1	7	53.940	100%(100/100)

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

○ 도심환경 필드 테스트 성능 검증





그림 161 LPWA IoT SoC 필드테스트(세종시청 인근)



Band	TestCase	NB/SS	Bandwidth [KHz]	Preamble	TBS [byte]	DSSS (SF)	REP	MCS	DATA RATE [kbps]	Time duration [ms]	TX Power [dBm]	TX Antenna Gain [dB]	총 전송 패킷수	CRC OK 패킷수	SYNC OK 패킷수	PER [%]
HB	1	SS	100	2048	16B	1	2	4	4.249	30.125	21	3	100	96	100	96%
	2	SS	100	2048	16B	1	4	4	3.721	34.400	21	3	100	93	97	93%
	3	SS	100	2048	16B	1	8	4	2.980	42.950	21	3	100	88	97	88%
	4	SS	100	2048	16B	1	16	4	2.132	60.050	21	3	100	90	98	90%
	5	SS	100	2048	16B	1	32	4	1.358	94.250	21	3	100	89	96	89%
	6	SS	100	2048	16B	1	64	4	0.787	162.650	21	3	100	93	97	93%
	7	SS	100	1024	16B	1	64	4	0.854	149.850	21	3	100	95	97	95%
LB	3	SS	100	2048	16B	1	8	4	2.980	42.950	21	-1	100	78	78	78%
	4	SS	100	2048	16B	1	16	4	2.132	60.050	21	-1	100	65	65	65%
	5	SS	100	2048	16B	1	32	4	1.358	94.250	21	-1	100	71	71	71%
	6	SS	100	2048	16B	1	64	4	0.787	162.650	21	-1	100	52	52	52%
	7	SS	100	1024	16B	1	64	4	0.854	149.850	21	-1	100	62	62	62%

그림 162 Point 1 필드테스트 PER 결과

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



Band	TestCase	NB/SS	Bandwidth [KHz]	Preamble	TBS [byte]	DSSS (SF)	REP	MCS	DATA RATE [kbps]	Time duration [ms]	TX Power [dBm]	TX Antenna Gain [dB]	총 전송 패킷수	CRC OK 패킷수	SYNC OK 패킷수	PER [%]
LB	1	SS	100	2048	16B	1	2	4	4.249	30.125	21	-1	100	98	100	98%
	2	SS	100	2048	16B	1	4	4	3.721	34.400	21	-1	100	99	100	99%
	3	SS	100	2048	16B	1	8	4	2.980	42.950	21	-1	100	100	100	100%
	4	SS	100	2048	16B	1	16	4	2.132	60.050	21	-1	100	100	100	100%
	5	SS	100	2048	16B	1	32	4	1.358	94.250	21	-1	100	100	100	100%
	6	SS	100	2048	16B	1	64	4	0.787	162.650	21	-1	100	98	99	98%
	7	SS	100	1024	16B	1	64	4	0.854	149.850	21	-1	100	99	100	99%
	8	SS	100	512	16B	1	64	4	0.892	143.450	21	-1	100	100	100	100%

그림 163 Point 2 필드테스트 PER 결과



Band	TestCase	NB/SS	Bandwidth [KHz]	Preamble	TBS [byte]	DSSS (SF)	REP	MCS	DATA RATE [kbps]	Time duration [ms]	TX Power [dBm]	TX Antenna Gain [dB]	총 전송 패킷수	CRC OK 패킷수	SYNC OK 패킷수	PER [%]
HB	1	SS	100	2048	16B	1	2	4	4.249	30.125	21	3	30	27	30	90%
	2	SS	100	2048	16B	1	4	4	3.721	34.400	21	3	30	29	30	97%
	3	SS	100	2048	16B	1	8	4	2.980	42.950	21	3	30	30	30	100%
	4	SS	100	2048	16B	1	16	4	2.132	60.050	21	3	30	30	30	100%
	5	SS	100	2048	16B	1	32	4	1.358	94.250	21	3	30	29	30	97%
	7	SS	100	1024	16B	1	64	4	0.854	149.850	21	3	30	18	22	60%
LB	1	SS	100	2048	16B	1	2	4	4.249	30.125	21	-1	30	30	30	100%
	2	SS	100	2048	16B	1	4	4	3.721	34.400	21	-1	30	28	28	93%
	3	SS	100	2048	16B	1	8	4	2.980	42.950	21	-1	30	30	30	100%
	4	SS	100	2048	16B	1	16	4	2.132	60.050	21	-1	30	26	26	87%
	5	SS	100	2048	16B	1	32	4	1.358	94.250	21	-1	30	29	29	97%
	7	SS	100	1024	16B	1	64	4	0.854	149.850	21	-1	30	28	30	93%

그림 164 Point 3 필드테스트 PER 결과

마. 참여기관 4 - 카이스트 : LPWA IoT 표준화 기고 및 기술 연구

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

(1) 연구 수행 내용 및 성과

○ IEEE 802.15.4w LPWA IoT 표준화 단체에 표준안 2 건 기고


○ TTA 국내 표준안 1 건 기고

○ 향후 표준화에 도움이 될 수 있는 물리계층 및 다중접속채널 계층 기술 연구
- 다중 사용자 (multi-user) 전송 벡터의 희소성 (sparsity)을 고려한 순차적 간섭 제거 (successive interference cancellation, SIC) 최적 순서 결정 기술
- 사후 확률 최대화 (maximum a posterior, MAP) 기반 활성 사용자 검출 (active user detection, AUD) 및 데이터 검출 (data detection, DD) 기술
- Expectation propagation (EP) 알고리즘 기반 활성 사용자 검출 (active user detection, AUD) 및 채널 추정 (channel estimation, CE) 기술
- 랜덤 액세스 시 연결가능 사물 통신 기기 숫자를 증가시키며 기기들의 에너지 소모를 줄이기 위한 기술 연구
- 랜덤 액세스 시 최대 연결가능 사물 통신 기기 숫자를 증가시키고, 기기들 간 공정성을 보장하기 위한 기술 연구

(2) 개발 항목 및 상세 연구 결과

■ 다중 사용자 (multi-user) 전송 벡터의 희소성 (sparsity)을 고려한 순차적 간섭 제거 (successive interference cancellation, SIC) 최적 순서 결정 기술

○ 각 사물 통신 기기 (machine-type device, MTD)의 활성 확률 (activity probability)을 고려하여 전송 벡터 복원을 위한 사후 확률 최대화 문제를 수식화하였다. 또한, 사용자 검출의 계산 복잡도를 낮추기 위한 목적으로 sensing matrix 를 QR 분해하여 사후 확률 최대화 문제를 순차적 간섭 제거 형태로 변환하였다. 추가적으로, 순차적 간섭 제거의 오류 전파 (error propagation)를 줄이기 위해, 사용자의 채널 이득과 활성 확률을 동시에 고려하여 최적의 간섭 제거 순서를 결정하는 알고리즘을 제안하였다. 안한 알고리즘이 기존의 알고리즘들 대비 낮은 계산 복잡도를 가질 뿐만 아니라 검출 오류의 성능에서도 우위에 있음을 MATLAB 시뮬레이션을 통하여 검증하였다.




<Average SNR v.s. AER & Average SNR v.s. NSER>

■ 사후 확률 최대화 (maximum a posterior, MAP) 기반 활성 사용자 검출 (active user detection, AUD) 및 데이터 검출 (data detection, DD) 기술

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

❍ 압축 센싱 기반 다중 사용자 검출 (compressive sensing based multi-user detection, CS-MUD)은 활성 사용자 검출 (active user detection, AUD) 과 데이터 검출 (data detection, DD)로 구성되어 있다. AUD 는 수신 신호와 sensing matrix 간의 상관관계를 구하고, 이를 최대화하는 사용자를 검출하는 방법이다. 이러한 기법은 채널, 전송 데이터의 분포 등에 따라 성능이 달라지므로, 사후 확률을 최대화하는 사용자를 검출하는 것이 최적의 검출 방법이다. 이를 반영함과 동시에, 패킷은 여러 symbol 로 구성되어 있고, 각 symbol 은 공통된 activity 를 가진다는 것과 QAM 신호와 같이 finite set 의 원소라는 두 가지 제한 조건을 이용하여 수신 성능을 높이는 검출 알고리즘을 제안할 수 있다. 제안된 방법에 더불어, 검출된 데이터는 AUD 로 피드백되어 다음 단계의 AUD 성능을 높이는데 이용된다. 이 때, extrinsic 성분만을 피드백한다. (turbo principle 적용). 따라서, 제안하는 방법은 log activity ratio 를 이용하여 디자인 되어 있기 때문에 extrinsic 성분을 뽑아내기 수월해진다. 시뮬레이션을 통해, 제안하는 방법은 가장 최적화된 성능인 oracle ML 성능에 근접함을 검증하였다.




<$\frac{1}{\sigma_v^2}$ v.s. Net SER & $\frac{1}{\sigma_v^2}$ v.s. AUD success>

■ Expectation propagation (EP) 알고리즘 기반 활성 사용자 검출 (active user detection, AUD) 및 채널 추정 (channel estimation, CE) 기술

❍ 활성 사용자 및 채널 추정은 사후 확률 최대화 문제로 표현할 수 있다. 사후 확률 최대화 문제에서, 계산 복잡도가 높은 확률 분포를 expectation propagation (EP) 알고리즘을 이용하여 계산이 용이한 가우시안 (Gaussian) 분포로 근사할 수 있다. 이후, 근사한 확률 분포를 이용해 활성 사용자 검출 및 채널 추정을 수행한다. Simulation 과 Analysis 를 통해 제안하는 방법이 사용자 검출 및 채널 추정과 성능에서 기존에 존재하는 알고리즘들보다 우위에 있음을 검증하였다.


국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



<Transmit Power v.s. AER & Transmit Power v.s. MMSE>

■ 랜덤 액세스 시 연결가능 사물 통신 기기 숫자를 증가시키며 기기들의 에너지 소모를 줄이기 위한 기술 연구

○ 각 사물 통신 기기 (machine-type device, MTD)의 초기 접속 시 소모되는 에너지를 줄이기 위한 연구를 진행하였다. MTD 의 고정 위치에 따라 서로 다른 delay 특성을 이용하여 기기를 구별하고 에너지 소모가 큰 사물 통신 기기를 우선적으로 지원하는 랜덤 액세스 방안을 제안하였다. 제안하는 랜덤 액세스 방안의 충돌확률을 수식적으로 분석하고, 정상 상태 (steady state) 분석을 통한 수용가능 기기 숫자, 평균 에너지 소모를 수식을 통하여 분석하였다. 모의 실험은 MATLAB 시뮬레이션을 통해 진행했으며, 모의 실험 결과 제안한 랜덤 액세스가 기존의 방안에 비해 더 많은 사물 통신 기기를 수용할 수 있을 뿐만 아니라 에너지 소모도 적게 함을 알 수 있었다.




<N v.s. Average collision probability & N v.s. Average energy consumption>

■ 랜덤 액세스 시 최대 연결가능 사물 통신 기기 숫자를 증가시키고, 기기들 간 공정성을 보장하기 위한 기술 연구

○ 각 사물 통신 기기 (machine-type device, MTD)의 접속 시 발생하는 불평등을 줄이

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

기 위한 연구로 추후 연구를 진행하였다. 본 연구에서는 자도프-추 (Zadoff-Chu) 시퀀스의 특성을 활용하여 시간-회전된 (Time-shifted) 프리앰블을 사용하여 충돌 확률 및 불평등을 개선시킬 방안을 제하였다. 제안하는 랜덤 액세스 방안의 충돌확률을 수식적으로 분석하고, 공정성을 평가하였다. 모의 실험은 MATLAB 시뮬레이션을 통해 검증되었으며, 제안한 랜덤 액세스 방안이 기존의 방안에 비해 더 많은 사물 통신 기기를 수용할 수 있을 뿐만 아니라 완벽에 가까운 공정성을 보장함을 검증하였다.



<N v.s. Average collision probability & N v.s. Fairness index >

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

3. 목표 달성도 및 관련 분야 기여도

3-1. 목표

■ **최종목표 : 광역 커버리지에서 장기간 운용 가능한 저비용/저전력/비면허대역 IoT Connectivity 용 지능형반도체 SoC 칩 개발**

❍ 비면허 대역의 광역 IoT Connectivity 용 다중대역 저전력 RF 칩 개발

❍ 다중모드(NB+SS)* 광역 IoT 단말용 저에너지 무선 Connectivity 칩 개발

❍ 광역 IoT 무선 Connectivity 물리계층 모델링 및 에뮬레이터 개발

❍ 광역 IoT Connectivity 물리계층 기술 표준화 추진

❍ 기능 : 다중 모드 지원(NB/SS) 저전력 기능 SoC

❍ 성능 : Data Rate 0.5~50kbps, 거리 10km 이상, 수신감도 -135dBm 이하, 에너지 효율 (10 년/5wh).

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

3-2. 목표 달성여부

<정량적 목표 항목>

평가 항목 (주요성능 Spec1))	단위	1차 년도 (2016년)		2차 년도 (2017년)		3차 년도 (2018년)		평가방법	평가결과 (달성여부)
		목표	실적	목표	실적	목표	실적		
1.RF 주파수	MHz	917~923.5 262~264	917~923.5 262~264	917~923.5 262~264	917~923.5 262~264	917~923.5 262~264	917~923.5 262~264	공인시험기관 평가확인서	적합
2.RF sensitivity	dBm	-110 (NB 모드 10kHz)	-112/ -113 (HB/LB)	-125	125.9/ -126.5 (HB/LB)	-135	-136.3/ -136.6 (HB/LB)	공인시험기관 평가확인서	적합
3.통신거리	km	-	-	-	-	10	10.54	수요기업평가 공인시험기관 참관병행**	적합
4.지원다중모드	모드	NB/SS	NB/SS	NB(다중 채널)/SS	NB/SS	NB(다중 채널)/SS	NB(다중 채널)/SS	공인시험기관 평가확인서	적합
5.가변데이터 전송률(SS 모드 /125kHz)	kbps	[0.1-6]	[5.7-7.4]	[0.1-50]	[0.07~54.3]	[0.1-50]	[0.07~53.9]	공인시험기관 평가확인서	적합
6.에너지 효율*	년/Wh	-	-	-	-	10년/5Wh 이상	10년/5Wh 이상	공인시험기관 평가확인서	적합
7.ESD 신뢰성	V	-	-	-	-	2000	2000	공인시험기관 평가확인서	적합
8.특허출원 (특허등록)	건	국내출원 2	국내출원 2	국내출원 2 국제출원 1	국내출원 2 국제출원 1	국내등록 2 국제출원 2	국내출원 2 국내등록 2 국제출원 2	등록증/출원서	적합
9.표준화	건	-	-	국내 1	국내 1	국내 1 국제 1	국내 1 국제 1	기고서	적합

■ 특허 출원

번호	지식재산권 등 명칭 (건별 각각 기재)	국명	출원		
			출원기관	출원일	출원번호
1	IoT 용 무선모뎀과 낸드 플래시 메모리가 일체화된 IoT 센싱칩 및 이를 이용한 센싱 데이터 저장 방법	한국	㈜네스랩	2016.06.22	10-2016-0078049
2	IoT 환경에서 다수의 단말의 비례 공정 자원 분배를 위한 전이중 모드 스위칭 방법	한국	한국과학기술원 ㈜에어포인트	2016.11.29	10-2016-0160454

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

3	비콘 신호를 이용하여 초협대역 통신을 수행하는 IoT 센싱 장치 및 이를 이용한 데이터 통신 방법	한국	㈜네스랩	2017.08.07	10-2017-0099644
4	IoT 용 무선모뎀과 낸드 플래시 메모리가 일체화된 IoT 센싱칩 및 이를 이용한 센싱 데이터 저장 방법	국제/PCT	㈜네스랩	2017.07.04	PCT/KR2017/006588
5	히스테리시스 특성을 갖는 전력 저하 검출기	한국	㈜에어포인트	2017.10.20	10-2017-0136913
6	히스테리시스 특성을 갖는 전력 저하 검출기/BROWN OUT DETECTOR WITH HYSTERESIS SPECIFICITY	미국	㈜에어포인트	2018.10.12	16/159165
7	다량의 엔드 디바이스를 수용하도록 확산계수로 엔드 디바이스로 할당하는 무선 통신 시스템	국제/PCT	한국과학기술원	2018.11.26	PCT/KR2018/014630
8	IoT 네트워크에서의 중계 방법 및 이를 수행하는 장치들	한국	한국과학기술원	2018.11.27	10-2018-0149001
9	에너지 효율적인 랜덤 액세스방법 및 이를 수행하는 장치들	한국	한국과학기술원	2018.12.21	10-2018-0167419

■ 특허 등록

번호	지식재산권 등 명칭 (건별 각각 기재)	국명	등록		
			등록기관	등록일	등록번호
1	히스테리시스 특성을 갖는 전력 저하 검출기	한국	㈜에어포인트	2018.03.14	10-1840212-0000
2	IoT 용 무선모뎀과 낸드 플래시 메모리가 일체화된 IoT 센싱칩 및 이를 이용한 센싱 데이터 저장 방법	한국	㈜네스랩	2018.04.26	10-1854384-0000

■ 논문 : 비 SCI

번호	논문명	발표자	발표 일시	장소	회의명칭
1	IoT 용 260MHz 이단 CMOS 전력증폭기	김태환	2017.07.1.	해운대그랜드 호텔	대한전자공학회 2017 하계종합학술대회
2	Joint Activity Detection and Channel Estimation via Bayesian Orthogonal Matching Pursuit	이의택	2017.10.19	제주롯데시티 호텔	IEEE International Conference on ICT Convergence 2017 (ICTC)
3	Bayesian Joint Activity and Channel Estimation for Massive Machine Type Communications	이의택	2017.06.23	제주라마다 호텔	한국통신학회 하계종합학술발표회 2017

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

■ 논문 : SCI

번호	논문명	주저자	발생년도	Print-ISSN	학술지명
1	MAP-based Active User and Data Detection for Massive Machine-Type Communications	정병국	2018	0018-9545	IEEE Transactions on Vehicular Technology
2	Sparsity-Aware Ordered Successive Interference Cancellation for Massive Machine-Type Communications	안진엽	2018	2162-2337	IEEE Wireless Communications Letters
3	Spreading Factor Allocation for Massive Connectivity in LoRa System	임진택	2018	1089-7798	IEEE Communications Letters

■ 표준화

번호	구분	문서명	표준화 회의명	발생년도	단계	분류	등록자
1	국내	광역 저전력 네트워크를 위한 MAC/PHY 규격 제 2 부: PHY 계층	무선 PAN/LAN/MAN 프로젝트그룹 (PG907)	2017	표준제안서 승인	채택	한영남
2	국제	15-18-0417-01-004w-text-proposal-of-mac-protocol	TG4w Low Power Wide Area(LPWA)	2018	표준제안서 제출	기고	한영남
3	국제	15-18-0297-00-004w-scalable-multiple-access-frame-structure-for-energy-efficient-low-data-rate-radio-communication	TG4w Low Power Wide Area(LPWA)	2018	표준제안서 제출	기고	한영남
4	국내	차별화된 서비스를 지원하는 광역 저전력 네트워크 PHY 규격 (PHY specification of low power wide area network for differentiated service (dsLPWAN))	제 94 차 정기 대면회의, 전파/이동통신 기술위원회, 무선 PAN/LAN/MAN 그룹 (PG907)	2018	표준채택	채택	한영남

3-3. 목표 미달성 시 원인(사유) 및 차후대책(후속연구의 필요성 등)

- 해당사항 없음

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

4. 연구개발성과의 활용 계획 등

4-1. 향후 5 년간 성과활용·확산 활용방안 및 계획(활동계획)

■ 수도 AMI 용 LPWA 솔루션 사업화

❍ 수자원공사 공인 테스트베드 적용
- 일정 : 2019 년 2 사분기 시행 예정
- 대상 : 수도 AMI
- 공인 시험 기관 : 수자원공사 물처리 플랫폼 사업부

❍ 사업화/시험 항목 : 수도미터기, AMI 용 900MHz IoT 모듈, 900MHz Gateway

❍ 사업화 계획 : 국내 수도 AMI 시범 확산사업에 신기술 참여 계획

■ 지자체 스마트시티 자가망 IoT 사업화

❍ 대전시 스마트시티 테스트베드 적용
- 일정 : 2019 년 4 사분기 시행 예정
- 대상 : 대전 스마트시티 자가망 900MHz IoT 네트웍
- 활용 예상 기관 : 대전광역시 스마트시티 사업단

❍ 사업화/시험 항목 : 스마트시티 자가망용 900MHz IoT 모듈
900MHz Gateway 및 IoT 플랫폼 서버

❍ 사업화 계획 : 대전시 스마트시티망에 시범 적용후 각 지자체 확산 참여 계획

<연도별 주요 활동계획(요약표)>

구분	종료+1 (2019 년)	종료+2 (2020 년)	종료+3 (2021 년)	종료+4 (2022 년)	종료+5 (2023 년)
수도 AMI 용 사업화 추진 계획	수자원공사 테스트베드 공인시험	수도 AMI LPWA 솔루션 적용	수도 AMI LPWA 솔루션 국내외 확산	가스 AMI 솔루션 적용	에너지 AMI 솔루션 국내외 확산
스마트시티 자가망 IoT 네트웍 사업화활동	대전시 시범사업 자가망 지원	전국 지자체 자가망 추가 시범사업	전국 지자체 자가망 IoT 확산	스마트시티 LPWA 용 서비스 적용	LPWA 서비스 솔루션 국내외 확산

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

4-2. 주요 성과활용 (기대)성과목표

가. 정성적 목표

■ LPWA IoT 서비스 무선 네트웍 적용

○ AMI 미터링용 900MHz IoT 네트웍 적용

○ 스마트시티 자가망 IoT 네트웍 적용

■ LPWA IoT 무선 센서노드 적용

○ AMI 및 스마트시티 센서노드 IoT 모듈 적용

나. 정량적 목표

<연도별 성과활용 (기대)성과목표(요약표)>

구분	종료+1 (2019 년)	종료+2 (2020 년)	종료+3 (2021 년)	종료+4 (2022 년)	종료+5 (2023 년)
매출액(억원)	2.8	18	32	84	92
고용	2	3	4	5	5

4-3. 성과활용・관리 추진체계

■ 사업화 수행분야

○ 주관기관 : 에어포인트사 사업기획/영업 - 수자원공사/지자체

○ 참여기관 : 네스랩사 사업지원 - 국방 솔루션 사업 지원
올래디오사 - KT IoT 망 적용 사업 지원

■ 솔루션 성능 최적화분야

○ 주관기관 : 에어포인트사 무선성능 - RF 및 SoC

○ 참여기관 : 네스랩사 모뎀 성능 - 모뎀 성능 지원
RCN, 올래디오 사 - 게이트웨이 및 현장시험 지원

4-4. 기타

저주파대역 262MHz 가 국내 장거리 사용 대역으로 지정되어 있는 데 비하여, 국내외 칩 솔루션이 부재한 상태임. 후발 주자로서 이를 적용하는 적극적인 성과활용 전략을 수행하고자 함.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

[사업화대상기술 목록]

순번	기술명(국문)	관련특허(기술별로 중복기재 가능)	
		특허출원번호	특허명
1	히스테리시스 비교기를 이용하여 전력 저하 검출 기술	10-2017-0136913	히스테리시스 특성을 갖는 전력 저하 검출기
2	LPWA IoT 용 베이스밴드 모뎀 IP	10-2017-0099644	비콘 신호를 이용하여 초협대역 통신을 수행하는 IoT 센싱 장치 및 이를 이용한 데이터 통신 방법


붙임 1. 사업화대상기술별 기술명세서

<주관기관: 에어포인트>

기술1	국문	히스테리시스 비교기를 이용하여 전력 저하 검출 기술
	영문	Power degradation detection technology using hysteresis comparator

기술 개요 및 특징 (이미지 필수)

o LPWA IoT 용 RF IP 기술
- 본 기술은 히스테리시스 비교기를 이용하여 전력 저하 검출 신호의 상태에 따라 기준 전압을 다르게 생성함으로써, 공급 전압이 한계 레벨 이하로 낮아졌을 때를 안정적으로 감지하는 전력 저하 검출 기술이다.
- ASIC 칩 탑재가 가능한 ASIC IP로 개발 완료



o 성능 정보
- 히스테리시스 비교기를 이용하여 전력 저하 검출 신호의 상태에따라 기준 전압을 다르게 생성함으로써, 서로 다르게 설정된 기준 전압 범위 내에서 전력 저하 검출기가 안정적으로 동작하므로, 노이즈가 많은 환경에서도 전력 저하 검출기가 정상적으로 작동
- 전압 분할기를 이용하여 다수의 분할된 공급 전압을 생성하고, 히스테리시스 비교기는 생성된 다수의 분할된 공급 전압 중 어느 하나의 분할전압과 기준 전압을 비교하여, 전력 저하 검출기의 출력 신호를 출력할 지를 판단하므로, 다양한 상황에 따라 전력 저하 검출기의 동작을 조절 가능

o 기술 검증 정보
- SMIC 55nm 공정 DAVINCI-R3 signal chip SoC (Airpoint)에 탑재되어, 실용 수준 검증 완료

개발상태	아이디어 창안	특허만 신청(등록)	기술개발 진행중	기술개발 완료	시제품 단계	실용화 단계	시장개척 단계	기타
					○			

희망거래 유형	기술매매	라이센스	기술협력	기술지도	M&A	기타

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

	○						
기술이전 금액	무료-500만원 이하	500만원 초과-1000만원 이하	1000만원 초과-2000만원 이하	2000만원 초과-3000만원 이하	3000만원 초과-5000만원 이하	5000만원 초과-1억원 이하	1억원 초과	기타
				○				
기술이전 조건	협의							

담당자	구분	성명	소속	직위	회사 전화번호	회사 이메일
	판매자 (TLO 등)	이윤선	에어포인트	차장	042-484-5460	ys3328@airpoint.co.kr
	연구자	유정훈	에어포인트 /부설연구소	책임	031-708-5469	jhyoo@airpoint.co.kr

활용(응용) 분야	o LPWA IoT 디바이스 통신용 ASIC 칩 개발에 활용


관련 특허	발명의 명칭	출원번호	등록번호
	히스테리시스 특성을 갖는 전력 저하 검출기	10-2017-0136913	10-1840212

<참여기관1: 네스랩>

기술2	국문	LPWA IoT 용 베이스밴드 모뎀 IP
	영문	Baseband processor IP for LPWA IoT

기술 개요 및 특징 (이미지 필수)

o LPWA IoT 용 베이스밴드 모뎀 IP 기술
- 본 기술은 LPWA IoT 전송 규격 기반의 베이스밴드 모뎀 기술로, 광역 저전력 네트워크 연결을 지원하기 위한 기저대역 PHY 기술임.
- ASIC 칩 탑재가 가능한 ASIC IP로 개발 완료
- TTA PG907에서 표준화가 진행되고 있는 “광역 저전력 네트워크를 위한 MAC/PHY 규격 - 제2부: PHY 계층” 표준 기반으로 개발되었으며, FPGA 플랫폼 테스트 완료 및 ASIC 칩 탑재가 가능한 ASIC IP로 개발 완료되어, SoC 칩 기반 상용 수준 검증 완료
- IoT 환경 특성을 고려한 효율적인 프레임 구조 설계를 반영하였으며, 비면허 대역 통신 운용을 위해 Long duty 지원 가능 구조로 설계되어, 비변허 대역 운용용 LPWA IoT 기술로 활용이 가능함.



[LPWA IoT 용 베이스밴드 모뎀 IP 상위 구조도]

o 성능 정보
- 주파수 대역: 200/900M 비면허 대역 (262-264, 917-923.5MHz) 지원 가능 구조 (비면허 대역 운용 요구사항 지원)
- 채널 대역폭: 6.25, 12.5, 25, 50, 100, 200, 400, 800, 1600KHz 지원
- 데이터 전송률: 최대 50kbps 급 (Variable rate 지원)
- 수신감도: 최대 -135dBm 지원
- 통신 커버리지: 10km 이상
- 통신 프로토콜: Aloha 프로토콜, 동기화 비컨 운용 지원, 양방향 통신 지원

o 기타 주요 특징
- AES-128 암호화 기술에 대한 HW Accelerator 모드 지원

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

<table>
<tr><td></td><td>- Encryption (LoRA Spec. 4.3.3.1), MIC (LoRA Spec. 4.4) 지원
- LBT 운용 지원
o 기술 검증 정보
- SMIC 55nm 공정 DAVINCI-R3 signal chip SoC (Airpoint)에 탑재되어, 실용 수준 검증 완료
o 표준 규격 정보
- 광역 저전력 네트워크를 위한 MAC/PHY 규격 - 제2부: PHY 계층, TTA PG907</td></tr>
<tr><td>개발상태</td><td>
<table>
<tr><th>아이디어 창안</th><th>특허만 신청(등록)</th><th>기술개발 진행중</th><th>기술개발 완료</th><th>시제품 단계</th><th>실용화 단계</th><th>시장개척 단계</th><th>기타</th></tr>
<tr><td></td><td></td><td></td><td></td><td>○</td><td></td><td></td><td></td></tr>
</table>
</td></tr>
<tr><td>희망거래 유형</td><td>
<table>
<tr><th>기술매매</th><th>라이센스</th><th>기술협력</th><th>기술지도</th><th>M&A</th><th>기타</th></tr>
<tr><td>○</td><td>○</td><td></td><td></td><td></td><td></td></tr>
</table>
</td></tr>
<tr><td>기술이전 금액</td><td>
<table>
<tr><th>무료-500만원 이하</th><th>500만원 초과-1000만원 이하</th><th>1000만원 초과-2000만원 이하</th><th>2000만원 초과-3000만원 이하</th><th>3000만원 초과-5000만원 이하</th><th>5000만원 초과-1억원 이하</th><th>1억원 초과</th><th>기타</th></tr>
<tr><td></td><td></td><td></td><td></td><td></td><td></td><td>○</td><td></td></tr>
</table>
</td></tr>
<tr><td>기술이전 조건</td><td>협의</td></tr>
<tr><td>담당자</td><td>
<table>
<tr><th>구분</th><th>성명</th><th>소속</th><th>직위</th><th>회사 전화번호</th><th>회사 이메일</th></tr>
<tr><td>판매자 (TLO 등)</td><td>이선영</td><td>네스랩</td><td>과장</td><td>042-867-1081</td><td>sylee@nesslab.com</td></tr>
<tr><td>연구자</td><td>이유성</td><td>네스랩/부설연구소</td><td>수석</td><td>042-867-1081</td><td>yusung.lee@nesslab.com</td></tr>
</table>
</td></tr>
<tr><td>활용(응용) 분야</td><td>o LPWA IoT 디바이스 통신용 ASIC 칩 개발에 활용</td></tr>
<tr><td>관련 특허</td><td>
<table>
<tr><th>발명의 명칭</th><th>출원번호</th><th>등록번호</th></tr>
<tr><td>비콘 신호를 이용하여 초협대역 통신을 수행하는 IoT 센싱 장치 및 이를 이용한 데이터 통신 방법</td><td>10-2017-0099644</td><td></td></tr>
</table>
</td></tr>
</table>

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

붙임 2. 자체 보안관리 진단표

구분	체크항목	결과 체크 (√표)	비고 (미실시 사유)
보안관리 체계	o 기관 내 보안관리규정을 제정/적용하고 있다	O(√), X( )	
	o 보안관리 조직이 있으며, 자체 보안점검실시 등 잘 운영되고 있다	O(√), X( )	
	o 보안교육을 정기적(1회이상/연)으로 실시하고 있다	O(√), X( )	
	o 보안사고에 대한 방지대책 및 비상시 대응계획이 준비되어 있다	O(√), X( )	
참여연구원 관리	o 참여연구원에 대하여 보안서약서를 받았다	O(√), X( )	
	o 참여연구원에게 보안관리의 중요성 등을 인식시키고 있다	O(√), X( )	
연구개발 내용/결과 관리	o 주요 연구자료 및 성과물의 무단유출 방지대책을 수립하고 있다	O(√), X( )	
	o 보안성 검토 방법 및 절차를 이행하고 있다	O(√), X( )	
	o 기술이전 관련 내부규정 및 절차를 준수하고 있다	O(√), X( )	
연구시설 관리	o 연구시설 보안관련 내부규정 또는 지침을 이행하고 있다	O(√), X( )	
	o 주요 시설에는 보안장비가 설치되어 있다	O(√), X( )	
	o 보호구역이 지정되어 있다	O( ), X(√)	별도의 보호구역 없음
정보통신망 관리	o 정보통신망 보안관련 내부규정 또는 지침이 구비되어 있다	O(√), X( )	
	o 보안관리 책임자의 승인 항목이 구분되어 있다	O(√), X( )	
	o 주요 데이터에 대해 백업을 실시하고 있다	O(√), X( )	
	o 개인용 정보통신장비(노트북, USB메모리)에 대하여 인가/관리중이다	O(√), X( )	
	o 전산망 보호를 위한 HW 및 SW 등을 도입하여 적용하고 있다	O(√), X( )	
	o 직책, 임무별 열람 권한을 차등화하여 부여하고 있다	O(√), X( )	

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

주 의

1. 이 보고서는 과학기술정보통신부에서 시행한 정보통신·방송 연구개발사업의 보고서입니다.

2. 이 보고서 내용을 발표하는 때에는 반드시 과학기술정보통신부에서 시행한 사업의 연구개발 결과임을 밝혀야 합니다.

3. 국가과학기술 기밀유지에 필요한 내용은 대외적으로 발표 또는 공개하여서는 안됩니다.