SiC 기반 트렌치형 차세대 전력소자 핵심기술개발

ICT소재부품연구소 IT융합공정연구실

한국전자통신연구원

세부과제 연차실적 보고서(아래한글)

연차실적 보고서

과제유형	1. 기초미래선도형 (0) 2. 공공인프라형 ( ) 3. 산업화형 ( )					
대과제명	스마트 ICT융합부품소재 기초미래선도 기술개발					
세부과제명	SiC 기반 트렌치형 차세대 전력소자 핵심기술개발					
세부과제 책임자	소속 및 부서	ICT소재부품연구소 IT융합공정연구실		직위 (직급)	(책임기술원)	
	성명	김상기				
총연구기간	2015년 1월 1일 부터 2017년 12월 31일 까지 (36개월)					
당해연도 연구기간	2016년 1월 1일 부터 2016년 12월 31일 까지 (12 개월) (2 차년도)					
총연구비	정부출연금	2,700,000 천원	당해년연구비	정부출연금	916,936 천원	
	민간부담금	천원		민간부담금	0 천원	
	계	2,700,000 천원		계	916,936 천원	
참여인력(M/Y)	총 연 구 기 간	36 명 (11 M/Y)				
	당해연도 연구기간	12 명 (3.7 M/Y)				
참여기관	기관명	연구책임자	기관명	연구책임자		
참여연구기관						
위탁연구기관	단국대학교	구용서				
키워드 (6~10개)	SiC, 전력반도체, SiC 다이오드, SiC MOSFET, 파워소자, SBD					

정부출연금사업 연차평가 보고서를 제출합니다.

2016년 12월 23일

세부과제책임자 : 김상기 (인)
직 할 부 서 장 : 엄낙웅 (인)

한국전자통신연구원장 귀하

◆ 기술개발 평가항목 및 최종 결과보고서 요약(1)

○ 당해연도 기술개발 성과 목표 및 달성 실적

주요 성과지표 (주요 성능 Spec)	연구 최종 목표	'16년 목표 (2차년도)	'16년 실적 (2차년도)	달성도
1. Si 트렌치 식각 깊이/각도	4um/89°	2um/80°	2.98um/86°	>100%
2. 트렌치 게이트 절연막 두께 (측벽/하부)	100nm/300nm	100nm/200nm	118nm/380nm	100%
3. 게이트 절연막 계면결함 밀도 (D_{it})	$1x10^{12}cm^{-2}eV^{-1}$	$1x10^{13}cm^{-2}eV^{-1}$	$2.2x10^{12}cm^{-2}eV^{-1}$	>100%
4. SiC Diode 특성 -항복전압 (V_{RRM}) -SiC Diode 순방향전류 (I_F) -SiC Diode 순방향전압 (V_F)	 1700V 70A 1.7V	 1400V 30A 3.0V	 >1400V 30A 1.8V	 >100% 100% 100%
5. SiC MOSFET 특성 -항복전압 (BV_{DSS}) -SiC MOSFET 턴온 전류 (I_{DS}) -SiC MOSFET 턴온 비저항 ($R_{SP,ON}$) -SiC 전력소자 스위칭	 1700V 70A $20m\Omega cm^2$ 5mJ/1mJ(@50A)	 1400V 30A $20m\Omega cm^2$ 15mJ/5mJ	 >1400V 30A $26.5m\Omega cm^2$ 5mJ/0.1446mJ	 >100% 100% 98% >100%




○ 당해연도 연구 산출물 성과 지표 및 달성 실적





공통지표							특성지표				
지표명			총사업 목표	'16년 목표	'16년 실적	달성도 (%)	지표명	총사업 목표	'16년 목표	'16년 실적	달성도 (%)
SCI논문(건)			5	2	3	>100	국제표준기고서(건)	-	-	-	
특허 (건)	국내	출원	6	2	2	100	연구시제품(건)	5	2	2	100
		등록	1	-	-	-	소프트웨어(건)	-	-	-	
	국제	출원	3	1	1	100	기술문서(건)	60	20	40	>100
		등록	1	-	-	-	부품설계(건)	-	-	-	
기술이전(건)			1	-	-	-	SiC소자/공정 연구기반 구축 (건)	11	4	4	100
기술료(억원)			1	-	-	-	전력반도체 기술교류회/ 워크샵 개최	6	2	3	>100



※ 보고서 118페이지 참조

◆ 기술개발 평가항목 및 최종 결과보고서 요약(2)

○ 당해연도 연구개발 내용

기술 개발 목표	기술 개발 내용
SiC 전력소자 핵심단위공정 기술 개선	▷트렌치 게이트 형성 연구  <SiC 트렌치 식각기술 및 트렌치 게이트 산화막 형성 기술> ▷게이트 산화막 특성 연구  <1230℃ 고온에서 N2O 열처리를 통한 계면 특성 향상 기술> - SiC 기반 공정 (Gate Oxide, Trench Gate) 기술 확보 - SiC 기반 공정 기술 관련 Data Base (Recipe) 구축 -
트렌치형 SiC 다이오드 시뮬레이션 및 설계	▷Trench형 SiC 다이오드 시뮬레이션  <Planar 및 Trench형 SiC Diode 구조 및 시뮬레이션 결과>

기술 개발 목표	기술 개발 내용
1400V/30A급 SiC MOSFET 시뮬레이션 및 설계	▷Planar형 SiC MOSFET 시뮬레이션  <Planar형 SiC MOSFET 구조 및 시뮬레이션 결과> ▷Trench형 다이오드 및 Planar형 MOSFET 설계  <Trench형 다이오드 및 Planar형 MOSFET 설계도> - 1700V급 가드링 설계 최적화 - 트렌치 다이오드 및 MOSFET 시뮬레이션 및 마스크 설계
1400V/30A급 SiC 가드링 및 다이오드 제작 및 특성평가	▷SiC 가드링/다이오드/테스트 페턴 제작  <제작된 Planar형 SiC MOSFET의 스코프 이미지> ▷Trench형 SiC 다이오드 특성 평가  <Trench형 SiC 다이오드의 Reverse, Forward 및 스위칭 특성>

기술 개발 목표	기술 개발 내용
1400V/30A급 SiC MOSFET 제작 및 특성평가	▷Planar형 SiC MOSFET 특성 평가  <Planar형 SiC MOSFET BV, I-V 및 스위칭 특성> - Trench형 SiC 다이오드 제작 (항복전압: >1718V, 전류: 30A) - Planar형 SiC MOSFET 제작 (항복전압: >1720V, 전류: 30A)
연구 산출물 성과	▷논문 및 SiC 소자/공정 연구기반 Data Base구축: 공정규격서 및 Run Sheet  <SCI논문 3건, 비SCI 19건>  <SiC 공정 및 소자 제작 규격서> ▷기술교류 워크샵 및 개발기술 홍보  <기술교류 워크샵/전문가초청 및 기술홍보> - SCI논문 3건, 비SCI 19건, 국내특허 2건 출원 중, 국제특허 1건 출원 중 - SiC 공정 Data Base(Recipe) 구축 : 4건 - SiC SBD/MOSFET 제작 규격서(Run Sheet) : 2건 - 기술교류 워크샵 : 3건 - 전문가초청 : 4건 - SiC SBD 개발기술 홍보(서울 킨텍스 기술홍보) : 1건

목 차

1. 필요성 및 중요성 ····· 8

1.1. 연구개발과제의 필요성 ····· 8

1.2. 연구개발과제의 중요성 ····· 10

2. 연구 개발 목표 및 내용 ····· 11

2.1. 최종목표 ····· 11

2.2. 연차별 연구개발 목표 및 내용 ····· 12

2.3. 단계별 연구개발 목표 및 내용 ····· 13

3. 연구결과 ····· 15

3.1 SiC 전력소자 시뮬레이션 및 설계 ····· 15

3.1.1 1700V급 SiC 전력소자용 가드링 최적화 ····· 15

3.1.2 Trench형 SiC 다이오드 시뮬레이션 및 설계 ····· 19

3.1.3 Planar형 SiC MOSFET 소자 시뮬레이션 및 설계 ····· 27

3.2 SiC 전력소자 핵심기술 개발 ····· 38

3.2.1 트렌치 식각 공정 개선 및 트렌치 게이트 형성기술 ····· 38

3.2.2 열산화막/게이트 산화막 성장 공정기술 ····· 42

3.2.3 게이트 절연막 전후처리 및 계면 특성 향상 기술 ····· 46

3.2.4 SiC MOSFET 채널 자기정렬기술 ····· 52

3.2.5 P+ 오믹 접촉 형성기술 ····· 53

3.3 SiC 전력소자 제작 및 특성평가 기술개발 ····· 56

3.3.1 SiC 가드링/다이오드/MOSFET 테스트 패턴 제작 ····· 56

3.3.2 SiC 가드링 테스트 패턴 특성 평가 ····· 62

3.3.3 SiC Trench형 다이오드의 특성 평가 ····· 65

3.3.4 SiC MOSFET 특성 평가 ····· 70

3.4 SiC 전력소자 ESD 기술 개발 ·····84

4. 연구개발 추진체계 및 방법 ·····86
4.1. 연구개발 추진체계 ·····86
4.2. 연구개발 방법 ·····86
4.3. 추진전략 및 실천계획 ·····87

5. 기대성과 ·····88
5.1. 기술적 측면 ·····88
5.2. 미래유망 연구분야 선점 가능성 측면 ·····88
5.3. 연구목표 달성 시 활용분야 파급성 측면 ·····89
5.4. 연구결과의 질적 우수성 ·····89
5.5. 연구결과의 활용가능성 및 파급효과 ·····89

6. 중간 평가 지적 사항에 대한 조치 및 개선 실적 ·····91
6.1. 지적사항 ·····91
6.2. 조치 및 개선사항 ·····91

7. 연구비 집행 실적 ·····92

8. 기타(증빙자료) ·····93

1. 필요성 및 중요성

1.1. 연구개발과제의 필요성

1.1.1 출연처(미래창조과학부) 정책 및 기술수요

○ ETRI 중장기 ETRI 중장기 기술개발계획 중 융합시스템단말부품-(29) “차세대 전력반도체 기술” 전략분야에 해당

○ 산업통상자원부와 한국반도체산업협회를 중심으로 차세대 전력반도체 산업육성 기술기획 중

○ SiC, GaN 등 차세대 화합물반도체를 포함하는 전력반도체 연구개발, 인프라구축, 인력양성의 정책과 부합

1.1.2 산업동향 및 시장 기술수요

○ 에너지 사용량의 폭발적인 증가로 2040년 에너지 소비량은 2010년 대비 50% 이상 증가할 것으로 예측되어 환경규제에 따른 전기에너지 이용이 독려되고 있으며, 2013년 기후변화 총회(COP19)에서 2050년까지 CO2 배출량을 50% 이하로 감소시키기로 결의함

○ 이를 해결하기 위한 방안으로 신재생에너지의 사용과 에너지의 효율적인 이용, 특히 전기에너지의 효율적인 이용이 절실한 실정임.


○ 이에 따라 가전뿐만 아니라, 전기자동차, 철도, 전력 인프라 등 모든 분야에서 전력변환시스템의 전력손실을 줄이기 위한 고효율/저손실의 절전형 차세대 전력소자 개발이 절대적으로 필요함.

○ 현재 전력소자의 대부분을 차지하고 있는 실리콘 전력소자는 낮은 동작온도, 낮은 전류 밀도, 높은 온-저항, 느린 동작속도에 따른 높은 손실로 성능의 한계에 도달함.

○ 넓은 에너지 밴드폭 (Wide Band Gap) 반도체 물질 중 SiC는 전력반도체로서의 물성이 뛰어나 SiC 기반의 차세대 고효율 전력소자의 개발 및 상용화가 절실함.


○ SiC는 실리콘보다 넓은 에너지 밴드폭(×3), 높은 절연파괴전계(×10), 빠른 포화전자속도(×2) 및 우수한 열전도도(×3) 등 전력반도체소자로서의 우수한 재료특성을 가짐.

- SiC 재료를 이용한 전력소자는 기존 실리콘 전력소자에 비해 같은 항복전압소자에 있어서 온-전압을 1/200로 감소시켜 전력손실을 줄일 수 있고, 다수 캐리어 특성으로 속도가 빨라 스위칭 손실을 1/3로 감소시킬 수 있음.
- 특히, 고온에서의 소자 안정성이 우수하고, 수직형 소자의 제작이 가능하기 때문에 전류 밀도를 증가시킬 수 있어 칩의 면적을 절반이하로 줄일 수 있음.



[그림 1.1] Si 전력소자와 SiC 전력소자의 성능비교

○ SiC 전력소자는 전력변환시스템의 효율향상 뿐만 아니라 시스템의 수동소자 부품과 냉각시스템을 소형·경량화 시킬 수 있어 시스템의 가격을 낮추고 신뢰성을 향상시킬 수 있음.



[그림 1.2] Si 전력소자와 SiC 전력소자의 온-전압, 크기 및 손실 비교

○ 또한, 고온과 극한 환경에서 동작해야 하는 전기자동차용 전력소자 및 우주·군수용 전자소자의 경우 고온 신뢰성이 우수한 SiC 전력소자의 채택이 필수 불가결할 것으로 예상됨.

○ 에너지 절감 이슈와 전력소자로서의 SiC 전력소자의 우수한 성능이 부각되면서 미국, 일본 등의 선진국은 지난 10여년 전부터 막대한 투자를 통하여 차세대 SiC 전력소자 개발정책을 확대하고 있으나, 국내의 경우 연구개발에 대한 투자 및 성과가 미흡하여 본 과제를 통한 기술개발 및 생산기반 확보가 절대적으로 필요함.

- 미국은 2000년부터 국방예산 포함 약 32조원 이상의 연구자금을 투입, SiC 연구 및 개발 진행, 일본은 SiC 기술개발을 3단계로 분류하여 2030년까지 차기 국가 프로젝트로 진행 중.

○ SiC 기판의 대구경화로 6인치 SiC가 상용화되고 SiC 기반 전력소자의 가격 경쟁력이 높아질 것으로 예상됨에 따라, 6인치 SiC 전력소자에 대한 연구 개발 및 상용화가 선진국을 중심으로 활발하게 진행되고 있음

1.2. 연구개발과제의 중요성

○ 전세계 전력반도체 시장은 2013년 150억 달러에서 연평균 10% 성장하여 2020년에는 290억 달러에 이를 것으로 전망되지만 (야노경제연구소), 이에 대한 국산화는 10% 미만이며 기술수준 또한 선진국의 50%에 불과할 정도로 취약함.


○ SiC 전력반도체의 경우 2016년부터 2020년까지 년평균 39%의 높은 시장성장이 예상되고 있으며, 전기자동차(HEV/EV), 태양광 발전시스템용 인버터 등의 시장에서 1200V~1700V급 SiC 전력반도체가 빠르게 적용될 것으로 예상됨.

- EV/HEV 및 태양광발전시스템용 인버터/컨버터의 전력용량은 최소 10kW에서 최대 100kW의 전력이 사용되며, 현재 1200~1700V급 실리콘 기반 IGBT와 Diode가 사용되고 있으나 고효율 및 열적 신뢰성 향상을 위해 SiC기반 전력소자로 대체되고 있음.
- 고효율 및 고속스위칭이 요구되는 전기자동차의 Battery Charger에 10kW급 이하의 SiC Diode가 채택되어 일부 사용되고 있으며, 점차 사용범위가 스위칭 소자인 SiC MOSFET으로 확장 예상됨.
- 태양광발전시스템용 50kW급 인버터에 모든 스위칭 소자가 SiC MOSFET으로 제작되어 상품화 진행 중.

○ SiC 전력소자에 대한 시장의 요구가 크게 대두되고 있으나, SiC 소자/공정의 몇가지 난제와 기판 수급 등의 문제로 양산화가 지연되고 있음.

○ SiC 기판의 대구경화로 6인치 SiC가 상용화되고 SiC 기반 전력소자의 가격 경쟁력이 높아질 것으로 예상됨에 따라, SiC 전력소자에 대한 연구 개발 및 상용화가 선진국을 중심으로 활발하게 진행되고 있음.

○ 시장이 급성장하고 있는 SiC 전력반도체 시장에 능동적으로 대처하고 에너지 절감과 환경규제 이슈를 해결하기 위해서는 SiC 기반의 고효율 전력반도체의 개발 및 국산화가 시급함.



[그림 1.3] SiC 전력반도체소자의 응용분야별 시장 전망; Yole, 2014

2. 연구개발 목표 및 내용

2.1. 최종목표

최종목표	○ 1700V, 70A급 Trench형 SiC MOSFET 소자 및 핵심기술 개발 ○ 1700V, 70A급 Trench형 SiC Diode 소자 및 핵심기술 개발
세부목표	○ SiC 전력소자 개발을 위한 핵심 공정 기술 개발 - SiC 투명기판 미세패턴 형성 기술 개발 - SiC 기판 Trench 식각 공정 및 Trench 게이트 형성 기술 개발 . Trench Depth = 4㎛, Trench Angle = 89° . Trench Side/Bottom 산화막 두께=100nm/300nm - 불순물 Doping 및 PN 접합 형성 공정기술 개발 - 열산화막 및 HT-CVD 게이트 절연막 성장 공정기술 개발 . Interface Trap Density (D_{it}) < $1x10^{12}$ cm^{-2} - Ohmic 접촉 형성 기술 개발 - MOSFET 채널 자기정렬 기술 개발 - 매몰채널 형성 기술 개발 ○ SiC 전력소자 TCAD 시뮬레이션 구축 및 소자 설계 기술 - TCAD Tool (Silvaco, Sentaurus)을 이용한 SiC 전력소자 시뮬레이션 환경구축 - 1700V급 SiC 전력소자용 가드링 시뮬레이션 및 설계 - 1700V급 Trench형 SiC Diode 시뮬레이션 및 설계 - 1700V급 Trench형 SiC MOSFET 시뮬레이션 및 설계 ○ 트렌치형 고성능 SiC 전력소자의 디자인 및 구조에 따른 소자특성 Data Base 구축, 최적 소자 구조 및 공정 조건 도출 ○ 1700V, 70A 급 Trench형 SiC Diode 소자 개발 - 항복전압 (Repetitive Peak Reverse Voltage, V_{RRM}) > 1700V - 순방향전류 (Repetitive Forward Current, I_F) > 70A - 순방향전압 (Forward Voltage, V_F) < 1.7V ○ 1700V, 70A 급 Trench형 SiC MOSFET 소자 개발 - 항복전압 (Drain-Source Breakdown Voltage, BV_{DSS}) > 1700V - 턴온 전류 (Pulsed Drain Current, I_{DS}) > 70A - 턴온 비저항 (Specific On-State Resistance ($R_{SP,ON}$) < 20.0mΩcm^2 - 스위칭 에너지손실 (Switching Energy Loss, E_{on}/E_{off}) < 5.0mJ/1.0mJ @50A ○ SiC 전력소자의 패키지 레벨 정특성/동특성 평가 ○ SiC 전력소자의 ESD 보호회로 기술 개발

2.2. 연차별 연구개발 목표 및 내용

구 분	목 표	내 용
1차년도 (2015)	○ SiC MOSFET 핵심 공정 개발, 소자 설계 및 SiC Diode 제작	- SiC 투명기판 미세패턴 형성기술 개발 - SiC 기판 Trench 식각 공정 및 Trench 게이트 형성 기술개발 - 불순물 Doping 및 PN 접합 형성 공정기술 개발 - 열산화막 성장 및 게이트절연막 공정기술 개발 - Ohmic 접촉 형성 기술 개발 - SiC 전력소자의 TCAD 시뮬레이션 구축, 시뮬레이션을 통한 SiC 다이오드 및 MOSFET 소자 설계 - 1700V급 SiC 전력소자용 가드링 설계 - SiC Diode 제작 및 특성 평가 (BV >1000V, I_F >10A) - SiC 전력소자의 ESD 보호회로 기술 개발
2차년도 (2016)	○ MOSFET 소자설계, 제작 및 공정 개선, Trench형 Diode 제작	- 1700V급 SiC MOSFET 및 Trench형 Diode 설계 - SiC Trench 공정 최적화 및 Trench 게이트 하부 Thick Oxide 공정기술 개발 - 게이트절연막의 전후 처리를 통한 계면 특성 향상 - HT-CVD 기반 게이트절연막 형성 및 특성 평가 - 오믹 형성 기술 개발 - 불순물 Doping 및 PN 접합 형성 등 공정기술 개선 - SiC MOSFET 채널 자기정렬기술 개발 - SiC MOSFET 제작 및 평가 (1400V/30A) - Trench형 SiC Diode 제작 및 평가 (1400V/30A) - SiC 전력소자의 패키지 레벨 정특성/동특성 평가 - SiC 전력소자의 ESD 보호회로 기술 개선
3차년도 (2017)	○ 1700V급 Trench MOSFET 소자제작 및 공정 최적화, Trench형 Diode 전력소자 개발	- 1700V급 Trench형 SiC Diode 및 MOSFET 설계 최적화 - 트렌치 구조/공정 조건에 따른 SiC 전력소자 특성 검증 및 Data Base 구축, 최적 소자 구조 및 공정조건 확보 - SiC/게이트절연막 계면특성 형성 공정 최적화 - 불순물 Doping 및 PN 접합 형성 등 공정기술 최적화 - 오믹 형성 기술 최적화 - SiC MOSFET 채널 자기정렬기술 최적화 - 1700V, 70A급 Trench형 SiC Diode 제작 - 1700V, 70A급 Trench형 SiC MOSFET 제작 - SiC 전력소자의 패키지 레벨 정특성/동특성 평가 - Diode/MOSFET Hybrid 패키지 및 특성 평가 - SiC 전력소자의 ESD 보호회로 기술 최적화

2.3. 단계별 연구개발 목표 및 내용

2.3.1. 당해년도 목표 및 내용

가) 연구개발목표

○ SiC 기반 차세대 전력소자 개발을 위한 핵심공정 개발 및 개선 (Trench 하부 Thick 절연막 형성기술, HT-CVD 게이트 절연막 성장 기술, 게이트 절연막 전후처리 공정 기술, Buried Channel 형성 기술), Trench형 SiC 전력소자 설계, SiC MOSFET 및 Trench형 SiC Diode 제작

- Trench형 SiC 다이오드 목표 특성 : 항복전압 > 1400V, 순방향 전류 > 30A, 순방향 전압 < 3.0V
- SiC MOSFET 목표 특성 : 항복전압 > 1400V, 순방향 전류 > 30A, 턴온 비저항 20 $m\Omega cm^2$, Switching Energy Loss (E_{on}/E_{off}) < 15mJ/5mJ (@30A)

나) 연구개발내용

○ SiC 전력소자 제작을 위한 핵심공정 기술 개발 및 개선

- SiC 기판 Trench 식각 공정 및 Trench 게이트 형성 기술 개선: Trench Depth = 2μm, Trench Angle = 80°
- Thick Bottom Trench 게이트 형성 기술 개발: Trench Side/Bottom 산화막 두께 =100nm/200nm
- 열산화막 및 HT-CVD 게이트절연막 성장 공정기술 개발
- NO, $POCl_3$ 등의 게이트 절연막 전후 처리를 통한 계면 특성 향상: Interface Trap Density (D_{it}) < $1x10^{13}$ cm^{-2}
- Ohmic 접촉 형성 기술, 불순물 Doping 및 PN 접합 형성 공정기술 개선
- SiC MOSFET 채널 자기정렬기술 개발

○ SiC 전력소자 시뮬레이션 및 설계

- 1700V급 SiC 전력소자용 가드링 설계 최적화
- Trench형 SiC 다이오드 시뮬레이션 및 설계
- Planar형 SiC MOSFET 소자 시뮬레이션 및 설계

○ SiC 전력소자 제작 및 평가

- Trench형 SiC Diode 제작 및 특성 평가: 항복전압 > 1400V, 순방향 전류 > 30A, 순방향 전압 < 3.0V
- SiC MOSFET 제작 및 특성 평가: 항복전압 > 1400V, 순방향 전류 > 30A, 턴온 비저항 < 10 $m\Omega cm^2$
- SiC 전력소자의 패키지 레벨 정특성/동특성 평가: Switching Energy Loss (E_{on}/E_{off}) < 15mJ/5mJ (@30A)

○ SiC 전력소자의 ESD 보호회로 기술 개발

2.3.2. 당해연도 + 1차년도 목표 및 내용(연차별 작성)

가) 연구개발목표

○ SiC 기반 차세대 전력소자 개발을 위한 핵심공정 최적화 (Trench 게이트 형성기술, SiC-게이트절연막 계면특성 향상 기술, Buried Channel 형성 기술), Trench형 SiC 전력소자 설계 최적화, 1700V, 70A급 Trench형 SiC MOSFET 및 Diode 전력소자 개발

- Trench형 SiC 다이오드 목표 특성 : 항복전압 > 1700V, 순방향 전류 > 70A, 순방향 전압 < 1.7V (@50A)
- Trench형 SiC MOSFET 목표 특성 : 항복전압 > 1700V, 순방향 전류 > 70A, 턴온 비저항 < 7 $m\Omega cm^2$, Switching Energy Loss (E_{on}/E_{off}) < 5.0mJ/1.0mJ (@50A)

나) 연구개발내용

○ SiC 전력소자 제작을 위한 핵심공정 기술 최적화

- SiC 기판 Trench 식각 공정 및 Trench 게이트 형성 기술 개선: Trench Depth = 4㎛, Trench Angle = 89°
- Trench 게이트 형성 기술 개발: Trench Side/Bottom 산화막 두께=100nm/300nm
- 게이트절연막 계면특성 향상기술 최적화: Interface Trap Density (D_{it}) < $1x10^{12}$ cm^{-2}
- Ohmic 접촉 형성 기술, PN 접합 형성 기술 등 최적화
- SiC MOSFET 채널 자기정렬기술 최적화

○ SiC 전력소자 시뮬레이션 및 설계

- 1700V급 Trench형 SiC 다이오드 및 MOSFET 설계 최적화
- 트렌치 구조/공정 조건에 따른 SiC 전력소자 특성 Data Base 구축, 최적 소자 구조 및 공정조건 도출

○ SiC 전력소자 제작 및 평가

- Trench형 SiC Diode 제작 및 특성 평가: 항복전압 > 1700V, 순방향 전류 > 70A, 순방향 전압 < 1.7V (@50A)
- SiC MOSFET 제작 및 특성 평가: 항복전압 > 1700V, 순방향 전류 > 70A, 턴온 비저항 < 7.0 $m\Omega cm^2$
- SiC 전력소자의 패키지 레벨 정특성/동특성 평가: Switching Energy Loss (E_{on}/E_{off}) < 5.0mJ/1.0mJ (@50A)

○ SiC 전력소자의 ESD 보호회로 기술 개발

3. 연구 결과

3.1 SiC 전력소자 시뮬레이션 및 설계

3.1.1 1700V급 SiC 전력소자용 가드링 최적화


가) 개요

전력소자에서 원하는 내압을 얻기 위해서는 Junction의 Edge에서 발생되는 전계 집중(Electric Field Crowding)을 줄이는 방법이 필요하다. 이러한 전계집중을 줄일 수 있는 방법은 가드링 또는 Edge Termination기술이다. Schottky 다이오드의 Junction의 Edge에서 발생되는 전계는 가드링을 통해 분산 시킬 수 있고, 이로 인해 전계가 고르게 분포하게 되어 원하는 항복전압을 얻을 수 있다. 1차년도에는 FG-SMJTE (Floating Guardring Assisted Space Modulated Junction Termination Extension) 구조를 이용하여 1000V이상의 항복전압 특성을 만족하였다. 그러나 JTE (Junction Termination Extension) 원리를 이용하는 Edge Termination 구조로 정확한 JTE Dose량이 결정되어야 한다. 이를 극복하기 위해 기존에 사용 된 Edge Termination구조를 Floating Field Ring type으로 선택하여 최적화를 진행하였고, 위 구조는 PJTE Mask Layer를 사용하지 않아도 된다는 장점으로 공정 단가를 줄일 수 있다.


따라서, 1700V급 가드링 최적화를 위해 1차년도에서 설정 된 N-Drift (N-Epitaxial Layer)의 농도와 두께를 이용하여 시뮬레이션을 진행하였고, 1차년도에 사용된 공정 조건을 기반으로 설계 변수별 구조를 최적화 하였다.

나) 1700V급 가드링 시뮬레이션 최적화 결과

Floating Field Ring 구조는 일반적인 전력반도체 소자의 Edge Termination으로 가장 많이 사용되는 구조로 Silicon기반 전력소자의 Edge Termination으로 효과적으로 사용되고 있다. 이 구조는 한번의 이온주입으로 형성 시킬 수 있어, 다이오드 구조 및 MOSFET 구조에서 공정비용 감소 및 간단한 공정 스텝을 가지고 적용이 되고 있다. [그림 3.1.1-1]은 1차년도에 사용 되었던 Edge Termination 구조, Floating Field Ring구조를 나타내었다. 시뮬레이션에 사용된 공정 조건은 1차년도 제작 공정과 동일하며 PSD와 P-JTE이온주입 조건을 적용하였고, 고온 열처리 공정 (1700℃, 30분) 또한 동일하게 적용하였다. 이를 [그림 3.1.1-2]에 나타내었다.




(a) Floating Guardring Assisted Space Modulated JTE (1차년도 Edge Termination구조)



(b) Floating Field Ring 구조


[그림 3.1.1-1] Edge Termination 구조



(a) PSD 이온주입 (b) P-JTE 이온주입

[그림 3.1.1-1] Edge Termination 시뮬레이션을 위한 이온주입 조건


[그림 3.1.1-3]는 일반적인 Floating Field Ring구조에서 ring의 개수 20개, ring의 폭(Width)은 3um로 고정하고 동일한 Ring간의 간격 (Space)를 1um로 설정한 구조와 Ring의 간격이 1um로 시작하여 0.2um씩 점차 늘어나는 구조의 시뮬레이션 된 결과이다. FG-SMJTE의 항복전압은 2672V로 나타나는 반면에 Floating Field Ring의 동일한 Ring간격 1um는 1198V, 0.2um씩 늘어나는 구조는 2502V로 기존 Edge Termination보다 낮은 항복전압 특성을 보인다. 이는 Ring의 개수, 디자인 치수와 관계가 있으며 동일한 간격 (1um) 보다는 Ring간격이 조금씩 늘어나는 구조가 더 적당하다는 것을 보여준다. [그림 3.1.1-4]은 Floating Field Ring 구조의 Electrical Distribution을 나타낸다.



[그림 3.1.1-3] FG-SMJTE 구조와 Floating Field Ring (Ring 20개) 구조의 시뮬레이션 비교 결과


이상적인 Floating Field Ring은 모든 Ring에 Electric Field가 Uniform하게 분포가 되어야 한다. 그러나 Ring개수가 20개인 구조의 경우 Ring space가 1um일 때는 맨 마지막 Ring에 대부분의 Field가 집중되어 나머지 Ring에서 Electric field를 골고루 분포 하지 못하여 마치 기판농도와 도핑농도가 맞지 않는 Single zone JTE와 비슷하게 나타나게 된다.

또한, Ring space가 1um부터 0.2um씩 늘어나는 구조는 전체 20개의 Ring가운데 맨 마지막 5개의 Ring이 Field를 분산하는 역할을 하지 못하여 공핍영역이 더 확장하지 못하지만 공핍영역 안에 존재하는 각각의 Ring은 Electric Field를 서로 고르게 분포하여 높은 항복전압 특성이 나타나게 된다. 따라서 Ring간격이 1um부터 0.2um씩 늘어나는 구조는 Ring간의 간격을 조절하고 또한, Ring개수를 늘려 항복전압을 개선할 수 있다.



[그림 3.1.1-4] 20개의 Ring을 갖는 Floating Field Ring의 Electric field Distribution


[그림 3.1.1-5]는 Ring개수를 25개로 늘렸을 때 나타난 항복전압 결과이다. 25개로 Ring개수를 늘렸을 때, 동일한 Ring 간격 (1um)의 경우 Ring개수 20개일때와 마찬가지로 낮은 항복전압인 1428V로 나타났고, Ring간격이 0.2um씩 증가하는 구조도 마찬가지로 Ring개수가 20일때와 비슷한 수준의 항복전압이 특성이 나타났다. 반면에 Ring간격이 0.1um씩 점차 증가하는 구조는 1차년도에 차용했던 Edge Termination 구조의 항복전압보다 약 60V가량 증가 된 2732V로 나타났다. [그림 3.1.1-6]에서는 Ring간격이 점차 늘어나는 구조에 대한 Electric Field 분포를 보여준다.



[그림 3.1.1-5] FG-SMJTE 구조와 Floating Field Ring (Ring 25개) 구조의 시뮬레이션 비교 결과

Ring개수가 25개 구조에서 Ring space가 1um일 때는 20개 구조와 동일하게 맨 마지막 Ring에

대부분의 Field가 집중되는 현상이 나타나고, Ring space가 1um부터 0.2um씩 늘어나는 구조는 전체 25개의 Ring가운데 맨 마지막 10개의 Ring이 Field분산 역할을 하지 못한다. 그러나 Ring space가 1um부터 0.1um씩 늘어나는 구조는 맨 마지막 Ring 4개가 역할을 하지 못하지만 0.2um씩 늘어나는 구조보다 Peak Electric Field가 작고, Field Ring들이 전체적으로 Field를 공유하는 형태로 나타나 항복전압이 높은 것으로 보인다.



[그림 3.1.1-6] 25개의 Ring을 갖는 Floating Field Ring과 FG-SMJTE의 Electric field Distribution

최적화 된 Floating Field Ring구조 (Ring간격:1um+Delta:0.1um)는 전체 길이가 142um로 1차년도에 사용했던 Edge Termination구조인 FG-SMJTE 구조와 비슷한 길이 (138um)로 전체 소자에서 차지하는 면적은 거의 동일하다.


3.1.2 Trench형 SiC 다이오드 시뮬레이션 및 설계

가) 개요

1차년도에 개발 된 Planar Type의 SiC 다이오드 (Junction Barrier Schottky Diode)는 일반적으로 많이 사용되는 구조 이지만, Schottky Interface에서의 의해 Field Emission, Thermionic Emission, Thermionic Field Emission 현상이 나타나게 된다. 이는 계면에서의 Electric Field영향으로 누설전류가 증가하게 된다. 이를 개선하기 위해서 Work-function이 큰 Metal물질을 사용하여 Schottky Interface에서 발생되는 Electric Field의 세기를 감소시키거나, Schottky Interface보다 아래쪽에서 Electric Field가 크게 발생되게 하여 Interface에서의 Field 세기를 낮추는 구조가 필요하다. Work-function이 큰 Metal 물질을 사용하는 방법의 경우 Barrier Height이 높아지기 때문에 순방향 전압 강하 특성이 나빠질 수 있다. 따라서 소자 구조의 변경으로 Schottky Interface의 Electric Field의 세기를 감소시키는 방향으로 연구 개발을 진행 했다. Trench형 다이오드는 순방향 특성의 저하 없이 Interface에서의 Electric Field 세기를 감소시킬 수 있는 적합한 소자 구조로 Trench 형성 후 P+ 이온 주입으로 기존 1차년도에 개발 된 다이오드 소자 보다 깊게 P+ Grid가 형성 될 수 있어, Schottky Interface에서 Electric Field가 감소하게 되고, 그에 따라 누설전류 감소 및 항복전압 증가를 이끌 수 있다. 시뮬레이션을 통해 Trench형 다이오드의 특성 분석 및 기존 Planar소자와의 특성을 비교 했고, 개발하고자 하는 Trench형 다이오드 소자 구조에 대한 설계를 진행하였다.

나) Trench형 SiC 다이오드 시뮬레이션 결과


1차년도에 개발 된 SiC 다이오드 구조는 Schottky Diode 구조에 P+영역이 추가된 구조로서 Schottky Diode의 구조를 기반으로 하기 때문에 Metal-SiC Barrier Height에 의해 결정된 낮은 순방향 전압강하 특성을 갖는다. Trench 다이오드도 이와 동일한 소자 구조이며, 다만 P+영역이 Trench가 형성 된 후에 이온주입이 되기 때문에 좀 더 깊이 P+ Grid가 형성되어 순방향 전압 감소 없이 Schottky Interface에 낮은 Electric Field 세기를 이끌 수 있다. [그림 3.1.2-1]은 Planar type의 SiC 다이오드와 Trench type의 SiC다이오드 구조를 나타낸 것이다.




(a) Planar Type (b) Trench Type

[그림 3.1.2-1] SiC Diode 소자 구조

Planar JBS 다이오드는 제한된 면적에서 P+영역이 많아지게 되면 Schottky 영역이 줄어들게 되어 전류흐름이 제한되고, 순방향 전압이 Pure Schottky 다이오드보다 증가한다. 다만, 역방향 시 P+영역과 N-Drift에서 발생되는 공핍층에 의해 Schottky 영역이 Pinch-off되어 Interface에서의 Electric Field의 세기가 감소하기 때문에 누설전류가 감소하게 되고 항복전압이 커진다. Trench 다이오드의 경우 Planar 다이오드와 마찬가지로 Schottky contact으로 이루어진 표면에 Electric Field가 제한되고, 깊은 P+영역으로 인해 보다 더 낮은 누설전류 특성을 얻을 수 있었다. [그림 3.1.2-2]는 Planar/Trench 다이오드의 Electric Field와 항복전압 특성을 보여준 것이다.




(a) Planar와 Trench Diode의 Electric Field Distribution



(b) 항복전압 결과

[그림 3.1.2-2] Planar 및 Trench Diode의 역방향 특성 시뮬레이션 결과

역방향 시뮬레이션 결과, Planar Diode는 Electric Field 분포가 P+영역의 Corner 부근에 집중이 되어 있고, 이와 더불어 Schottky Interface에 큰 Electric Field가 발생된다. 반면에 Trench Diode는 Planar와 마찬가지로 P+영역의 Corner 부근에 집중되지만 좀 더 아래쪽에서 Field가 형성되게 되고, Interface에서의 Field분포는 미약하다. [그림 3.1.2-2]에 나타낸 바와 같이 2000V의 역전압에서 Schottky Interface에서 걸리는 Electric Field 세기는 Planar Diode 2.1E6 V/cm, Trench Diode는 그보다 약 20% 감소 된 1.6E6 V/cm로 나타났다. 동일 전압에서 Electric Field의 세기가 작기 때문에 그만큼 Field/Thermionic/Thermionic Field Emission에 의해 발생 되는 누설전류는 감소하게 된다. 또한, 항복전압은 Planar Diode는 2762V, Trench Diode는 2633V로 Trench Diode가 약 130V 낮다. 이는 Trench가 형성 된 P+영역에 Drift길이가 Trench의 깊이만큼 짧아졌기 때문이다. 2000V에서 누설전류는 Planar Diode 4.8E-11A/um, Trench Diode 3.8E-12A/um로 Trench Diode가 약 10배 낮다. 또한 순방향 시뮬레이션 결과를 [그림 3.1.2-3]에 나타내었다. 연구 결과를 살펴보면, Planar type이나 Trench type이나 순방향 전압 강하의 차이가 발생하게 되는데, 그 크기는 작다. 100A/cm2의 전류에서 Planar type의 순방향 전압강하 (VF)는 1.75V, Trench type의 다이오드는 1.875V로 두 소자의 차이는 약 0.125V 가량 차이를 보인다. 이는 Trench type의 P+영역이 Planar type의 P+영역보다 깊게 형성 되어 있어 P+영역의 아래쪽 정션에서의 Current Spreading 저항이 커지기 때문에 순방향 전압이 높아지게 된다. 그러나 Trench type이 Planar type보다 시뮬레이션 결과 누설전류가 약 10배 낮기 때문에 드리프트 저항을 낮춰 순방향 전압강하를 Planar type의 다이오드보다 낮출 수 있다.



[그림 3.1.2-3] Planar 및 Trench Diode의 Forward 특성 시뮬레이션 결과

다) Trench형 SiC 다이오드 설계

Trench 다이오드 구조를 제작하기 위한 도면을 설계하고 마스크를 제작하였다. 설계 된 도면 내에는 과제 목표인 1400V-30A급 SiC 다이오드 구조를 비롯하여 10A급 다이오드 구조, 1A급의 JBS P+ Grid의 Space Split 된 다이오드 구조, 항복전압특성을 얻기 위한 가드링 테스트 구조 등 여러 패턴이 포함되어 특성을 분석할 수 있게 설계 되어 있다. [그림 3.1.2-4]에서 설계 된 마스크 도면과 설계 Layer 정보를 나타내었고, 설계 된 마스크의 전체 크기는 10,800um × 10,800um 이다.



(a) 1400V/30A급 다이오드 및 여러 가지 Test Pattern에 대한 설계 도면



* PSD3는 사용 안함.


Mask Name	Layer	Layer usage description
SIC03R0 (EI-SIC03-R0-LR1-TV16-007)	KEY	Align Mark Layer (Trench: 0.3~0.5um)
	PJTE	P- Implant Layer (Edge Termination)
	PSD	P+ Implant Layer (JBS Pgrid: W=2um, S=3um)
	PSD2	P+ Implant Layer (JBS Pgrid: W=2um, S=4um)
SIC03R0 (EI-SIC03-R0-LR2-TV16-007)	CONT	Contact Layer (ILD Open Region)
	MET1	Source Metal for high current operation
	PAD	PAD Open Layer (Passivation Open Region)

(b) 마스크 Layer 정보


[그림 3.1.2-4] 1400V/30A급 다이오드 및 Mask Layer 정보

1400V-30A Main SiC JBS Diode 구조의 Mask 도면은 [그림 3.1.2-5] (a)에, 설계된 소자의 단면구조는 [그림 3.1.2-5] (b)에 나타내었다. 설계 된 SiC JBS Diode 소자는 Main Cell, Periphery, Edge Termination 영역으로 나눌 수 있고, 총 6개의 Mask Layer로 구성되며 KEY, PSD(PSD2), PJTE, CNT, MET, PAD Layer가 사용되었다. 소자의 전체 크기는 0.52cm × 0.52cm의 크기를 갖고 Edge Termination을 제외한 Active영역의 크기는 0.495cm × 0.495cm, Metal 영역은


0.493cm × 0.493cm, PAD영역은 0.45cm × 0.45cm로 설계되었다. 소자의 면적은 1차년도에 개발된 10A급 소자의 면적의 약 3.5배로 30A이상의 전류구동이 가능하도록 소자 사이즈를 설정하였고, Edge Termination 및 Periphery 영역 등은 1차년도와 동일한 구성으로 설계 되었다.



(a) SiC JBS 다이오드 Mask Design (평면구조)



(b) Planar type의 SiC JBS 다이오드 단면 구조




(c) Trench type의 SiC JBS 다이오드 단면 구조

[그림 3.1.2-5] 1400V/30A Main SiC JBS Diode (Planar/Trench)의 설계 도면 및 단면 구조

Main Cell영역은 PSD Layer가 Stripe 형태의 Unit Cell 형태로 설계되어 있으며 PSD Layer가 있는 부분은 SiC JBS Diode의 P+영역이 되고, PSD Layer가 없는 영역은 Schottky 영역이 된다. 기본적으로 P+영역, Schottky 영역 Main Cell내에 Unit Cell이 설계 되어 있다. 또한, SiC JBS Diode에서 P+의 길이와 간격이 중요한 변수로 작용되기 때문에 추가적으로 P+영역 2um, Schottky


영역 4um로 설계 된 PSD2 Layer를 설계하였다. [그림 3.1.2-6]에 PSD/PSD2의 Schottky영역과 P+ 영역에 대한 단위 Cell을 나타내었다.



(a)PSD Layer로 설계 된 Main Cell (b)PSD2 Layer로 설계 된 Main Cell

[그림 3.1.2-6] 1400V/30A Main SiC JBS Diode의 Main Cell 영역의 상세 설계도


Stripe 형태로 되어 있는 Main Cell의 P+영역을 통합적으로 연결해 주고 Edge Termination과 Main Cell의 연결고리 역할을 하는 Periphery 영역은 P+영역과 동일하게 PSD(PSD2) Layer로 설계 되어 있으며, Main Cell 영역의 바깥쪽으로 Ring Bus Type으로 둘러싸여 있다. 이는 [그림 3.1.2-7]에 나타내었다.



(a)PSD Layer로 설계 된 Periphery 영역 (b) PSD2 Layer로 설계 된 Periphery 영역


[그림 3.1.2-7] Periphery 영역의 상세 설계도

Edge Termination 영역은 1차년도에 개발 된 소자의 구조(Floating Guard ring assisted Space Modulated Junction Termination Extension)와 동일하여 기본적인 사이즈 및 크기가 동일하다. 이는 [그림 3.1.2-8]에 나타내었다.




[그림 3.1.2-8] Edge Termination영역의 상세 설계도

그 외에 Edge Termination의 최적화 및 공정단가 감소 (Mask Layer 감소)를 위한 Edge Termination구조가 여러 종류의 형태로 설계되었다. [그림 3.1.3-6]에서 나타낸 Floating Field Ring 구조를 기반으로 Ring 개수를 25개로 고정 시켜 놓고 Ring간의 간격을 조절하였다. 또한, Floating Field Ring에 Trench가 적용 된 구조도 동일하게 설계되었다. Edge Termination의 순수한 특성을 얻기 위해 PN 다이오드 구조를 기반으로 설계가 되었고, PN 다이오드 구조는 지름이 202um의 P+ 영역과 지름이 197um의 Contact과 200um의 Metal로 이루어져 있다. 그와 더불어 1차년도에 검증했던 Edge Termination 구조 (SZ-JTE, MFZ, FGSMJTE, SMJTE, FGJTE)가 같이 설계되어 있다. [그림 3.1.2-9]에는 Pattern 설계도,[그림 3.1.2-10]는 패턴 단면도이다.



[그림 3.1.2-9] Edge Termination Test Pattern



(a) Floating Field Ring Design Structure

[그림 3.1.2-10] Edge Termination Pattern 단면도


3.1.3 Planar형 SiC MOSFET 소자 시뮬레이션 및 설계

가) 개요

SiC MOSFET의 경우 기존 실리콘 소자와 비교하여 Electric Field Strength가 10배 높아 고내압 스위칭 소자를 실리콘 소자에 비해 높은 불순물 농도 및 박막의 드리프트 층에서 제작 할 수 있다. 이는 고전압에서 낮은 온저항을 실현할 수 있고, 고속 스위칭 동작으로 빠른 주파수를 통해 고효율의 스위칭 소자를 구현 할 수 있다. 이러한 고내압, 저손실, 고속 동작의 특성을 갖는 SiC MOSFET 소자를 개발하기 위해 본 과제의 2차년도부터는 SiC-MOSFET 개발이 시작된다. 개발 하고자 하는 MOSFET구조는 Planar형으로 이 구조가 개발이 되어야지만 최종년도에서 Trench형 MOSFET 구조로 자연스럽게 넘어 갈 수 있고, 현재 일반적으로 많이 사용되는 구조도 Planar형이기 때문에 2차년도는 Planar형 SiC MOSFET 소자 개발에 집중하였다. SiC MOSFET 개발을 위해 먼저 TCAD 시뮬레이션으로 소자 구조의 타당성 및 설계변수, 그리고 MOSFET 제작을 위한 공정 조건을 설정하였다. 시뮬레이션에 사용 된 기판 조건은 2차년도에 개발 될 SiC MOSFET은 1400V/30A의 정격전압/전류로 개발 되어야하기 때문에 기존 1차년도에 사용 된 기판 조건을 동일하게 사용해도 1400V 이상의 항복전압을 만족시키는데 문제가 없을 것으로 판단되어 1차년도 기판 조건인 N-Epi 농도: 3.5E15/cm3, 두께: 15um로 설정하여 시뮬레이션을 진행하였다.


나) Planar형 SiC MOSFET 시뮬레이션

[그림 3.1.3-1]은 SiC Planar MOSFET 단면 구조를 보여준다. 이 구조를 기반으로 설계 변수는 채널 길이, JFET 길이로 나타낼 수 있는데 소자의 동작 성능이 좌우되는 채널길이는 Poly Gate 밑에 존재하는 P-body영역으로 SiC-MOSFET의 낮은 Mobility 상황을 고려해 볼 때 가급적 짧은 채널 길이가 요구 된다. 또한 JFET길이는 P-body영역과 P-body영역 간의 거리로 항복전압과 온저항에 밀접한 관련이 있어 최적의 JFET 길이가 요구 된다.




[그림 3.1.3-1] SiC Planar MOSFET 소자 Half Pitch 단면 구조


[그림 3.1.3-2]는 MOSFET 채널 길이에 따른 시뮬레이션 결과(항복전압, Transfer, Output)를 보여준다. 시뮬레이션을 위해 공정 조건 및 설계 조건은 고정시키고 시뮬레이션을 진행했으며 특성 확인을 위해 채널길이를 변화시켰다. 공정 조건은 P-Body, PSD, NSD, GOX로 시뮬레이션을 진행하였다.



(a) 채널길이에 따른 항복전압 특성




(b) 채널길이에 따른 VG=20V일 때의 I-V특성




(c) 채널길이에 따른 VD=1V일 때의 Transfer특성

[그림 3.1.3-2] SiC Planar MOSFET 소자의 채널길이에 따른 전기적 특성

시뮬레이션 결과 채널길이가 0.2um 일 때의 항복전압은 짧은 채널 길이로 Punch-Through가 나타나 항복전압이 약 400V로 나타났다. 그 외에 채널길이를 갖는 소자는 2500V 이상으로 채널에서의 항복특성이 나타나지 않고 P-Body Junction에서 나타나 안정적인 항복전압 특성을 보인다. 또한, 게이트전압 20V 일 때의 Output 특성을 살펴보면 0.2um의 채널길이나 0.5um의 채널길이가 비슷한 온저항 및 전류 구동능력을 보여주고 있다. 문턱전압의 경우 채널길이가 0.2um일 때 약 1.57V로 나타나는 반면에 0.5um이상의 채널길이는 약 3.2V에서 3.7V로 나타났다. 채널길이와 더불어 중요한 소자 설계 변수는 JFET 길이이다. 이는 앞에서 언급했듯이 P-body영역과 P-body영역 간의 거리로 항복전압과 온저항에 밀접한 관련이 있어 최적의 JFET 길이가 요구된다. [그림 3.1.3-3]는 MOSFET 길이에 따른 항복전압, Output특성을 나타내었다.



(a) JFET길이에 따른 항복전압 특성




(b) JFET길이에 따른 VG=20V일 때의 I-V특성

[그림 3.1.3-3] SiC Planar MOSFET 소자의 JFET길이에 따른 전기적 특성

시뮬레이션을 위한 JFET 길이를 변화시켰고 채널길이와 공정 조건은 채널길이 시뮬레이션과 동일한 조건으로 진행하였다. 시뮬레이션 결과, JFET 길이가 늘어남에 따라서 항복전압은 감소하는 특성이 나타나고, 온저항 및 전류구동 능력은 증가함을 알 수 있었다. 시뮬레이션 결과는 전류구동 능력이나 온저항이 정확하게 알 수는 없지만 특성변화의 경향성을 알 수 있기 때문에 위 시뮬레이션 결과는 소자설계 시 참고 자료로 활용 될 수 있고, JFET 길이에 따른 특성 확인은 소자 설계의 Test Pattern으로 디자인하여 특성을 확인 할 예정이다.


SiC Planar MOSFET의 공정 조건 중에서 중요한 공정요소는 P-Body Junction이다. P-Body의

Doping Profile에 따라 항복전압과 문턱전압이 결정되기 때문에 최적의 조건이 요구 된다. 일반적으로 Silicon MOSFET과 같이 이온주입 후 확산에 의해서 깊은 Junction을 만드는 것과 달리 SiC Planar MOSFET은 여러 번의 이온주입 후 고온열처리를 통해 Activation 시키는 방법으로 Junction을 형성시키기 때문에 Junction의 깊이가 얕아 P-Body Junction Bottom에서의 Reach-Through가 취약하다. 따라서 [그림 3.1.3-4]와 같이 P-Body가 Retrograded Well 형태로 구현되어야 한다.




[그림 3.1.3-4] SiC Planar MOSFET 소자의 P-Body Doping Profile

[그림 3.1.3-4]와 같은 P-Body의 Profile을 얻기 위해 공정 시뮬레이션을 진행하였고, Surface의 도핑농도와 Bottom의 도핑농도 그리고 junction의 깊이를 타켓팅하여 시뮬레이션을 진행하였다.



[그림 3.1.3-5] 시뮬레이션 된 SiC Planar MOSFET 소자의 P-Body Doping Profile


[그림 3.1.3-5]와 같은 Profile을 위해 Aluminum을 이온주입 Source로 사용하였고, 총 5번의 이온주입을 진행하였다. 이온주입 조건은 낮은 이온주입 에너지부터 3.5E11cm-2/20KeV, 7.5E11cm-2/80KeV, 2.4E12cm-2/180KeV, 4.5E12cm-2/240KeV, 9.0E13cm-2/360KeV의 조건으로 설정하였다. 설정 된 P-Body 이온주입 조건을 기반으로 MOSFET 소자 특성에 대한 시뮬레이션 결과를 [그림 3.1.3-6]에 나타내었다. 소자의 설계조건은 채널길이: 0.5um, JFET길이: 4um, 게이트 산화막 두께를 고정하였고, 기판과 게이트 산화막 사이의 Interface Fixed Charge (Qf)를 1E11, 2E11, 1E12/cm2 으로 변화하여 시뮬레이션을 진행하였다.



(a) Tranfer 특성 (b) Ouput 특성

[그림 3.1.3-6] 설정 된 P-Body조건에 따른 MOSFET 전기적 특성


시뮬레이션 결과, 설정 된 P-body는 Interfer Fixed Charge (Qf)에 따라서 문턱전압이 각각 8.38V (1E11/cm2), 7.29V (5E11/cm2), 5.88V (1E12/cm2)로 나타나 MOSFET소자의 특성이 잘 표현되었다. 또한 Output 특성을 살펴보면 Gate전압이 10V일 때는 Interface Fixed Charge (Qf)에 따라서 전류구동 및 온저항이 차이가 나지만 Gate전압이 20V일 때는 Qf에 따라 전기적 특성의 차이가 없었다.



(a) NSD (Nitrogen) (b) PSD (Aluminum)

[그림 3.1.3-7] 시뮬레이션 된 NSD/PSD 이온주입 Profile


N+ Source (NSD), P+ Source (PSD)의 이온주입 조건은 Box Profile로 시뮬레이션을 통해 설정하였다. 이는 [그림 3.1.3-7]에 나타내었다. 오믹 접촉을 위해 NSD/PSD는 모두 도핑농도가 1E19/cm3 이상으로 설정이 되었고, P-Body와 마찬가지로 여러 번의 이온주입을 통해 Junction이 형성 되었다. 시뮬레이션 결과, NSD의 경우 Peak 농도가 1E20/cm3에 junction깊이는 약 0.35um이고, PSD는 Peak농도 6E19/cm3에 0.5um의 깊이를 갖는다. 시뮬레이션 된 PSD/NSD이온주입 조건은 그대로 소자 제작 시 사용 될 것이며 높은 도핑농도로 인해 오믹 접촉이 잘 될 것으로 예상 된다.



[그림 3.1.3-8] P-Body/NSD/PSD 이온주입 Profile

다) Planar형 SiC MOSFET 설계

Planar SiC MOSFET 소자를 제작하기 위한 도면을 설계하고 마스크를 제작하였다. 설계 된 도면 내에는 과제 목표인 1400V-30A급 Planar MOSFET 구조를 비롯하여 5A급 MOSFET구조, MOSFET의 Design변수에 따른 특성 확인을 위한 MOSFET 구조, 위탁과제의 ESD평가를 위한 Test Pattern, Lateral MOSFET등 여러 패턴이 포함되어 특성을 분석할 수 있게 설계 되어 있다. [그림 3.1.3-9]에서 설계 된 마스크 도면과 설계 Layer 정보를 나타내었고, 설계 된 마스크의 전체 크기는 10,800um × 10,800um 이다.



(a) 1400V/30A급 MOSFET 및 여러 가지 Test Pattern에 대한 설계 도면




Mask Name	Layer	Layer usage description
SICMOS01R0 (EI-SICMOS01R0-LR1-TV16-005)	KEY	Align Mark Layer (Trench: 0.3~0.5um), Bumpy channel
	PBDY	Channel & Body Implant (Retrograded Well)
	PJTE	P- Implant Layer (Edge Termination)
	PSD	P+ Implant Layer (JBS PGrid, PN-Diode, MOS Body contact)
SICMOS01R0 (EI-SICMOS01R0-LR2-TV16-005)	NSD	N+ MOS Source/Drain Implant Layer
	POLY	MOS Poly-Gate (Poly-Silicon)
	CONT	Contact Layer (Source Open Region)
	MET1	Ohmic Contact Metal
SICMOS01R0 (EI-SICMOS01R0-LR3-TV16-005)	CONTR	Contact Layer (Gate Open Region)
	MET2	Source Metal for high current operation
	PAD	PAD Open Layer (Passivation Open Region)
SIC03R0 (EI-SIC03-R0-LR2-TV16-007)	ACT2	MOSFET Active Region


(b) 마스크 Layer 정보

[그림 3.1.3-9] 1400V/30A급 MOSFET 및 Mask Layer 정보

1400V-30A Main SiC MOSFET구조의 Mask 도면 및 단면구조는 [그림 3.1.3-10]에 나타내었다. 설계 된 SiC Planar MOSFET소자는 크게 Gate/Source영역, Gate Bus Line (Periphery Region), Edge Termination으로 나눌 수 있고, 총 11개의 Mask Layer로 구성되며 KEY, PBDY, PJTE, PSD, NSD, POLY, ACT, CONT, MET1, CONTR, MET2 Layer가 사용되었다. 소자 전체의 크기는 0.416cm x 0.416cm의 면적을 갖고 Edge Termination을 제외한 Active영역의 크기는 0.392cm × 0.392cm, Gate PAD는 700um x 600um로 설계되었다. 소자의 Edge Termination구조는 Floating Guardring Assisted Space Modulated JTE 구조로 1차년도 다이오드 개발 시 검증되었던 구조로 높은 항복전압 구현을 위해 그대로 사용하여 설계하였다.




(a) 1400V/30A급 MOSFET Mask Design (평면구조)




(b) 1400V/30A급 MOSFET 단면구조

[그림 3.1.3-10] 1400V/30A급 MOSFET의 설계도면 및 단면구조

소자의 Main Cell (단위 Cell)영역은 Gate Line (Poly)가 Stripe 형태로 설계되어 있고 Gate와 Gate사이에는 Source 영역이 존재한다. 단위 셀에 대한 내용은 [그림 3.1.3-11]에 나타내었다. 단위 셀에서의 Cell Pitch는 11um로 설계되어 있고 PSD와 NSD영역은 사다리 형식의 Ladder type으로 되어 있어 10(NSD):6(PSD)의 비율로 설계되어 있다. 또한 JFET 길이, Gate Poly 아래쪽에 존재하는 NSD의 길이, Gate Poly와 Source Contact간의 거리, PSD의 폭 등을 설하였다. 단위 셀로 설계 된 항목들은 공정상에 발생될 수 있는 Miss-Align 요소가 포함이 되어 있어 비교적 크게 설계가 되어있다.




[그림 3.1.3-11] Planar MOSFET소자의 단위 셀 구조



[그림 3.1.3-12] Planar MOSFET소자의 Gate Bus Line (Periphery) 및 Edge Termination

[그림 3.1.3-12]은 SiC Planar MOSFET의 Gate Bus Line (Periphery) 및 Edge Termination 설계 내용을 나타낸다. Edge Termination의 경우 1차년도 SiC Diode 개발 시 사용했던 구조와 동일하며 항복전압이 검증 된 Edge Termination 구조이기 때문에 공정조건 및 설계조건은 그대로 설계되었다. Gate Bus Line은 74um Poly Width로 되어 있고, 그 위에 Poly의 Contact을 위한 CONTR Layer와 20um의 Width를 갖는 MET2가 존재하게 된다. P-Body영역으로 이루어진 Periphery영역은 전체의 길이가 90um이고 Edge Termination이 시작되는 P-JTE 영역과 2um의 Overlap으로 교차되어 있고 Overlap되는 지점에 P-Body Contact을 위한 PSD영역과 CNT, Metal Layer가 존재한다. PSD Layer의 Width, Contact, 오믹 접촉을 위한 MET1, MET2로 설계되어 있다.

또한 MOSFET구조 외에 MOS Cap을 측정할 수 있는 Pattern이 설계되어 Inversion과 Accumulation Capacitance 값을 추출하여 Gate Oxide의 Dit 평가가 이루어질 수 있도록 하였다. N-Channel 소자를 위해 P-body가 형성되었고, P-Channel을 위해서는 N- 에피 기판을 그대로 사용하여 각각의 채널 유형에 따른 MOS Cap이 측정될 수 있도록 설계되었다. 이는 [그림 3.1.3-13]에 나타내었다.



[그림 3.1.3-13] MOS Cap Pattern

Main 소자 및 5A급 소자는 Vertical Type으로 소자 설계되어 있어 Drain전극이 Wafer의 바닥면에 위치하게 된다. 이소자로 채널 저항 및 이동도 (Mobility)를 평가하기에는 드리프트 저항이 포함되기 때문에 부적합하다. 따라서 채널 저항과 이동도를 평가할 수 있는 Lateral type의 MOSFET을 설계하였다. Lateral MOSFET의 Width는 50um로 고정해 놓고 채널 길이만을 조정하여 이동도를 측정 할 수 있는 Pattern을 설계하였다. 이는 [그림 3.1.3-14]에 나타내었다.



[그림 3.1.3-14] Lateral N-MOSFET Pattern

그 외에 항복전압 특성을 확인하기 위한 Edge Termination구조가 여러 종류의 형태로 설계하였다. Edge Termination의 순수한 특성을 얻기 위해 PN 다이오드 구조를 기반으로 설계를 하였고, PN 다이오드 구조는 지름이 202um의 P+ 영역과 지름이 197um의 Contact과 200um의 Metal로 이루어져 있다. 이는 [그림 3.1.3-15]에 나타내었다.



[그림 3.1.3-15] Edge Termination Test Pattern

3.2 SiC 전력소자 핵심기술 개발

3.2.1 트렌치 식각 공정 개선 및 트렌치 게이트 형성기술

가) 개요

SiC 기판을 이용하여 트렌치형 차세대 전력소자를 개발하기 위해서는 1차년도에 개발한 핵심 단위공정 기술 개발을 활용하였고, 2차년도에는 트렌치 식각 공정 개선과 트렌치 게이트 형성 기술을 개발하였다. 트렌치형 다이오드를 제작하기 위해서는 SiC 트렌치 식각 기술이 매우 중요하다 식각 기술은 크게 SiC 기판 상에서 얼라인 키를 형성하는 식각 기술과 소자를 제조하기 위한 트렌치 식각 기술로 나눌 수 있다. SiC 기판을 사용하여 트렌치 식각 공정을 수행 할 경우 SiC 기판 식각을 위한 마스크용 산화막과 SiC기판과의 선택비 및 SiC 기판의 식각율이 중요하다.

본 연구에서는 이러한 식각공정 기술을 개선하여 새로운 공정규격인 recipe를 개발하여 연구개발 목표를 달성하기 위한 기술을 개발하였다. SiC 기판을 사용하여 트렌치형 차세대 전력소자 핵심기술을 개발하기 위해서는 다음과 같은 핵심 기술개발과 트렌치 게이트 형성기술을 개발하였다.

- 미세패턴 형성 기술
- SiC 기판 알라인 키 형성 기술
- 산화막 식각 기술
- 감광막 제거 기술
- SiC 기판 트렌치 식각 기술
- 트렌치 게이트 산화막 증착기술 등이다.

나) 트렌치 식각공정 목표

SiC 기판을 사용하여 트렌치 게이트 형성을 위한 식각공정을 하기 위해서는 미세패턴 형성기술, 산화막 식각기술, 감광막 제거기술, SiC 기판 얼라인 키 형성기술 그리고 트렌치 식각기술을 적용하였다.


트렌치형 다이오드 및 MOSFET 소자를 개발하기 위해 금년도 연구 목표는 첫 번째, 트렌치 식각 하는 기술이고, 둘째는 트렌치 게이트를 형성하는 기술이다. 첫 번째 SiC 기판 트렌치 식각 깊이 목표는 트렌치 깊이가 2um이고, 트렌치 형성 각도는 80도이다. 두 번째 연구 목표는 트렌치가 형성된 내부를 트렌치 게이트 산화막을 형성하는 기술이다. 1차년도에는 트렌치 내부의 게이트 형성 기술이 트렌치 측벽과 바닥의 산화막 두께가 약 100nm로 일정하였으나 2차년도의 연구 목표는 트렌치 측벽의 두께는 약 100nm이고 트렌치 바닥의 산화막 두께는 200nm 이상을 형성하는 기술이다.

다) 트렌치 게이트 형성 기술

SiC 기판에 트렌치 공정을 하기 위해서는 설계된 트렌치 식각 마스크를 사용하여 SiC 기판 위에 감광막을 도포하고 그 다음 트렌치 마스크를 사용하여 SiC 기판을 식각하였다. 그 다음 감광막을 제거하였다. 감광막을 사용하여 얼라인 키를 형성하였다. 둘째 트렌치 게이트 소자를 제작하기 위해 트렌치 깊이가 약 2um되는 트렌치 식각 기술을 개발하였다. 본 연구의 목표는 트렌치 형성시 트렌치 깊이는 약 2um 식각하는 기술이다. 그리고 형성된 트렌치 내부에 트렌치 게이트 산화막을 채우는 기술로서 트렌치 측벽과 하부 층의 산화막 두께를 서로 다르게 형성하는 기술이다. 트렌치 측벽의 두께는 100nm이고 트렌치 바닥의 산화막 두께는 200nm 이상 형성하는 기술이다.

[그림 3.2.1-1]은 SiC 기판을 사용하여 트렌치형 다이오드 소자를 제작하기 위해 기본적으

로 수행하는 공정으로서 SiC 기판 위에 산화막 식각과 SiC 기판 식각 공정을 위한 구조이다. 먼저 얼라인 키를 제작하기 위해서는 SiC 기판 위에 감광막을 도포하고 패터닝 한 다음 SiC 기판을 약 0.5um식각하여 얼라인 키를 형성하는 공정이다. 또한 SiC 식각 공정은 그림의 오른쪽과 같이 SiC 기판 위에 산화막을 성장하고 그 위에 감광막을 도포한 다음 패턴을 형성한 다음 감광막으로 산화막을 식각한다. 산화막이 식각이 되면 감광막을 제거한다. 산화막을 이용하여 SiC 트렌치 공정을 수행한다. SiC 트렌치 공정규격서는 DR03-S051 공정을 이용하여 트렌치 식각 공정을 개발하였다.



(얼라인 키 식각) (트렌치 게이트 식각)

[그림 3.2.1-1] SiC기반 얼라인 키 식각 및 트렌치 식각을 위한 단면구조


[그림 3.2.1-2]는 소자를 제작하기 위해 [그림 3.2.1-1]의 구조에서 SiC 기판 위에 얼라인 키를 제작하기 위해 미세패턴의 크기가 0.5um 이상의 패턴까지 SiC 식각 공정 조건을 확립하였다. 얼라인 식각을 위해 감광막은 액 1.6um을 도포하고 미세패턴을 형성하였다. 사진에서와 같이 0.5um 미세패턴과 TIS 마스크의 형성이 잘 되었음을 알 수 있다. [그림 3.2.1-3]은 SiC 기판을 식각하기 위해 먼저 TESO 산화막을 약 6000A 증착한 다음 포토리소그라피 공정을 수행하여 미세패턴을 형성한 다음 TESO 산화막을 6000A+30%로 over etching 하였다. 그 다음 감광막을 제거한 다음 산화막을 마스크로 하여 750초 동안 RIE 건식식각 장비를 사용하여 SiC 기판을 식각하였다. 위의 사진은 SiC 기판을 이용하여 트렌치 식각을 한 다음 표면을 관찰한 것이다. 사진에서와 같이 트렌치 식각이 잘 되었음을 알 수 있었다. 그리고 아래의 사진은 트렌치 식각 형상의 각도를 측정하기 위해 SEM 관찰시 시료를 45도 기울려 관찰한 사진이다. 측정결과 트렌치 형성 각도는 약 86도로 측정되었다. 금년도의 트렌치 형성 각도의 연구목표는 80도 보다 높은 트렌치 형성 각도를 얻어 연구목표를 달성하였다. [그림 3.2.1-4]는 [그림 3.2.1-3]의 트렌치 식각한 시료를 사용하여 식각된 트렌치 깊이를 long scan profiler 장비(LSP)를 사용하여 트렌치 깊이를 측정하였다. 사진에서와 같이 트렌치 깊이는 약 2.978um으로 식각되어 금년도 트렌치 식각 깊이 연구목표인 2.0um 보다 깊게 식각되어 목표를 달성하였다. 따라서 본 과제의 연구목표인 트렌치형 다이오드 제작에 필요한 트렌치 식각 형상과 트렌치 식각 깊이의 연구목표를 달성하였다.

[그림 3.2.1-5]는 Si 기판을 사용하여 트렌치 식각과 트렌치 내부에 게이트 산화막을 증착한 시료의 단면을 SEM 으로 관찰하였다. 사진에서와 같이 트렌치 깊이는 약 1.88um으로 식각 되었다. 트렌치 게이트 절연막의 두께를 측정하기 위해 SEM으로 단면을 관찰하였다. 그 결과 트렌치 게이트 측벽의 절연막 두께는 약 110nm이고, 트렌치 바닥의 절연막의 두께는 약 380nm 측정 되었다. 트렌치 게이트 산화막 형성 목표는 트렌치 측벽의 산화막 두께가 약 100nm이고 트렌치 바닥의 산화막 두께는 200nm이다. 따라서 바닥의 두께가 200nm 보다 두껍게 형성하여 최종년도의 연구목표까지 트렌치 게이트 산화막 형성 목표를 달성하였다.


[표 3.2.1-1]은 SiC 기반 트렌치형 차세대 전력소자 핵심기술을 개발하기 위해 SiC 기판을 트

렌치 식각하는 공정기술과 트렌치 게이트 산화막 형성 기술을 위한 연구목표 및 연구결과를 요약한 것이다. [표 3.2.1-1]에서 보는바와 같이 트렌치 식각 깊이는 2.98um으로 목표인 2.0um보다 더 깊게 형성하여 목표를 달성하였고, 트렌치 식각 프로파일은 목표가 80° 인데 본 연구에서 약 86°를 형성하였다. 그리고 트렌치 형 소자를 제작하기 위해 트렌치 게이트 산화막 형성 연구에서는 트렌치 측벽의 산화막 두께가 약 118nm로 성장 되었고, 트렌치 바닥의 산화막 두께 목표인 200nm 보다 두꺼운 380nm를 성장시켜 최종년도 목표인 300nm까지 달성하였다. 이는 최종년도에 트렌치형 다이오드와 트렌치형 MOSFET 소자 적용을 위해 조기에 기술 개발을 달성하였다.


그리고 트렌치형 다이오드 제작 및 MOSFET 제작에 필요한 핵심 단위공정기술인 Recipe 2개는 데이터 베이스로 구축하였다. 구축된 주요 공정 규격서는 SiC 트렌치 식각 공정규격서와 SiC 기판 위에 성장된 폴리실리콘을 식각하는 공정규격서이다. 이는 본 과제뿐만 아니라 SiC 기반 소자 제조 공정을 수행하는데 사용된다. DR03-S051은 SiC 트렌치 식각 공정규격서이고, DR03-P010은 SiC 기판 위에 폴리실리콘을 식각하는 공정규격서이다. 공정규격서는 뒷부분 증빙자료에 첨부하였다.



[그림 3.2.1-2] SiC 기판 위에 얼라인 키 형성 표면사진




(트렌치 식각 표면사진)




(트렌치 식각 시료를 45도 위로 기울인 사진)

[그림 3.2.1-3] SiC 기판을 이용한 트렌치 식각 사진



[그림 3.2.1-4] SiC 기판 트렌치 식각 깊이 측정 (LSP 측정장비)



[그림 3.2.1-5] Si 기판에 형성된 트렌치 게이트 산화막 형성 단면사진

[표 3.2.1-1] SiC 기판 트렌치 식각기술 및 트렌치 게이트 산화막 형성 명구목표 및 연구결과

연구 내용	2016년 목표	연구 결과
트렌치식각 기술	Depth : 2mm Angle : >80°	Depth : 2.98mm Angle : 86°
트렌치 게이트 산화막 형성기술 (측벽/하부)	100nm/200nm	118nm/380nm

3.2.2 열산화막/게이트 산화막 성장 공정기술

3.2.2.1 열산화막/HT-CVD 게이트 절연막 성장 기술

가) 개요

SiC MOSFET 전력소자의 핵심기술인 게이트 절연막을 개발하기 위하여 열산화막 및 HT-CVD 절연막 성장 실험하고 절연막의 전기적 특성을 조사하였다.

나) 열산화막/HT-CVD 게이트 절연막 성장 공정실험


SiC용 게이트 절연막을 개발하기 위하여 LPCVD(Low Pressure Chemical Vapor Deposition) 방법으로 HTO(High-Temperature Oxide)를 증착하고, 증착된 산화막을 질소(N_2) 분위기에서 열처리 하였다. 5~9Ω·cm, p형, (100), Si 기판 및 다결정실리콘을 게이트 전극으로 적용한 반도체 공정을 사용하여 MOS 캐패시터를 제작하였다. 증착 HTO 산화막 두께는 250 Å, 500 Å, 750 Å이었고, 질소 분위기에서 열처리 하였다. Pyrogenic 열산화법으로 250 Å, 500 Å, 750 Å 두께의 게이트 산화막을 기준 게이트 절연막으로 성장시켰다.

다) 열산화막/HT-CVD 게이트 절연막 특성 분석

제작된 MOS 캐패시터 절연막의 전기적 특성을 조사하여 절연막의 특성을 분석 하였다. 게이트 절연막 두께는 크기가 260 μm x 260 μm인 MOS 캐패시터를 사용하여 주파수가 1MHz인 고주파 C-V 방법으로 측정하였다. HP4156A를 사용하여 TZDB 방법으로 게이트 절연막의 절연파괴 전압을 측정하였다.


제작된 절연막의 전류-전압 특성을 측정하기 위하여 게이트 전극에 음의 전압을 인가하였고 측정된 게이트 전류는 음의 값이었으며, 이때 게이트 전압의 holding 시간은 5초, delay 시간은 2초로 하였다. 측정에 사용된 MOS 캐패시터의 크기는 400 μm x 400 μm 이었다.

[그림 3.2.2-1]은 850℃에서 Pyrogenic 열산화법으로 성장된 산화막의 게이트 전장에 따른 게이트 전류 특성을 나타낸 것이다. 성장된 산화막의 두께는 각각 244 Å, 518 Å, 739 Å이었다. 산화막 두께가 244 Å일 때 Fowler-Nordheim(F-N) 터널링 전장은 6 MV/cm이상 이었지만 증가할수록 누설전류가 흐르기 시작하는 F-N 터널링 전장이 감소하고 절연파괴 전장이 감소하였다.



[그림 3.2.2-1] Pyrogenic 열산화막 두께 따른 게이트 전장-게이트 전류 특성


[그림 3.2.2-2]은 LPCVD 방법으로 증착한 HTO 산화막과 질소 분위기에서 열처리한 HTO 산화막의 게이트 전장에 따른 게이트 전류 특성을 나타낸 것이다. 증착된 HTO 산화막의 두께는 각각 274 Å, 530 Å, 829 Å이었는데 열처리 후 HTO 산화막의 두께는 270 Å, 500 Å, 791 Å으로 감소하였다. 증착된 HTO 산화막의 F-N 전장은 약 4.4 MV/cm이었지만 열처리 후 HTO 산화막의 F-N 전장은 약 6.0 MV/cm으로 나타났으며, 증착된 HTO 산화막 보다 열처리된 HTO 산화막의 F-N 터널링 전장이 높게 나타났다. 244 Å일 때 Fowler-Nordheim(F-N) 터널링 전장은 6 MV/cm이상 이었지만 증가할수록 누설전류가 흐르기 시작하는 F-N 터널링 전장이 감소하고 절연파괴전장이 감소하였다. HTO 산화막 두께가 얇을수록 같은 열처리 조건에서 게이트 전장에 대한 게이트 전류 특성이 개선되는 것을 알 수 있다.



[그림 3.2.2-2] 열처리 전후 LPCVD HTO 산화막 두께 따른 게이트 전장-게이트 전류 특성

[그림 3.2.2-3]은 LPCVD 방법으로 증착한 530 Å 두께의 HTO 산화막과 질소(N2) 분위기에서 시간을 변경하여 열처리한 HTO 산화막의 게이트 전장에 따른 게이트 전류 특성을 나타낸 것이다. 열처리 시간이 60분, 120분, 240분인 HTO 산화막의 두께는 각각 496 Å, 500 Å, 513 Å이었다. 증착된 HTO 산화막의 두께가 열처리 시간에 따라 감소하였다가 다시 조금씩 증가하였다. 증착된 HTO 산화


막의 F-N 전장은 약 4.4 MV/cm이었지만 열처리 시간이 60분 이상에서는 F-N 전장이 6.2 MV/cm로 일정함을 알 수 있다. 게이트 전장이 클 경우에 열처리 시간이 증가할 경우에 게이트 전류가 감소한 현상을 이것은 산화막 내에 트랩 등이 줄어든 현상으로 생각된다. 질소분위기에서 열처리 온도가 높은 온도에서 시간이 길수록 좋은 게이트 전압-전류 특성을 나타냄을 알 수 있었다.



[그림 3.2.2-3] 열처리 시간에 따른 LPCVD HTO 산화막의 게이트 전장-게이트 전류 특성


제작된 산화막의 절연파괴 전압 특성을 측정하기 위하여 게이트 전극에 음의 전압을 인가하였다. 절연파괴 전압 특성을 측정하는데 사용된 MOS 캐패시터의 크기는 100 μm x 100 μm 이었다.

[그림 3.2.2-4]는 게이트 절연막 형성 조건 및 게이트 절연막 두께에 따른 절연파괴 전장을 나타낸 것이다. Pyrogenic 열산화법으로 제작된 산화막의 두께가 244 Å, 518 Å, 739 Å일 때 절연파괴 전장은 각각 12.66 MV/cm, 10.61 MV/cm, 9.65 MV/cm이었다. 증착된 HTO 산화막 두께가 275 Å, 529 Å, 829 Å일 때 절연파괴 전장은 각각 10.80 MV/cm, 9.69 MV/cm, 9.49 MV/cm이었다. 질소 분위기에서 열처리한 HTO 산화막의 두께가 270 Å, 500 Å, 790 Å일 때 절연파괴 전장은 각각 11.90 MV/cm, 11.02 MV/cm, 10.06 MV/cm이었다. 게이트 절연막의 두께가 증가할수록 절연파괴전장을 감소하였다. HTO 산화막의 절연파괴 전압이 가장 낮았지만, 질소 분위기에서 열처리할 경우에 열산화막 보다 산화막 두께가 500 Å이상일 때 절연파괴전압이 더 크게 나타났다.




[그림 3.2.2-4] 공정조건 및 게이트 절연막의 두께에 따른 절연파괴전장의 특성변화

[그림 3.2.2-5]은 증착된 HTO 산화막을 질소 분위기에서 120분 동안 열처리 온도를 변화시켰을 때의 HTO 산화막의 절연파괴 전장을 나타낸 것이다. 열처리 온도가 1000℃, 1100℃, 1200℃일 때 각각 HTO 산화막의 절연파괴 전압은 10.42 MV/cm, 10.62 MV/cm, 11.02 MV/cm이었다. 열처리 온도가 1,000℃에서 1,200℃까지 증가할수록 HTO 산화막의 절연파괴 전압은 증가하였다.



[그림 3.2.2-5] 열처리 온도에 따른 HTO 산화막의 절연파괴전장의 특성변화

[그림 3.2.2-6]은 증착된 HTO 산화막을 질소 분위기에서 열처리 시간을 증가시켰을 때의 HTO 산화막의 절연파괴 전장 특성변화를 나타낸 것이다. 열처리 시간이 증가할수록 절연막의 두께는 529 Å, 496 Å, 500 Å, 513 Å 이었고, 이때 각 절연막의 절연파괴 전압은 9.69 MV/cm, 10.72 MV/cm, 11.02 MV/cm, 11.19 MV/cm이었다. 열처리 시간이 0분에서 240분까지 증가할수록 산화막의 두께가 감소하였다가 다시 증가하였고, 절연파괴 전장은 급격하게 증가하다가 서서히 증가하여 포화값에 도달하는 양상을 나타내었다.



[그림 3.2.2-6] 열처리 시간에 따른 HTO 산화막의 절연파괴전장의 특성변화

본 실험에서 LPCVD 방법으로 증착한 HTO 산화막을 질소 분위기에서 열처리할 경우에 Pyrogenic 열산화막 보다 우수한 절연파괴 특성을 얻을 수 있었다. HTO 산화막의 두께가 529 Å일 때 질소 분위기 240분 동안 열처리했을 때 가장 우수한 전기적 특성을 가진 HTO 산화막을 얻을 수 있었다. 이 HTO 산화막은 Pyrogenic 열산화막 보다 더 우수한 전기적 특성을 가진 것으로 나타났다. SiC 기판을 사용하여 MOSFET 소자를 제작할 경우에 열처리 온도를 높여도 MOSFET의 특성에 영향을 거의 주지 않기 때문에 LPCVD 방법으로 증착한 HTO 산화막을 열처리하면 기존의 방법 보다 우수한 게이트 절연막을 형성할 가능성이 있는 것으로 기대된다.

3.2.3 게이트 절연막 전후처리 및 계면 특성 향상 기술


가) 개요

SiC는 high critical electric field, 높은 항복전압, 높은 열 전도성 물질로 전력소자로서는 매력적인 특성을 가지고 있어 고전압 전력전자 소자에 적합하다. 다른 와이드 밴드갭 물질과 비교하여 SiC의 주요 장점 중 하나는 열 산화를 통해 SiO_2를 얻을 수 있다는 것이다, 이는 SiC가 많은 발전을 이룬 Si/SiO_2 기술을 사용하여 MOSFET을 개발할 수 있다는 장점이 된다. 하지만 SiC는 반전층에서 낮은 채널 모빌리티로 인하여 발생하는 높은 채널 저항과 소자의 전력소모 증가가 중요한 이슈이다. 이와 같은 낮은 모빌리티는 4H-SiC의 전도대 edge에서 계면 결함 상태의 존재로 인하여 발생한다. 4H-SiC의 계면 결함 밀도 (interface trap density:Dit)를 줄이기 위해 다양한 SiC/SiO_2 계면 특성 향상 방법들이 사용된다. 일반적인 절연 기법은 절연막 성장 후 nitric oxide나 hydrogen을 이용하여 열처리 하는 것이다. Nitric oxide로 열처리 하는 효과는 nitridation 온도와 시간에 영향을 받는다. 따라서 nitridation time을 길게 가져갈 수 있는 N_2O 직접 성장 기법이 주요한 기술로 평가 받고 있다. 이 방법은 기존의 thermal oxide에 N_2O로 열처리하는 방법과 비교하여 D_{it} 감소와 절연막의 안정성을 향상시킬 수 있다. 추가적인 방법으로는 O_2로 성장된 절연막에 열처리를 하는 방법이다. 이러한 방법을 Re-oxidation process라고 하며 이는 carbon residues와 oxygen vacancies를 효과적으로 제거하는 방법으로 알려져 있다. 하지만 이 방법은 추가적인 절연막 성장은 시키지 않는 것이 중요하다 따라서 re-oxidation 온도는 상대적으로 낮지만 계면에서의 defect는 줄일 수 있는 온도로 설정하는 것이 중요하다. 따라서 계면 결함 밀도 향상 및 절연막 특성 향상을 위해 우리는 위에서 언급한 두 가지 절연막 성장 기법을 동시에 적용하였으며, 해당 기

법의 장점을 극대화하기 위해서 N_2O 직접 산화 + re-oxidation (습식 or 건식) 기법을 사용하여 실험을 진행하였다. 그리고 기존의 다른 절연막 성장 기법들과 전기적인 특성을 분석하였다.

나) SiC MOS Capacitor 제작

[그림 3.2.3-1]은 제작된 SiC MOS capacitor의 공정 조건을 간략하게 나타낸 그림이다. 총 5개의 샘플을 이용하여 각 공정조건 별로 나누어 각 공정 조건에 따른 결과를 보려고 하였다. 실험에 사용된 웨이퍼는 Si-faced에, n-type 4H-SiC 기판 위에 15㎛ 두께의 에피층 (Nepi: $3.5\times10^{15}cm^{-3}$, Nsub : $1\times10^{19}cm^{-3}$)이 올려졌다. 또한 4° off된 상태로 성장된 (0001) 방향 CREE Research Inc.의 웨이퍼를 사용하여 제작하였다. 이 후 2cm x 2cm 로 sawing 하여 12개의 조각 중 5개의 시편을 사용하였다.



[그림 3.2.3-1] 각 샘플에 대한 공정조건 모식도

각각 5개의 시편 중 건식 산화, 건식 산화 + N_2O annealing 이 사용된 시편은 기본적인 공정으로 다른 시편과의 특성 비교를 위한 reference 샘플이다. 계면 특성을 개선하기 위해 새로이 실험한 샘플은 3가지로 N_2O 산화, N_2O 산화 + re-oxidation (건식 과 습식)이다. 해당 샘플들을 기초로 reference 샘플과 특성 개선을 위해 제안된 샘플을 가지고 전기적 특성 (Oxide breakdown 및 누설전류)을 측정하고 계면 특성 및 절연막 재료 분석 (D_{it}, XPS 분석) 비교 분석을 수행하였다.

나) 측정 결과


제작 된 SiC MOS capacitor는 High-Low method를 이용하여 계면 트랩 밀도를 추출하였다. 측정은 High frequency (500kHz)와 Low frequency (Quasi-Static)를 이용하여 C-V 커브를 얻었으며, 두 개의 커브를 비교하여 계면 특성을 분석하였다. 먼저 해당 C-V커브를 이용하여 계면 트랩 밀도를 계산을 위한 소자 parameter를 얻을 수 있으며, [표 3.2.3-1]과 같은 절연막 두께(t_{ox}) 및 oxide capacitance (C_{ox})를 얻었다.

[표 3.2.3-1] 각 공정 조건에 따른 절연막 두께 및 Capacitance 값

	Dry	Dry+N_2O	10% N_2O	10% N_2O + Dry	10% N_2O + Wet
$C_{ox}(F/cm^2)$	8.82E-08	4.96E-08	5.19E-08	5.10E-08	4.78E-08
$t_{ox}(nm)$	36.51	63.33	60.47	61.61	65.71

MOS 구조에서의 평탄대 전압은 문턱 전압을 결정하는데 중요한 역할을 한다. 문턱 전압은 MOS transistor의 전력 손실 측면에서 중요한 parameter이다. 따라서 소자의 안정성 향상을 위해 낮은 평탄대 전압 shift를 얻어야 한다. [그림 3.2.3-2]는 각각의 oxide 성장 기법에 따른 high frequency C-V 커브이다. 이상적인 MOS 구조의 평탄대 state는 게이트 전압이 "0" 일 때 나타난다. 이상적인 평탄대 capacitance (C_{fb})는 아래의 식으로 정의 된다.

$$C_{fb} = (1/C_{ox} + 1/C_{s.fb})^{-1} \quad (1)$$



[그림 3.2.3-2] High frequency에서 측정된 일반화된 C-V curve

C_{ox}는 축적 영역에서의 최대 dielectric capacitance, $C_{s,fb}$는 semiconductor surface capacitance이다. C_{fb}에 따라 C-V curve에서 평탄대 전압을 얻을 수 있다. Effective dielectric charge (Q_{eff})는 아래의 식으로 결정된다.

$$Q_{eff} = -\frac{\Delta V_{fb} C_{ox}}{qA} \quad (2)$$

ΔVfb는 평탄대 전압 shift, q는 전자 전하량, A는 capacitance 면적 (3.14×10^{-4} cm^2)이다. [표 3.2.3-2]에는 측정된 데이터 값을 요약하였다. [표 3.2.3-2]을 보면 N_2O 직접 산화 + 건식 re-oxidation process는 가장 작은 flat-band voltage shift와 effective oxide charge가 측정되었다. 평탄대 전압 shift는 계면 트랩과 oxide charge가 존재함을 나타낸다. 가장 작은 평탄대 전압 shift가 나타난 N_2O 직접 산화 + 건식 re-oxidation process는 효과적으로 계면 트랩들과 oxide charges 생성을 억제하였다고 볼 수 있다. N_2O 직접 산화 + 건식 re-oxidation는 더 강한 Si≡N와 N≡O 결합의 생성뿐만 아니라 carbon-related species를 효과적으로 제거하는데 도움이 되기 때문이다. N_2O 직접 산화 + 습식 re-oxidation는 가장 작은 계면 트랩 밀도가 측정되었지만 effective oxide charge는 크게 나왔다. 이것은 소자에 많은 음의 전하가 존재한다는 것을 의미한다. 이러한 음의 전하는 residual C atom의 존재뿐만 아니라 많은 양의 H-atom이 존재하기 때문에 형성 된 것으로 보인다. 채널에서의 계면 트랩 밀도는 전하를 띄게 되고 coulomb scattering을 야기한다. 그렇기 때문에 우리는 MOS capacitor의 전도대 edge 아래의 계면 트랩 밀도를 측정하여야 한다. 우리가 사용한 High-Low method에서 계면 트랩 밀도 (D_{it})는 다음 수식으로 정의된다.

$$D = \frac{C_{ox}}{q}\left(\frac{C_{lf}/C_{ox}}{1-C_{lf}/C_{ox}} - \frac{C_{hf}/C_{ox}}{1-C_{hf}/C_{ox}}\right) \quad (3)$$


[표 3.2.3-2] 게이트 절연막 실험의 결과 요약

	Dry	Dry+N_2O	10% N_2O	10% N_2O+Dry	10% N_2O+Wet
Flatband voltage shift ΔV_{fb}	-2.05	-1	-1.15	-0.55	-2.6
Effective oxide charge($\times 10^{11}cm^{-2}$)	11.3	4.26	3.80	2.84	7.82
Interface trap density ($\times 10^{11}cm^{-2}eV^{-1}$)	8.821	7.988	5.160	3.169	2.019
Oxide critical electric field(MV/cm)	9.95	10.1	10.7	11.8	11.3

C_{lf}와 C_{hf}는 quasi-static 방법과 500kHz로 측정한 capacitances이다. C_{lf}는 gate voltage에 따라 측정되었고 capacitance는 표면 전위에 따른 수식으로 계산된다. 표면 전위 φ_s의 정의는 다음과 같다.

$$\varphi_S(V_1) - \varphi_S(V_2) = \int_{V_1}^{V_2}[1 - C_{lf}/C_{ox}]dV_G$$

그 결과 우리는 MOS capacitor의 전도대 아래의 각각의 energy level에서의 계면 트랩 밀도 분포를 얻었다.




[그림 3.2.3-3]. Conduction band edge (0eV) 아래의 0.1~0.6eV 범위를 high-low 방법으로 측정된 interface trap density (Dit)


[그림 3.2.3-3]은 MOS capacitor에서 High-Low method를 이용하여 측정한 각 시편의 전도대 edge 아래로 0.1eV와 0.6eV사이의 D_{it}분포를 보여준다. 우리는 N_2O 직접 산화 + re-oxidation process를 이용하면 두 가지 계면 특성 향상이 있을 것으로 기대하였다. 첫째로, N_2O 직접 산화 process는 일반적인 건식 산화 방법보다 긴 nitridation 시간을 가져가기 때문에 낮은 D_{it}를 얻을 수 있다. 더 많은 nitridation 효과를 얻게 되면 더 많은 Si≡N bonds를 생성하여 계면에서의 carbon제거와 dangling 와 strained bonds로 발생하는 계면 트랩을 줄일 수 있게 된다. 우리는 이

와 같은 더 많은 nitridation 효과로 인하여 기존의 건식 산화 + N_2O annealing 샘플 보다 N_2O 직접 산화가 더 낮은 D_{it}가 측정되는 것을 확인하였다. 두번째로, re-oxidation process는 carbon residues와 oxygen vacancy제거에 효과적이다. 그래서 우리는 re-oxidation process를 추가로 진행하여 N_2O 직접 산화만 진행한 시편과 비교하였을 때 carbon과 oxygen vacancy를 줄이는 것을 목표로 하였다. 그 결과, N_2O 직접 산화 + re-oxidation 샘플은 다른 시편들과 비교하였을 때 가장 낮은 D_{it}가 측정되었다. N_2O 직접 산화 + re-oxidation 샘플 중에서는, 습식 re-oxidation 샘플이 H-atoms으로 인하여, 건식 re-oxidation 샘플과 비교했을 때 계면 트랩 밀도가 더 많이 감소하였다. 결과적으로 전도대에서 0.2eV 떨어진 곳에서의 D_{it}를 보면 N_2O 직접 산화 + 습식 re-oxidation는 $2.019\times10^{11}cm^{-2}eV^{-1}$, 건식 re-oxidation는 $3.169\times10^{11}cm^{-2}eV^{-1}$, N_2O 직접 산화는 $5.160\times10^{11}cm^{-2}eV^{-1}$, 건식 산화 + N_2O annealing 는 $7.988\times10^{11}cm^{-2}eV^{-1}$, 건식 산화는 $8.821\times10^{11}cm^{-2}eV^{-1}$이 측정되었다. N_2O 직접 산화 + re-oxidation의 D_{it}는 건식 산화 + N_2O annealing와 비교하여 60.3% 감소하였고 N_2O 직접 산화 와 비교하였을 때 38.9% 감소한 것을 확인하였다.

[그림 3.2.3-4]은 각각의 oxide 성장 기법에 따른 effective oxide charge와 계면 트랩 밀도를 보여준다. N_2O 직접 oxidation + 습식 re-oxidation 샘플은 가장 낮은 계면 트랩 밀도가 나타나지만 높은 effective oxide charge를 보인다. 그에 비해, N_2O 직접 산화 + 건식 re-oxidation 샘플은 계면 트랩 밀도와 effective oxide charge 모두 낮게 나오는 것을 볼 수 있다. [그림 3.2.3-5]은 각각의 샘플에서 전류밀도-전계 특성을 보여준다. N_2O 직접 산화 + 건식 re-oxidation은 가장 높은 oxide critical electric field ($E_{cri.}$)와 가장 낮은 누설 전류가 측정되었다. 습식 re-oxidation는 많은 양의 effective oxide charge로 인하여 높은 누설 전류를 보이는 것을 확인하였다. $E_{cri.}$는 $J\geq10^{-6}A/cm^{-2}$로 정하였다. 결과적으로 N_2O 직접 산화 + 건식 re-oxidation의 $E_{cri.}$는 11.8MV/cm, 습식 re-oxidation는 11.5MV/cm, N_2O 직접 산화는 10.7MV/cm, 건식 산화 + N_2O annealing는 10.1MV/cm, 건식 산화는 9.95MV/cm로 측정되었다. N_2O 직접 산화 + re-oxidation의 $E_{cri.}$는 건식 산화 + N_2O annealing과 비교하여 16.83% 향상되었고 N_2O 직접 산화와 비교하여 10.28% 향상되었다. 이 결과는 제안한 N_2O 직접 산화 + re-oxidation process가 SiO_2의 신뢰성을 향상시켰다고 볼 수 있다.




[그림 3.2.3-4] 각각의 산화 방법에 따른 Effective oxide charge (Qeff)와 계면 트랩 밀도 (Dit)



[그림 3.2.3-5] 전계로 표현된 게이트 절연막 항복전압 특성

SiC/SiO_2 계면과 near interface oxide의 화학적 구조와 구성은 XPS를 통해 검증할 수 있는데 우리는 SiC/SiO_2 계면에서의 carbon감소를 확인하기 위하여 C 1s XPS spectra의 deconvolution을 수행하였다. [그림 3.2.3-6]은 SiC/SiO_2 계면에서의 C 1s spectra를 보여준다. N_2O 직접 산화 + re-oxidation이 건식 산화보다 C-C결합의 양의 줄어든 것을 볼 수 있다. Nitrogen이 C-N bonds의 생성을 통해 carbon을 제거하는데 도움을 주게 되는데 이를 통해 nitrogen이 계면에서 carbon cluster를 효과적으로 제거한 것을 볼 수 있다. N_2O 직접 산화 + 습식 re-oxidation의 C-N 결합 양은 N_2O 직접 산화 + 건식 re-oxidation와 유사한 값을 보인다. 그러나 N_2O 직접 산화 + 습식 re-oxidation의 C-C결합 양은 N_2O 직접 산화 + 건식 re-oxidation보다 낮은 것을 보인다. 이는 H-atoms이 carbon cluster를 제거하는 효과가 있음을 나타낸다. 이러한 효과들은 H-atom이 SiC/SiO_2 계면에서 hydrogen terminated 결합으로 트랩을 감소시켜주는 효과와 oxide내부에서 charge를 형성하여 defect을 생성하는 두 가지 과정이 존재한다는 것을 보여준다. SiC/SiO_2 계면에서 interface state를 생성하고 defect가 전자를 포획하는데 수소가 영향을 주게 되는 것이다.

본 연구에서는 N_2O 직접 산화 + re-oxidation process가 기존의 열 산화 process와 N_2O 직접 산화 process보다 더 나은 SiC/SiO_2 계면 특성을 보이는 것을 확인하였다. 그 중에서, N_2O 직접 산화 + 습식 re-oxidation process는 H-atom으로 인하여 가장 낮은 계면 트랩 밀도가 측정 되었지만 동시에 H-containing defect로 인하여 oxide 불안정성을 야기하였다. 결과적으로, N_2O 직접 산화 + 건식 re-oxidation process가 SiC MOS device에 적용하기에 더 나은 게이트 oxide 특성을 보인다고 할 수 있다.




[그림 3.2.3-6] XPS를 이용한 SiC/SiO2 계면에서의 C 1s spectra 특성 분석
(a) 건식산화, (b) N20 직접 산화+건식 re-oxidation, (c) N20 직접 산화+습식 re-oxidation

3.2.4 SiC MOSFET 채널 자기정렬기술

가) 개요

SiC MOSFET 소자의 경우는 확산에 의한 접합이 만들어 지지 않으므로 게이트 전극 형성 전에 P-body와 N+ 소스 및 P+ 접합을 멀티 이온주입하여 만든다. 이때 MOSFET의 채널 형성을 위해서는 [그림 3.2.4-1]과 같이 P-body 형성 후 마스킹 층으로 사용한 폴리실리콘의 측벽에 폴리실리콘을 재 도포하여 전면 식각함으로써 측벽에 남은 폴리실리콘의 두께만큼 채널을 형성하는 방법을 이용하였다.




[그림 3.2.4-1] 4H-SiC MOSFET 소자의 채널 형성구조

나) 채널 자기정렬 형성 실험

MOSFET 전력소자 제작에서 소자의 채널 길이를 일정하게 만드는 기술은 매우 중요하다. 본 연구에서는 MOSGFET의 채널길이를 일정하게 만들기 위하여 자기정렬 기술을 사용하였다. 채널 자기정렬 실험은 실리콘 기판을 이용하여 산화막과 폴리실리콘막 그리고 상층 산화막을 도포한 다음 P-body 패턴을 정의하고 산화막과 폴리실리콘을 건식식각하였다. 다음으로 약 5000A 이상의 다결정실리콘을 재도포 한 다음 건식식각하여 0.5um 수준의 채널을 형성하였고, 두터운 TEOS 산화막을 재도포 하고 NSD 패턴을 정의 한 후 산화막을 건식식각 및 습식식각으로 제거하는 후 채널형성을 SEM으로 분석하였다.


다) 채널 자기정렬 형성 실험 결과

샘플 T1에서는 측면 폴리실리콘 5300A 증착에 6400A 식각으로 채널이 0.43um 형성되는 반면 과식각으로 SiC 기판에 손상이 있었다. [그림 3.2.4-2]은 bottom 산화막 두께가 얇아 측면 폴리실리콘 식각시 마스킹 역할이 되 않아 생긴 결과이다.



[그림 3.2.4-2]. 샘플 T1 실험 SEM 단면

샘플 T3의 실험결과는 [그림 3.2.4-3]에서 보듯이 측면 폴리실리콘 5500A 증착에 6400A 식각으로 채널이 0.44um 형성되었고 반면 과식각으로 인한 SiC 표면에 손상이 생기지 않았다.



[그림 3.2.4-3]. 샘플 T3 실험 SEM 단면


라) 결론

MOSFET 채널 자기정렬 공정은 샘플 T3를 기준으로 하고 bottom 및 상층 산화막은 800A/150A 두께로 상향 조정하였다. P-body 정의 후 폴리실리콘 식각 후 bottom 산화막 두께는 500A 수준으로 남기고, 이후 측면 폴리실리콘은 5700A 증착에 이어서 NSD 마스킹 산화막을 6000A 증착하고, 정의한 후 마스킹 산화막을 건식식각 한 후 측벽에 남아있는 약 3000A 산화막을 습식식각을 하였다. 이때 JTE 영역은 산화막으로 보호되어 있다. 이어서 baking후 폴리실리콘은 5700A+20% 건식식각하고 PR를 벗긴 후 NSD 이온주입 수행한다. 이때 bottom 산화막 두께는 약 250A 수준으로 유지되도록 한다.

3.2.5 P+ 오믹 접촉 형성기술

가) 개요

각종 SiC 소자제작, 특히 SiC MOSFET 소자에 적용이 가능한 오믹 접촉 형성 공정기술을 확보하고자 공정실험을 진행하였다. 6인치 SiC 웨이퍼에 P-body, NSD, PSD, PJTE Layer를 형성한 후 1,700℃에서 30분간 열처리를 진행하여 Lateral MOSFET 소자를 제작하였으며, 그 제작된 웨이퍼를 2 × 2cm로 Sawing하여 [그림 3.2.5-1]괴 같이 조각 웨이퍼를 가지고 단위공정 실험을 진행하였다.




[그림 3.2.5-1] 오믹 접촉 형성기술 실험을 진행한 SiC 조각 웨이퍼

나) 1차 오믹 접촉 형성 공정실험

SiC Lateral MOSFET 소자의 PSD, NSD 오믹 접촉을 형성하는 1차 공정실험을 진행하였다. PJTE Layer까지 형성한 조각 웨이퍼에 NiV 금속박막을 2,000Å 증착한 후 이 후 공정을 Split하여 진행하였다. 즉 A3 조각 웨이퍼는 NiV 금속박막 증착 후 Pattering 작업을 하여 오믹 접촉이 형성되지 않는 부분의 NiV 금속박막을 Wet Etch로 제거한다. 그리고 N2 분위기에서 RTP Anneal을 진행한다. RTP Anneal을 진행한 조각 웨이퍼에 TiW/Al 금속박막을 형성하고 Metal Patterning 작업을 진행한 후 오믹 특성을 측정하였다. A4 조각 웨이퍼는 NiV 금속박막 증착 후 N2 분위기에서 3min RTP Anneal을 진행한다. 그리고 Wet Etch 방법으로 오믹 접촉이 형성되지 않는 부분의 NiV 금속박막을 제거한다. 이후 TiW/Al 금속박막을 형성하고 Metal Patterning 작업을 진행한 후 오믹 특성을 측정하였다. 상기 1차 오믹 접촉 형성 공정실험의 Split 내용은 NiV 금속박막을 Patterning 공정을 통해 오믹 접촉이 형성되지 않는 부분을 제거한 후 RTP Anneal을 진행하는 것과 RTP Anneal을 NiV 금속박막을 증착한 후 바로 진행하는 것으로 요약할 수 있다. 그리고 상기 실험에서 NiV을 제거하는 Wet Etch 용액은 RTP 공정을 진행하기 전의 경우인 A3 웨이퍼는 Nickel Etchant인 TFB 용액을 사용하였고, RTP 공정을 진행한 후의 경우인 A4 웨이퍼는 황산 용액을 사용하였다.

[그림 3.2.5-2]는 SiC 조각 웨이퍼에 구현된 TLM 패턴 형상으로 A3 웨이퍼의 NiV 금속배선 Patterning후 RTP 공정을 적용한 후의 현미경 사진이다. 사진을 보면 정상적인 TLM 패턴이 형성되었음을 알 수 있다. [표 3.2.5-1]은 1차 오믹 접촉 형성 공정실험을 진행한 A3, A4 웨이퍼의 오믹 특성을 측정한 결과이다. 먼저 NiV 금속박막을 Patterning 공정을 통해 오믹 접촉이 형성되지 않는 부분을 제거한 후 RTP Anneal을 진행한 A3 웨이퍼의 TLM 패턴 측정 결과를 보면 PSD 영역은 Contact Resistance가 7.613E-01 Ω.㎠이며, NSD 영역은 4.31E-05 Ω.㎠이다. 반면 RTP Anneal을 NiV 금속박막을 증착한 후 바로 진행한 A4 웨이퍼의 결과를 보면 PSD 영역은 Contact Resistance가 1.374E-01 Ω.㎠이며, NSD 영역은 2.459E-04 Ω.㎠이다. 두 웨이퍼의 저항 측정 결과를 보면 PSD의 경우 RTP Anneal을 NiV 금속박막을 증착한 후 바로 진행한 A4 웨이퍼가 약간 낮은 결과를 보였지만 두 웨이퍼 다 높은 Contact Resistance 값을 보였다. NSD의 경우는 NiV 금속박막을 Patterning 공정을 통해 오믹 접촉이 형성되지 않는 부분을 제거한 후 RTP Anneal을 진행한 A3 웨이퍼가 더 낮은 Contact Resistance 값을 보였다.



[그림 3.2.5-2] SiC 조각 웨이퍼에 구현된 TLM 패턴 형상

1차 오믹 접촉 형성 공정실험 결과 Split한 두 웨이퍼 다 PSD 저항은 높은 결과를 보였으며, NSD 저항은 NiV 금속박막을 Patterning 공정을 통해 오믹 접촉이 형성되지 않는 부분을 제거한 후 RTP Anneal을 진행한 웨이퍼가 더 좋은 결과를 보여 2차 실험에서 PSD 저항을 낮추는 실험이 진행되어야 하겠다.

[표 3.2.5-1] 1차 오믹 접촉 형성 실험 측정결과

PSD			
		#A3	#A4
BAR	ρc,sp (Ω.cm2)		
Rc Kelvin		2.427E-02	6.050E-03
TLM		7.613E-01	1.374E-01
VDP			
Chain		1.793E-01	1.558E-02

NSD			
		#A3	#A4
BAR	ρc,sp (Ω.cm2)		
Rc Kelvin		7.90E-05	8.400E-05
TLM		4.31E-05	2.459E-04
VDP			
Chain		3.64E-04	4.653E-05

다) 2차 오믹 접촉 형성 공정실험

SiC Lateral MOSFET 소자의 PSD, NSD 오믹 접촉을 형성하는 2차 공정실험은 1차 실험 결과를 바탕으로 진행하였다. 즉 NiV 금속박막을 Patterning 공정을 통해 오믹 접촉이 형성되지 않는 부분을 제거한 후 RTP Anneal을 진행한 웨이퍼의 NSD 저항이 더 낮은 결과를 보여 2차 공정실험에서는 기본적으로 RPT Anneal을 금속박막 Patterning후 진행하였다. 반면 2차 실험에서는 금속박막을 Split하여 진행하였다. 즉 A5 조각 웨이퍼는 1차 실험과 마찬가지로 NiV 금속박막위에 Ti/Al 박막을 추가로 증착한 후 Pattering 작업 진행하였다. A6 조각 웨이퍼는 NiV 금속박막을 사용하지 않고 Ti/Al 박막만을 적용하였다. 두 조건 다 RTP Anneal 조건은 N2 분위기에서 1차 실험과 동일하게 하였다. 결론적으로 2차 오믹 접촉 형성 공정실험은 1차 실험 결과를 바탕으로 금속박막 종류에 대한 결과를 보고자 하였다.

[표 3.2.5-2]에 상기 1, 2차 오믹 접촉 형성 공정실험 Split한 내용을 정리하였다. [표 3.2.5-3]은 2차 오믹 접촉 형성 공정실험을 진행한 A5, A6 웨이퍼의 오믹 특성을 측정한 결과이다.

[표 3.2.5-2] 1, 2차 오믹 접촉 형성 실험 Split 조건

실험	Wafer	금속박막	금속박막 Patterning
1차	A3	NiV	○
	A4	NiV	X
2차	A5	NiV/Ti/Al	○
	A6	Ti/Al	○

[표 3.2.5-3] 2차 오믹 접촉 형성 실험 측정결과

PSD			
		#A5	#A6
BAR	ρc,sp (Ω.cm2)		
Rc Kelvin		-	1.213E-02
TLM		1.877E-02	
VDP			
Chain		7.246E-02	4.601E-02

NSD			
		#A5	#A6
BAR	ρc,sp (Ω.cm2)		
Rc Kelvin		2.800E-04	4.292E-05
TLM		2.057E-02	
VDP			
Chain		3.995E-04	2.22E-06

먼저 NiV/Ti/Al 금속박막을 사용한 A5 웨이퍼의 TLM 패턴 측정 결과를 보면 PSD 영역은 Contact Resistance가 1.877E-02 Ω.㎠이며, NSD 영역은 2.057E-02 Ω.㎠이다. NSD의 저항값 경우 Kelvin이나 Chain 저항값에 비해 TLM Pattern의 저항값이 상대적으로 많이 높게 나오는데 이는 TLM Pattern 문제에 기인된 것으로 추정된다. A5 웨이퍼의 PSD 저항값은 1차 실험에 비해 낮게 나오지만 여전히 높은 값을 보였다. 두 번째 Ti/Al 금속박막을 사용한 A6 웨이퍼의 경우 TLM Pattern 측정은 되지 않아 Kelvin 저항값을 비교해 보면 PSD 저항값은 역시 1차 실험에 비해 낮게는 나오지만 여전히 높은 값이고, NSD 저항값은 좀 더 낮은 양호한 결과를 보였다. 결론적으로 1, 2차 오믹 접촉 형성 실험 결과 금속박막 Patterning을 진행하고 RTP Anneal 공정을 진행하고, Ti/Al 금속박막을 사용하였을 때 오믹 저항값이 양호한 결과를 보였다. 하지만 여전히 높은 PSD 저항값은 차기년도에 과제를 통해서 오믹 접합기술을 최적화 하고자 한다.


3.3 SiC 전력소자 제작 및 특성평가 기술개발

3.3.1 SiC 가드링/다이오드/MOSFET 테스트 패턴 제작

가) SiC 가드링/다이오드 제작

6인치 웨이퍼 내에 Trench형과 Planar형 다이오드가 동시에 제작 될 수 있게 Shot Split을 진행하였고 Wafer의 Center기준 아래로 7줄은 Trench형 다이오드, 나머지 Shot은 Planar형 다이오드로 제작 되었다. 제작 될 SiC 다이오드 공정은 5번의 Photo공정, 2번의 High Temperature Implant 공정, 1번이 High Temperature Anneal 공정이 진행되어야 한다. 주요 공정에 대한 내용은 아래와 같다.


- 기판 : N Epitaxial Layer on the N+ Substrate
- Chip Size: 0.493cm × 0.493cm (Main SiC 다이오드), 400~600um Diameter (가드링 구조)
- Trench 공정: SiC Etch
- PSD 접합: Aluminum
- P-JTE 접합: Aluminum
- Activiation
- Field Oxide
- Schottky Metal




[그림 3.3.1-1] 6인치 Wafer내의 Planar형/Trench형 제작 개념도

1400V 30A급 6인치 트렌치형 다이오드 및 가드링 패턴이 설계된 시제품을 [그림 3.3.1-2]에 나


타내었다. 6인치 웨이퍼 내에 크기가 10.8mm × 10.8mm의 Shot이 총 137개 들어가 있고, 하나의 Shot내에 설계 된 마스크의 패턴이 들어가 있다. [그림 3.3.1-3]에는 제작 된 SiC Trench형 다이오드 및 가드링 패턴의 6인치 웨이퍼의 사진을 보여준 것이다.



[그림 3.3.1-2] 트렌치형 다이오드 6인치 시제품 Wafer



(a)SiC Trench Diode 패턴 이미지




(b) 가드링 패턴 확대 이미지


[그림 3.3.1-3] 제작 된 Trench 다이오드 및 가드링 패턴의 Microscope 이미지

제작 된 SiC 다이오드의 Trench 및 이온주입 패턴 형성을 확인하기 위해 SEM 단면 분석을 진행하였다. [그림 3.3.1-4]는 SiC 다이오드 소자의 Main Cell 영역을 나타내는 SEM 단면 사진을 나타냈다. P+ 영역과 Schottky 영역이 잘 패터닝 되어 있고, Trench 형성 및 P+ 영역의 이온주입도 잘 형성이 되어 있음을 확인 할 수 있다. 확대 된 SEM 사진을 확인해 본 결과, Trench는 약 0.5um 정도의 깊이를 갖고 있고 그 주변부에 P+ 영역이 존재한다. Trench의 Profile은 Isotropic과 유사하게 형성되어 P+ 영역의 이온주입이 Trench의 측면에도 형성되어 있어 보다 안정 된 구조가 형성 되었다. 또한, 설계 마스크 상에는 P+영역과 Schottky 영역으로 설계되어 있으나 실제 확대 된 SEM 이미지를 보면 P+가 넓어짐을 확인하였다. 이는 Trench 공정이 진행 되었고 P+ 영역의 이온주입을 마스킹 하는 두꺼운 산화막을 과잉 식각이 되면서 형성 되었을 것으로 판단된다. P+영역과 Schottky 영역 위에는 Titanium (Schottky Metal)이 올려져 있고, Schottky Contact 형

성을 위해 P+ 영역의 Ohmic Contact은 진행하지 않았다.




(a)Main Cell 영역



(b) Main Cell 영역 확대

[그림 3.3.1-4] 제작 된 Trench 다이오드 Main Cell영역의 SEM 단면 이미지


[그림 3.3.1-5]은 Periphery 영역과 Edge Termination에 대한 SEM 이미지를 나타낸다. P+ 영역이 끝나는 Periphery 영역은 Trench로 형성 되어 있고 그 위부터 Edge Termination 영역까지 Field 산화막이 덮여있다. Field 산화막 두께는 약 8,000A으로 측정되었다. Trench로 형성 된 Periphery 영역은 Field 산화막이 두껍게 증착되어 있고 Step Coverage가 좋아 Trench Corner에서의 Field 집중에 견딜 수 있게 견고하게 제작되어 있다.




[그림 3.3.1-5] 제작 된 Trench 다이오드 Periphery영역과 Edge Termination의 SEM 단면 이미지

나) SiC Planar MOSFET 제작


MOSFET에서 중요한 Gate 산화막 공정은 Dry Oxidation+CVD로 진행한 후 Post N2O Anneal을 진행하였다. 그때 Dry Oxidation시 N2O 가스를 추가하여 계면에서의 Trap을 완화 시키는 공정이 진행되었다. 또한, 다이오드 공정과 다르게 뒷면뿐만 아니라 앞면에도 오믹 공정이 진행되었다. 개발된 1400V 30A급 SiC MOSFET 6인치 웨이퍼 사진을 [그림 3.3.1-6]에 나타내었다. 6인치 웨이퍼 내에 크기가 10.8mm × 10.8mm의 Shot이 총 137개 들어가 있고, 하나의 Shot내에 설계 된 마스크의 패턴이 들어가 있다. [그림 3.3.1-7]에 제작 된 SiC Planar MOSFET 소자 및 각 종 테스트 패턴에 대한 이미지를 나타내었다.




[그림 3.3.1-6] MOSFET 6인치 시제품 Wafer




(a) SiC MOSFET Main 패턴 이미지




(b) Edge영역 확대 이미지



(c) MOS CAP Pattern 이미지




(d)Lateral MOSFET Pattern 이미지




(e) 가드링 패턴 확대 이미지

[그림 3.3.1-7] 제작 된 Trench 다이오드 및 가드링 패턴의 Microscope 이미지



(a) Main Cell영역의 SEM 이미지




(b) 확대 된 Main Cell영역의 SEM이미지

[그림 3.3.1-8] SiC Planar MOSFET 단면 SEM 이미지

제작 된 SiC Planar MOSFET의 패턴 형성 확인을 위해 SEM 단면분석을 진행하였다. [그림 3.3.1-8]는 MOSFET의 Contact 및 Metal공정 전의 Main Cell영역을 나타내는 단면 사진이다. Main Cell영역의 SEM 이미지 결과, 단위 셀들이 자기 정렬이 잘 되어 있고 Poly Gate도 잘 형성되어 있음을 확인 할 수 있었다. 또한, 확대 된 SEM이미지에서 보이듯이 Poly Gate 밑에 존재하는 채널영역이 자기정렬(self-align)으로 형성되어 각 단위 셀마다의 채널길이가 균일하게 형성되어 있다. 또한, P-Body, NSD, PSD의 Junction이 잘 형성되어 있어 개발하고자 하는 MOSFET의 구조는 완벽하

게 만들어졌다. [그림 3.3.1-9]은 각 Junction의 깊이 및 Gate 산화막 두께를 측정한 SEM 이미지이다.



(a) 이온주입 Juntion깊이 (b)Gate 산화막 두께

[그림 3.3.1-9] SiC Planar MOSFET 이온주입 형성 및 Gate 산화막 측정 SEM이미지

측정 결과, 이온주입에 따른 Junction 형성은 시뮬레이션과 비슷한 Junction 깊이로 P-Body는 약 0.84um, NSD는 약 0.22um로 측정되었다. PSD의 Junction깊이는 P-Body와 동일 이온주입 소스 이기 때문에 정확한 값을 측정하진 못했다. 또한, 채널길이는 약 0.7um로 측정되어 목표 값으로 설정했던 0.5um보다는 길게 측정되었다. 이는 자기 정렬 공정 중 Poly의 Spacer Etch가 조금 부족하다고 생각되며, 추후 공정 진행 시 이를 고려하여 진행 할 예정이다. Gate 산화막 두께는 SEM이미지 상으로 약 524A, Field 산화막은 약 8200A으로 측정되었다. SiC MOSFET 제작을 위해 약 350 step의 공정 단계가 필요하다. [그림3.3.1-10]의 왼쪽 사진은 16F08 run 진행 과정에서 SiC MOSFET 제작 공정 중 폴리실리콘 식각 후 스핀 dryer 공정 중 깨어진 것이고, 오른쪽은 사진은 약 80% 이상 진행된 상태에서 외부에서 고온 이온주입 중 깨어진 웨이퍼의 사진이다. 이와 같이 SiC 기판을 사용하여 SiC MOSFET 제작 중에 웨이퍼가 깨어짐으로써 MOSFET 소자의 최적화된 특성을 개선하는데 다소 어려움이 있었다. SiC MOSFET 소자 제작은 공정 스텝에 많고 공정이 어렵기 때문에 소자 제작기간은 약 4개월이 소요되었다.



(16F08 Run중 MOSFET 제작중 파손) (16F16 Run중 MOSFET 제작중 파손)


[그림 3.3.1-10] SiC MOSFET 제작중 깨어진 6인치 SiC 웨이퍼 사진

3.3.2 SiC 가드링 테스트 패턴 특성 평가

SiC Trench Diode의 테스트 패턴으로 설계되어 있던 가드링 패턴 (Edge Termination)은 Diode 제작 시 동일한 공정으로 제작되었고, 제작 된 가드링 패턴의 전기적 특성을 측정 하였다. SiC Main 다이오드 소자는 Wafer Level로 측정이 되었고 측정 장비는 370A Curve Tracer를 이용하였다. 370A Curve Tracer의 전압 Resolution이 2000V가 Maximum이기 때문에 Wafer Level에서 측정 된 항복특성은 2000V 이상 측정 할 수 없다. 따라서 2000V가 넘는 특성은 >2000V로 표현했다. Wafer Level에서 측정 된 주요 가드링 패턴에 대한 내용은 아래와 같다.

- PN Diode기반 Floating Field Ring 및 Trench Floating Field Ring구조
- JBS Diode기반 Floating Field Ring 및 Trench Floating Field Ring구조
- SBD Diode기반 Floating Field Ring 및 Trench Floating Field Ring구조
- 1차년도에 검증 된 Conventional 한 Edge Termination 구조

가) PN Diode기반 Floating Field Ring 및 Trench Floating Field Ring 구조 측정결과



(a) Floating Field Ring (b)Trench Floating Field Ring


[그림 3.3.2-1] PN Diode기반 Edge Termination의 항복전압 특성

Floating Field Ring 및 Trench Floating Field Ring 패턴은 순수한 Edge Termination의 전기적 특성을 얻기 위해 PN Diode 구조를 기반으로 제작이 되었고, 각각의 설계변수에 따라 역방향 특성이 측정 되었다. 또한, 항복전압은 패턴의 작은 크기를 고려하여 100nA에서 측정되었다. 총 8개의 설계 변수를 두어 제작 된 패턴은 [그림 3.3.2-1]은 Floating Field Ring 구조와 Trench Floating Field Ring 구조의 측정결과를 나타낸다. 측정결과, Floating Field Ring은 Design변수 (Design1, Design2, Design3, Design4, Design5, Design6, Design7, Design8) 에 따라 항복전압이 각각 >2000V, 942V, 1886V, 1378V, 1258V, 1918V, 1878V, 1924V로 측정되었다. 대체적으로 Ring과 Ring간의 간격이 좁은 Design이 항복전압이 높게 나타났고, 그 중에서도 Design 1 (Ring간격 1um 고정)이 2000V이상으로 가장 높은 항복전압 특성을 보였다. Design2 (Ring간격 2um 고정)의 경우 942V라는 낮은 항복전압 특성을 보이는데 Ring간의 간격이 넓어 25개의 Ring이 고르게 Field를 공

유하지 않을 것으로 예상된다. Trench Floating Field Ring은 Design변수에 따라 항복전압이 각각 >2000V, 1032V, 2018V, 1774V, 1624V, >2000V, >2000V, >2000V로 측정되었다. Trench구조가 들어가 있는 Floating Field Ring은 대체적으로 Planar구조보다 적게는 100V에서 높게는 500V까지 증가함을 알 수 있었다. 이는 Ring 간격은 Trench나 Planar형이 동일하지만 Ring의 Depth와 Width의 차이가 Trench의 깊이만큼 발생하게 되어 Ring간의 Field 공유가 좀 더 Uniform 해졌고, 동일 Edge Termination의 사이즈 대비 Ring간의 간격은 동일하지만 Ring의 Width는 늘어났기 때문에 좀 더 안정적인 Field분포를 형성할 것으로 예상된다.

나) JBS Diode기반 Floating Field Ring 및 Trench Floating Field Ring 측정결과

Floating Field Ring 및 Trench Floating Field Ring 패턴을 JBS Diode (P+ Grid Width: 2um, Schottky Width: 3um) 에 적용 시켜 구조를 제작하여 항복전압 특성을 측정하였다. 총 8개의 Design 중에서 4개의 Design (Design 1, Design2, Design6, Design8)만 적용을 시켰다. 측정결과는 [그림 3.3.2-2]에 보여준다. 실선은 Planar 구조를 나타내고, 점선은 Trench 구조를 나타낸 것이다.




[그림 3.3.2-2] JBS Diode기반 Edge Termination의 항복전압 특성

[그림 3.3.2-2]에서 보여 지듯이 특성의 경향은 Trench형의 구조가 더 높은 항복전압 특성이 나타나 PN 다이오드 기반 구조와 동일하다. Design2를 제외하고 Trench형은 모두 2000V이상의 항복전압 특성이 나타내었고 Planar형은 Design1만 2000V이상의 항복특성이 측정 되었다.

다) SBD Diode기반 Floating Field Ring 및 Trench Floating Field Ring 측정결과

Floating Field Ring 및 Trench Floating Field Ring 패턴을 SBD Diode에 적용 시켜 구조를 제작하여 항복전압 특성을 측정하였다. 총 8개의 Design 중에서 3개의 Design (Design 1, Design2, Design6)만 적용을 시켰다. 측정결과는 [그림 3.3.2-3]에 보여 주고 있다. 실선은 Planar 구조를 나타내고, 점선은 Trench 구조를 나타낸 것이다.



[그림 3.3.2-3] SBD Diode기반 Edge Termination의 항복전압 특성


Pure Schottky 다이오드의 경우 PN/JBS기반의 다이오드 소자와 달리 Surface에서의 Field영향으로 누설전류가 크고 항복전압이 낮다. 동일한 구조의 Edge Termination을 사용했어도 항복전압 특성은 다른 두 개의 소자보다 낮게 되며 [그림 3.3.2-3]은 이를 잘 반영해 주고 있다. SBD기반 Edge Termination도 PN/JBS와 동일한 특성 경향성을 보인다. 각 구조 및 Design별 항복전압 특성은 [표 3.3.2-1]에 요약하였다.

[표 3.3.2-1] Floating Field Ring 항복전압 요약

	PN Diode기반		JBS Diode기반		Schottky Diode기반	
	Planar	Trench	Planar	Trench	Planar	Trench
Design1	>2000V	>2000V	>2000V	>2000V	>2000V	>2000V
Design2	942V	1032V	1052V	1276V	670V	1164V
Design3	1886V	>2000V	-	-	-	-
Design4	1378V	1774V	-	-	-	-
Design5	1258V	1624V	-	-	-	-
Design6	1918V	>2000V	1974V	>2000V	1934V	>2000V
Design7	1878V	>2000V	-	-	-	-
Design8	1924V	>2000V	>2000V	>2000V	-	-

라) 1차년도에 검증 된 Conventional 한 Edge Termination 구조

Floating Field Ring 구조 외에 1차년도에 검증되었던 Edge Termination 구조 (SZ-JTE, MFZ, FG-SMJTE, SMJTE, FGJTE)를 PN 다이오드 기반으로 제작하고 항복특성을 측정하였다. FG-SMJTE 구조의 경우 30A급 Main소자의 Edge Termination으로 설계되어 있기 때문에 특성 검증은 중요하며, 그 외의 Conventional한 구조는 공정의 오류 여부를 판단하기 위해 제작 되었다.



[그림 3.3.2-4] SBD Diode기반 Edge Termination의 항복전압 특성

측정결과, Main소자의 Edge Termination으로 사용 된 FG-SMJTE 구조의 경우 2000V 이상의 항복전압 특성이 나타났다. 이는 Main소자의 항복전압도 높게 나타날 것으로 생각이 되며, 작은 패턴에서 항복전압이 측정 되었지만 Main 소자도 이와 비슷한 특성이 나타날 것이라 예측해 볼 수 있다. 또한 다른 구조들도 대부분 2000V 이상이거나 근처의 특성이 나타났다.


3.3.3 SiC Trench형 다이오드의 특성 평가

설계된 마스크와 제작 공정을 이용하여 6인치 웨이퍼 내에 SiC Planar 및 Trench형 다이오드 소자를 모두 제작하였고, 제작 된 소자의 전기적 특성을 측정 하였다. SiC Main 다이오드 소자는 Wafer Level과 Package상태에서 측정 되었다. 전기적 특성은 항복전압, 누설전류, 순방향 전압강하, 전류용량, 역회복 특성 등을 측정하였다.

가). Wafer Level에서의 측정

개발한 트렌치형 Diode 소자는 Wafer Level에서 소자의 항복 특성과 이를 기반으로 한 Wafer Uniformity를 측정하였다. 그 외의 특성인 순방향 특성, 전류용량, 역회복 특성 등은 Wafer Level에서 측정되기 어렵기 때문에 Package 조립 후 전기적 특성을 측정하였다. [그림 3.3.3-1]은 Planar 다이오드와 Trench형 다이오드의 항복 특성을 보여준 것이다. 각각의 소자의 항복전압

은 1mA/cm2일 때 Planar: 1350V, Trench: 1720V로 측정 되어 연구 목표를 달성하였다. 1400V일 때의 누설전류는 Planar: 330uA, Trench: 68.5uA로 측정되었다. Trench형 Diode는 Planar보다 낮은 누설전류 특성을 갖고 높은 항복전압을 얻었다.



[그림 3.3.3-1] Planar 및 Trench Diode의 항복전압 특성

나). Package Level에서의 측정

SiC Main Diode소자의 정확한 측정을 위해 Package (TO-247)를 진행하였고, Package 된 샘플에 대해 측정 된 주요 전기적 특성에 대한 내용은 아래와 같다


- Reverse Characteristics (Breakdown Voltage, Leakage Current)
- Forward Characteristics (Forward Voltage Drop)
- Dynamic Characteristics (Reverse Recovery)



[그림 3.3.3-4] SiC Main Diode소자 (Planar, Trench)의 Package 조립 (TO-247)

1). 역방향 특성 측정결과 (Breakdown Voltage/Leakage Current)

TO-247 타입으로 Package 된 소자의 역방향 특성을 측정하였다. [그림 3.3.3-2]에 측정 된 SiC Diode소자 (Planar, Trench)의 역방향 특성에 대한 그래프를 나타내었다. 역방향 전류가 1mA/cm2 일 때 대해 항복전압을 나타냈다. Planar 다이오드는 약 1250V, Trench다이오드는 1515V로 측정되었다. 또한, Package 된 소자의 누설전류특성을 확인하기 위해 Semi-log Scale을 이용하여 분석하였다. Schottky Contact에서의 전계 강화 (Thermionic field Emission)에 의해 Planar 다이오드는 395V, Trench 다이오드는 약 480V부터 누설전류가 증가하게 된다. 누설전류의 크기를 고려하여 역방향전압이 약 1400V되는 지점에서 누설전류를 나타내었고, 그 전류크기는 각각 505uA (Planar), 185uA (Trench) 측정되었다.




(a) Linear Scale (b) Semi-log Scale

[그림 3.3.3-2] Package된 다이오드의 Reverse I-V 특성


2). 순방향 특성 측정결과 (Forward Voltage Drop, On-Resistance)

[그림 3.3.2-3]는 SiC Diode의 순방향 특성을 측정 한 결과로써 Schottky Barrier 전압은 약 0.8V로 측정되었고 그 이후의 전압에서 전류가 Linear하게 증가하게 된다. Package 된 소자는 Parasitic으로 발생되는 저항을 최소화하기 때문에 Wafer Level에서 측정 된 값보다 순방향 전압강하는 작다. 순방향 전압강하는 30A의 전류 레벨에서 1.925V (Planar), 1.933V (Trench)로 측정되었다. Planar 다이오드의 VF가 조금 낮게 측정되었지만 약 0.008V 차이로 이 수치는 거의 차이가 없다고 봐도 무방한 수치이다. 따라서 순방향 특성은 동일한 특성으로 예측할 수 있다.



[그림 3.3.3-3] Package된 다이오드의 Forward Voltage Drop 특성

Planar형 다이오드와 Trench형 다이오드에 대하여 고온에서의 순방향 전압 강하특성을 측정하였다. 이는 [그림 3.3.3-4]에 나타내었다. 측정 결과, 온도가 증가 할수록 Barrier 전압은 낮아지게 되고, 온-저항은 증가하게 되는데 이는 Carrier의 Mobility가 감소하여 전류구동능력이 온도가 증가함에 따라 떨어지게 된다.




(a) Planar Diode (b) Trench Diode


[그림 3.3.3-4] 다양한 온도 (RT, 75℃, 125℃, 175℃)에서의 순방향 전압 강하 특성

3). Dynamic 특성 측정결과 (Reverse Recovery 특성)

Package 된 다이오드의 스위칭 성능을 확인하기 위해 Reverse Recovery특성을 측정하였다. [그림 3.3.3-5]은 측정을 위한 Test circuit을 나타낸 회로도와 측정파형 분석 방법, 측정 장비 구성에 대하여 나타내었고, [그림 3.3.3-6]에 측정 된 그래프를 나타내었다.



(a) 측정 회로도 (b) 분석파형




(c) 측정 장비 구성도

[그림 3.3.3-5] Reverse Recovery 측정 회로도 및 측정 파형 분석

Revrse Recovery 측정 조건은 VDD: 800V, ID=30A, di/dt: 200A/us, 480A/us, Inductor Load: 800uH (30us) 조건을 사용하였고, 측정을 위해 사용 된 스위칭 소자는 C社의 1200V SiC MOSFET을 사용하였고, 스위칭 소자의 MOSFET의 게이트 전압은 -5V ~ 20V의 Pulse를 인가하여 동작시켰다. 또한, di/dt의 Slop을 조정하기 위해 스위칭 소자 (MOSFET)의 Gate 저항을 가변 하였는데 200A/us 일 때는 200Ω, 480A/us일 때는 30Ω을 External로 연결하여 측정하였다. 측정 결과,

di/dt=200A/us 일 때 Peak Reverse Recovery Current (Irm)는 Planar: 3.1A, Trench: 3.1A로 동일하게 측정되었고, Recovery Time (Trr)은 각각 106ns, 103ns로 나타났다. Total Recovery Charge (Qrr)는 각각 161, 160nC으로 Planar, Trench 다이오드가 거의 비슷한 경향으로 측정이 되었다. 또한, di/dt가 480A/us로 증가되었을 때도 Qrr은 230, 232nC으로 거의 동일한 수준의 측정결과가 나타났다. 따라서 Reverse Recovery특성은 다이오드의 구조 (Planar, Trench)에 따라 크게 변함이 없었다.



(a) di/dt=200A/us (b) di/dt=480A/us

[그림 3.3.3-6] Reverse Recovery 측정 결과

3.3.4 SiC MOSFET 특성 평가


설계된 마스크와 제작 공정을 이용하여 6인치 웨이퍼 내에 SiC MOSFET을 제작하였고 소자의 전기적 특성을 측정 하였다. SiC MOSFET소자는 Wafer Level과 Package상태에서 측정 되었다. 전기적 특성은 항복전압, Output, Transfer, 전류용량, 온저항, 스위칭 특성 등을 측정하였다.

가). Wafer Level에서의 측정

SiC MOSFET 및 그 외의 패턴은 Wafer 상태에서 전기적 특성이 평가 되었다. 평가 된 소자는 30A급 SiC Main MOSFET, 5A급 SiC MOSFET, Lateral MOSFET, Capacitance, Edge Termination 테스트 패턴들이다.


1) 30A Main Chip 측정 결과

제작 된 MOSFET소자는 Wafer Level에서 소자의 항복 특성과 이를 기반으로 한 Wafer Uniformity가 측정이 되었다. [그림 3.3.4-1]은 SiC Main MOSFET의 항복 특성을 보여준 것이다. 각각 웨이퍼 위치에서의 항복전압은 1mA/cm2 (ID=200uA)일 때 Left-Center: 1706V, Center-Right: 1902V, Bottom: 1722V로 측정 되었고, 1400V일때의 누설전류는 Left-Center: 2uA, Center-Right: <1uA, Bottom: 28uA로 측정되었다. 측정결과는 모두 1400V 이상의 항복전압을 얻어 목표를 달성하였다.



[그림 3.3.4-1] 30A급 SiC MOSFET 항복전압 특성


제작 된 SiC MOSFET 소자의 Threshold Voltage 값과 Gate 산화막의 Breakdown 특성을 [그림 3.3.4-2]에 나타낸 것이다. Threshold Voltage의 측정 조건은 Drain과 Gate 전극을 Short 시켜 Voltage를 Sweep 하고 드레인 전류 1mA에서 Threshold Voltage를 읽었다. 측정결과, 1mA에서 약 6.18V~6.7V로 측정 되었다. 또한, [그림 3.3.1-33]의 SEM분석에서 보여지듯이 Gate 산화막 두께는 524A으로 FN-Tunneling은 약 30V부터 시작하여 53V에서 Hard Breakdown특성이 나타났다.



(a) Threshold Voltage (b) Gate Oxide Breakdown

[그림 3.3.4-2] 30A급 SiC MOSFET 문턱전압 및 Gate 산화막 Breakdown 특성

또한, Wafer Level에서 전류특성 및 온저항이 측정되었다. 측정결과는 [그림 3.3.4-3]에 나타내었다. 게이트 전압을 20V에서 30V까지 증가시켜 각각의 전압에서의 전류를 측정하였다. 또한, 전류 측정 후 Drain전압 0.1V에서의 온저항이 평가되었다. 웨이퍼 레벨에서 게이트 전압 30V일 때의 온저항은 66mohm.cm^{2}으로 측정되었다.




(a) Output Characteristics (b) Specific On-Resistance

[그림 3.3.4-3] 30A급 SiC MOSFET의 전류특성 및 온저항


2) Lateral MOSFET 소자 측정 결과

Main 소자 및 5A급 소자는 Vertical Type으로 소자 설계되어 있어 Drain전극이 Wafer의 바닥면에 위치하게 된다. 이 소자로 채널 저항 및 이동도 (Mobility)를 평가하기에는 드리프트 저항이 포함되기 때문에 부적합하다. 따라서 제작된 MOSFET의 채널저항과 이동도를 평가하기 위해 Lateral type의 MOSFET을 설계하였다. LDMOSFET의 Width는 50um로 고정해 놓고 채널길이만을 조정하여 Output 특성, Transfer 특성 및 이동도를 측정하였다. 제작된 LDMOSFET의 측정은 Width 50um로 고정되어 있고 모두 P-body로 설계된 소자를 채널길이가 2um와 50um에 따라 output 특성, transfer 특성, 이동도를 각각 측정하였다. [그림 3.3.4-4]은 상온(25℃)과 150℃에서 채널 길이가 2um로 설계된 Lateral MOSFET의 output 특성을 나타내었다. [그림 3.3.4-4]에서 보듯이 게이트에 25V를 인가하고, 5V 드레인 전압에서의 드레인 전류는 약 101uA와 449uA로 측정되었으며, 150℃에서의 전류는 상온일 때보다 약 4배가 증가하였다. [그림 3.3.4-5]는 채널길이가 50um로 설계된 LDMOSFET의 output 특성을 나타낸 것이다. 채널길이가 50um로 설계된 소자의 측정 결과는 상온일 때 드레인 전류가 3.14uA로 측정되었으며, 150℃에서는 14uA로 약 4배정도 전류가 증가하였다. 온도가 증가함에 따라 드레인 전류가 증가하는 것은 게이트 산화막 계면의 Trap된 Charge들의 영향인 것으로 생각되나 추후에 분석이 더 필요할 것으로 생각된다.



(a) 25℃에서의 I-V 특성 (b) 150℃에서의 I-V 특성


[그림 3.3.4-4] 채널길이가 2um로 설계된 LDMOSFET의 I-V 특성



(a) 25℃에서의 I-V 특성 (b) 150℃에서의 I-V 특성

[그림 3.3.4-5] 채널길이가 50um로 설계된 LDMOSFET의 I-V 특성


다음은 LDMOSFET 소자의 transfer 특성을 측정하였다. 위에서 언급한 것과 동일하게 채널길이 2um와 50um로 설계된 소자를 온도변화에 따라 측정하였으며, 측정된 그래프를 [그림 3.3.4-6]에 나타내었다. 상온에서 LDMOSFET (Lch=2um)의 전달특성은 드레인 전압과 게이트 전압이 증가함에 따라 드레인 전류가 높아지는 특성을 나타내며 게이트 전압이 약 25V@VD=2.1V 일 때 드레인 전류는 80uA로 측정되었다. 150℃에서의 전달특성은 출력특성과 동일하게 증가하였으며 약 3배 정도 증가한 303uA의 특성을 보였다. 한편, GM은 상온에서 드레인 전압이 2.1V일 때 8.03E-6 (A/V)로 측정되었고, 150℃로 온도가 증가됨에 따라 1.93E-5 (A/V)로 증가하는 특성을 보였다.



(a) 25℃에서의 transfer 특성 (b) 150℃에서의 transfer 특성

[그림 3.3.4-6] 채널길이가 2um로 설계된 LDMOSFET의 transfer 특성


채널길이가 50um로 설계된 소자의 전달특성과 GM 특성을 [그림 3.3.4-7]에 나타내었다. 상온에서 LDMOSFET (Lch=50um)의 전달특성은 드레인 전압과 게이트 전압이 증가함에 따라 드레인 전류가 높아지는 특성을 나타내며 게이트 전압이 약 25V@VD=2.1V 일 때 드레인 전류는 2.74uA로 측정되었다. 150℃에서의 전달특성은 출력특성과 동일하게 증가하였으며 약 4배 정도 증가한 10.2uA의 특성을 보였다. 한편, GM은 상온에서 드레인 전압이 2.1V일 때 2.79E-7 (A/V)로 측정되었고, 150℃로 온도가 증가됨에 따라 7.07E-7 (A/V)로 증가하는 특성을 보였다.



(a) 25℃에서의 transfer 특성 (b) 150℃에서의 transfer 특성

[그림 3.3.4-7] 채널길이가 2um로 설계된 LDMOSFET의 transfer 특성

마지막으로 Vertical 구조의 이동도를 확인하기 위해 Lateral MOSFET의 채널길이에 따른 이동도를 측정하였다. 채널길이 50um로 설계된 소자는 채널길이가 너무 길어 이동도가 매우 낮을 것으로 예상되어 채널길이 2um일 때만 측정하였으며, [그림 3.3.4-8]에 상온과 150℃에서의 Field Effect 이동도와 Effective 이동도를 나타내었다.




[그림 3.3.4-8] 채널길이가 2um로 설계된 LDMOSFET의 상온과 150℃에서의 이동도

이동도 측정 결과 상온에서의 Effective 이동도는 최대 1.7 cm^2/V*s이며 Field Effect 이동도는 약 3 cm^2/V*s의 특성을 나타내었다. 온도를 150℃로 상승시켜 이동도를 측정하였을 경우 Effective 이동도는 약 6 cm^2/V*s로 나타났으며, Field effect 이동도는 최대 6.7 cm^2/V*s의 특성을 나타내었다. 온도가 올라감에 따라 이동도가 증가하기 때문에 [그림 3.3.4-4]에서 보았듯이 전류가 증가하는 것으로 해석된다.


4) MOS Capacitor 측정 결과

본 보고서 3.2.2절에서 서술된 게이트 산화막 관련 내용은 단위 실험을 통해 제작된 4H-SiC MOS capacitor를 기준으로 작성되었다. 단위 공정으로 제작된 MOS capacitor는 기본적으로 SiC 기판위에 epi가 성장된 후 별다른 공정 없이 MOS 구조를 생성하는 방법으로서 상대적으로 깨끗한 surface 상태에서 제작되었다. 또한 실제 full run에서 이루어지는 고온 (1700℃) 열처리나, 이온주입 공정도 거치지 않기 때문에 소자에 가해지는 damage가 없기 때문에 상대적으로 훌륭한 계면특성을 보여주었다. 하지만 실제 SiC MOSFET 제작에서는 고온 열처리나 이온주입 외에도 full run이 진행되면서 웨이퍼에 가해지는 stress는 분명히 존재하기 때문에 위에서 단위공정으로 진행 하였던 게이트 절연막 계면 트랩 밀도 평가는 over estimated된 측면이 있다. 또한 게이트 절연막 계면 특성에 따라 제작된 SiC MOSFET에서 V_{th} shift, 절연막 내구성 저하 및 채널 mobility 저하 등 전기적 특성 저하가 야기되므로 신뢰성 높은 평가를 위해선 제작된 SiC MOSFET에 삽입된 절연막과 동일한 절연막을 통해 평가 되는 것이 합당하다. 그러므로 본 과제에서 제작된 SiC MOSFET과 동일한 조건으로 성장 및 해당 run의 제작 과정을 동일하게 경험한 MOS capacitor test patter의 계면 트랩 밀도 평가는 반드시 필요하다고 판단된다. [그림 3.3.4-9]의 inset은 공정 완료된 4H-SiC MOSFET의 웨이퍼에 삽입된 MOS capacitor test pattern을 나타내었다. 해당 MOS capacitor는 2.54E-3cm^2의 영역을 가지며 C_{ox}=6.97E-8F/cm^2 이며 절연막 두께는 T_{ox}=48nm가 되도록 제작 되었다. 측정 방법은 3.2.3절과 같이 High-Low method가 사용되었으며 high frequency의 주파는 100kHz가 선택되었다. 그림 1을 보면 게이트 전압 -1.5V ~ 2V사이에서 depletion 영역을 거쳐 accumulation 영역으로 sweep 되고 있는데, 이때 high frequency와 low frequency 그래프 사이에서 차이가 발생

하였다. 해당 영역의 적분값이 계면 트랩 밀도가 되겠으며, 차이가 클수록 계면 트랩 밀도는 높다. 해당 그래프를 이용하여 계면 트랩 밀도를 구한 그래프가 [그림 3.3.4-10]이다. SiC MOSFET full run을 통해 제작된 MOS capacitor는 빨간 실선으로 나타내었고, 단위 공정을 통해 제작된 MOS capacitor는 검은색 실선으로 나타내었다. 두 MOS capacitor는 동일한 절연막 성장 기법으로 제작되었으며, 해당 공정 조건은 다음과 같다. N_2O (diluted N_2 10%) gas로 열처리 하여 약 24nm의 절연막이 성장 되었으며, 다시 HTO를 34nm 증착하였다. 이후 post oxidation annealing을 1200℃, N_2O 분위기에서 60분을 수행하였다. 그 결과 full run MOS capacitor는 conduction band edge에서 아래로 0.13eV 지점에서 약 2.2E12 $cm^{-2}eV^{-1}$ 의 값을 가지며 단위 공정 MOS capacitor는 1.2E12 $cm^{-2}eV^{-1}$ 로 약 1/2로 낮은 값을 갖는 것을 확인하였다. Full run MOS capacitor의 경우 단위 공정 소자 보다 계면 트랩 밀도가 2배나 높은 것으로 보아 실제 고온 열처리 및 이온 주입 등의 여러 반도체 공정 과정에서 발생하는 damage 및 stress가 SiC 소자 및 계면에도 악영향을 주는 것으로 판단된다. 따라서 단위 공정을 통한 계면 트랩 밀도 평가는 실제 보다 over estimated된 측면이 있으므로, full run을 통해 얻어진 결과를 토대로 계면 트랩 밀도 평가가 정확하다고 판단된다. 따라서 본 과제에서 제시하고 있는 계면 트랩 밀도 목표치는 full run MOS capacitor 평가 방법을 통해 얻어진 2.2E12 $cm^{-2}eV^{-1}$ 의 값이 정확한 평가치 라고 판단된다.



[그림 3.3.4-9] 4H-SiC MOSFET 공정이 완료된 후 측정된 MOS capacitor의 High frequency (100kHz)와 Low frequency (QS)의 C-V 커브와 (inset) 측정된 4H-SiC MOS capacitor의 mask 단면도



[그림 3.3.4-10] 4H-SiC MOSFET full run이 진행된 후 MOS capapcitor sample과 단위공정으로 진행된 MOS capacitor의 계면 트랩 밀도 (Dit)

나). Package Level에서의 측정 (MOSFET)

SiC MOSFET소자의 정확한 측정을 위해 Package (TO-3PN)를 조립하였고, Package 된 샘플에 대해 측정 된 주요 전기적 특성에 대한 내용은 아래와 같다


- Forward Blocking Characteristics (Breakdown Voltage, Leakage Current)
- On-State Characteristics (Transfer, Ouput Characteristics, On-Resistance)
- Dynamic Characteristics (Turn-on/off Switching Loss)



[그림 3.3.4-11] SiC MOSFET 소자의 Package 조립 (TO-3PN)

1). Forward Blocking 측정결과 (Breakdown Voltage/Leakage Current)

TO-3PN 타입으로 Package 된 소자의 역방향 특성을 측정하였다. [그림 3.3.4-12]에 측정 된 SiC MOSFET의 역방향 특성에 대한 그래프를 나타내었다.




(a) Linear Scale (b) Semi-log Scale

[그림 3.3.4-12] Package된 SiC-MOSFET의 Forward Blocking 특성

MOSFET소자는 SBD와 달리 P-Body와 N-Epi영역에서의 항복전압으로 Avalanche Breakdown 특성을 보인다. 항복측정 된 MOSFET소자의 항복전압은 약 2380V로 나타났고, 1400V에서의 누설전류는 장비의 Resolution에 의해 나타나지 않았지만 1nA이하로 추측된다. MOSFET소자의 Edge Termination구조 (Floating Guardring Assisted Space Modulated JTE)는 이미 1차년도에 개발 및 검증을 하였기 때문에 항복전압이 높게 나타났다. 전력소자는 웨이퍼 레벨에서 측정한 전기적 특성보다 실질적으로 Package 조립을 하여 전기적 특성을 평가하는 것이 더 정확한 값이라고 생각된다.

2). On-State 측정결과 (Transfer, Ouput Characteristics)


[그림 3.3.4-13]은 제작 된 SiC MOSFET의 Transfer특성을 보여준다. 측정은 드레인 전압 5V, 10V, 15V, 20V일 때 25℃, 150℃의 온도에서 각각 측정되었다. 25℃의 온도에서 SiC-MOSFET은 드레인 전압 20V, Gate전압 20V일 때 약 6A의 전류구동능력을 보이는 반면에 150℃에서는 30A이상의 전류특성이 나타난다. 또한, 문턱전압 (ID=10mA)은 25℃에서 약 7.9V로 측정되었고 150℃에서는 약 5.3V로 측정되었다. 이는 온도증가에 따른 문턱전압 감소로 전형적인 MOSFET의 온도특성이라 볼 수 있다.



(a) 25℃에서의 Transfer 특성 (b) 150℃에서의 Transfer특성


[그림 3.3.4-13] Package된 SiC-MOSFET의 Transfer특성

개발된 MOSFET소자의 전류구동 능력 및 온저항 특성을 평가하기 위해 Ouput Characteristics를 측정하였다. 개발된 SiC-MOSFET의 경우 Threshold 전압이 약 7.9V로 측정되었다. 완전하게 소자의 전류 구동을 위해서는 게이트 전압을 30V까지 높여야 소자의 완전한 전류구동 특성을 확인 할 수 있다. 6인치 웨이퍼 레벨에서 측정 된 그래프 [그림 3.3.4-3]를 살펴보면 게이트 전압이 30V까지 올려서 측정 한 것을 확인할 수 있다. 그때의 측정 장비는 370A Curve Tracer로 DC전류로 측정이 되었다. 그러나 370A 장비의 전류 한계 (최대측정전류 20A)로 Package 조립 된 소자는 이 장비로 측정이 불가하다. 따라서 100A이상 측정이 가능 한 ST-5000 장비로 Package 조립 된 소자가 측정 되었다. 그러나 ST-5000 장비는 최대 게이트 전압이 25V로 30V까지 게이트 전압을 높일 수가 없다. [그림 3.3.4-14]는 게이트 전압이 25V까지 측정 된 Output특성을 보여준다.




[그림 3.3.4-14] Package된 SiC-MOSFET의 Output 특성

측정결과, 게이트 전압이 25V일 때 전류구동은 약 16A로 측정 되었다. [그림 3.3.4-14]에서의 그래프 경향을 살펴볼 때 게이트 전압이 증가 할수록 전류레벨은 더욱 증가한다. 게이트전압이 18V일 때 전류능력은 3A, 20V일 때는 6A, 25V일 때는 16A로 측정이 되었으며 이러한 추세로 비추어 보았을 때 게이트 전압이 30V까지 높아진다면 30A이상의 전류가 측정 될 것으로 예상 된다. 온도가 증가 되었을 때의 게이트 전압에 대한 드레인 전류를 나타낸 것이다. 그림에서와 같이 게이트 전압을 20V, 25V를 인가했을 때 드레인 전류는 30A 이상 측정 되었다. Output특성은 [그림 3.3.4-15]에 나타내었다.



[그림 3.3.4-15] 150℃에서의 SiC-MOSFET의 Output 특성

온도가 증가했을 때는 상온에서보다 전류구동 능력이 높아졌다. 게이트 전압이 20V 이상일 때 30A이상의 전류레벨이 측정되었고 전류 특성을 만족하였다. 일반적인 MOSFET의 경우 온도가 증가할수록 Mobility의 감소 효과로 전류특성이 감소하게 되는데 제작 된 SiC MOSFET의 경우 전류특성이 증가한다. 이는 채널영역의 계면 특성과 관계가 있는 것으로 생각된다. 게이트 산화막에 Trap되어 있는 Charge들이 온도가 증가되면서 De-Trap 되는 현상이 발생되어 채널의 Mobility가 오히려 증가하는 특성이 나타났다. 개발된 소자가 동작 할 때의 온저항은 [그림 3.3.4-16]에 나타내었다.




[그림 3.3.4-16] SiC-MOSFET의 On-Resistance 특성


드레인 전류가 10A일 때 각각 온저항은 0.721Ω (VG=16V), 0.381Ω (VG=18V), 0.281Ω (VG=20V), 0.173Ω (VG=25V)로 측정되었다. 소자의 면적이 0.153cm^2 일 때, Specific On-resistance은 각각 110mΩcm^2 (VG=16V), 58mΩcm^2 (VG=18V), 43mΩcm^2 (VG=20V), 26.5mΩcm^2 (VG=25V)로 나타났다. 측정 된 온저항은 게이트 전압에 따라 감소하는 특성이 보인다. 이는 게이트에 인가되는 전압이 커질수록 채널에서의 저항이 줄어들게 되어 온저항이 감소한 것으로 판단된다. 측정 된 결과에 따라 제작 된 소자의 온저항은 목표대비 약 2.6배 높게 나타났다. 이를 줄이기 위한 기술적인 방법은 3가지 정도 (문턱전압 감소, Cell Pitch 감소, Mobility 증가)로 요약 될 수 있다. 현재 제작 된 소자의 문턱전압은 7.9V로 다소 높은 특성이 나타난다. 따라서 문턱전압 감소를 통해 채널 저항 감소 및 구동전류 향상을 이룰 수 있어 온저항을 더욱 낮출 수 있다. 또한, 마스크 Design 상의 Cell Pitch는 11um로 되어 있지만 SiC 기판의 공정 특성 중 이온주입 된 Dopant가 확산이 안 된다는 성질을 이용하면 Cell Pitch를 줄일 수 있다. Cell Pitch를 줄이 게 되면 동일 면적상에 채널영역이 더욱 많아지게 되어 전류구동 향상 및 온저항 감소를 이룰 수 있다. 마지막으로 Mobility의 증가를 통해 온저항이 개선 될 수 있다. 제작 된 소자의 Mobility는 Lateral MOSFET에서 추출했을 때 약 3~6cm^2/V*s으로 나타났는데, 이를 2배만 높인다고 하면 온저항은 반대로 2배 감소하게 될 것이다. Mobility의 증가를 이루기 위해 채널영역의 Gate 산화막과 기판 Surface 사이 Interface에서 Flatness와 Dit 개선이 필요하다. 현재 3가지 기술적인 개선사항을 위한 시뮬레이션 및 실험이 진행 중이며 추후 공정에서는 실험내용이 적용되어 소자의 제작이 이루어져 낮은 온저항 특성을 갖는 소자가 개발 할 예정이다.

3). Dynamic 특성 측정결과 (Turn-on/off Switching Loss)

Package 된 MOSFET의 스위칭 성능을 확인하기 위해 특성을 Turn-on/off Switching Loss를 측정하였다. [그림3.3.4-17]은 측정을 위한 Test circuit을 나타낸 회로도와 측정파형 분석 방법, 측정 장비 구성에 대하여 나타내었고, [그림 3.3.4-18]에 측정 된 그래프를 나타내었다.



(a) 측정 회로도 (b) 분석파형




(c) 측정 장비 구성도 및 측정 모듈 박스

[그림 3.3.4-17] Turn-on/off Switching Loss 측정 회로도 및 측정 파형 분석

Turn-on/off Switching Loss 측정 조건은 VDD: 800V, ID=30A, Rg=30Ω, Inductor Load: 800uH (30us) 조건을 사용하였고, 스위칭 측정을 위해 Reverse Recovery Diode는 ETRI 30A Trench Diode을 사용하였다. 스위칭 소자의 MOSFET 게이트 전압은 -5V ~ 30V의 Pulse를 인가하여 동작시켰다. 그 외의 Gate 저항은 30Ω을 External로 연결하여 측정하였다. [그림 3.3.4-20]의 Turn-on측정 결과를 확인해 보면, 게이트 전압이 30V 인가와 동시에 드레인 전류는 Irr (33.5A) 구간을 지나 30A 특성이 나타나는 걸 확인 해 볼 수 있다. 이와 동시에 드레인 전압은 800V의 전압이 MOSFET소자의 Voltage Drop 만큼의 전압으로 감소함을 알 수 있다. MOSFET의 Voltage Drop은 5V~15V로 오실로스코프의 Resolution에 기인 된 것으로 생각 된다. Turn-on Switching Loss 구간은 드레인 전류가 증가하는 시점부터 드레인 전압이 MOSFET의 Voltage Drop 만큼의 전압으로 떨어지는 구간까지로 Turn-on 스위칭 로스는 5.05mJ로 측정 되었다. 이와 동일하게 Turn-off 동작은 소자의 게이트 전압

이 30V에서 0V로 떨어지면서 소자는 off 상태로 돌입하게 되고 인덕터 전류는 High Side에 위치한 Recovery diode를 통해 빠져나가게 된다. 소자가 off가 되면서 소자 양단에 전압은 Voltage Drop의 전압에서 다시 VDD만큼의 전압으로 증가하게 되는데 Vsurge (915V)를 거쳐서 VDD인 800V로 증가되어 소자가 완전히 OFF되게 된다. 이때 Turn-off 스위칭 로스는 0.1446mJ로 측정 되었다. MOSFET소자는 Turn-off시 Tail Current 및 다른 요소가 없기 때문에 굉장히 빠른 Turn-off특성을 갖는다.



(a) Turn-on Characteristics (b) Turn-off Characteristics

[그림 3.3.4-18] Turn-on/off Switching Loss 측정결과


3.4 SiC 전력소자 ESD 기술 개발

가) 개요

최근 실리콘 물질보다 고전압 특성이 뛰어나면서 면적 대비 특성이 월등히 좋은 WBG(Wide Band-gap) 물질이 주목받고 있다. 그 중에서도 SiC 물질을 이용하면 실리콘 소자의 한계를 뛰어넘는 기술을 개발할 가능성이 매우 크다. SiC 기반 전력반도체 소자는 특히나 고온 동작에서의 성능이 뛰어나므로, 고전압 환경에 서의 측정에 대해 신뢰성을 보장하고 뿐만 아니라 정밀한 제어 동작까지도 지원하게 된다. 즉, SiC 물질의 개발은 시스템의 소형화, 혁신적인 제품 경량화 실현, 응답특성 보장, 효율 향상 등으로 이어질 수 있다. 본 연구는 이러한 SiC 물질을 이용한 연구 활동의 일환으로 낮은 온 저항, 고출력, 고 신뢰성을 갖는 SiC 기반 전력소자 구조 개발과 고속, 고효율 전력소자 구동회로 기술 개발을 목적으로 하였다.


나) SiC 기반 Diode Type ESD 보호회로 측정 결과


SiC MOSFET의 안정적 동작을 위해 MOSFET Gate 산화막 보호용 ESD 보호회로 개발을 하였고, 다양한 어플리케이션에 적용할 수 있는 기반을 만들기 위해 연구되었다. SiC ESD 보호회로는 총 22개의 Test Pattern (TP)으로 구성하였고 그 면적은 가로 4500um, 세로 650um의 면적에 설계되었다. TP의 전체 설계도면을 [그림 3.4-1]에 도시하였다. 전체 설계 TP 중 대표적으로 와플타입과 멀티 와플타입의 다이오드를 측정한 결과를 나타내었다.



[그림 3.4-1] SiC Diode기반 ESD 보호회로의 전체 설계도

[그림 3.4-2]와 같이 와플타입의 경우 20V 기준 전류가 17mA로 측정되었으며, 설계변수 D1에 대하여 150um, 200um로 설계하여 접합면적의 변화를 주었다. 그 결과 D1의 증가에 따라 전류가 상승하는 것을 확인할 수 있었다. 와플타입 다이오드의 경우 Vth는 4V, 17mA@20V로 측정 되었다.







(a) 와플형 다이오드 레이아웃 (b) 와플형 다이오드 I-V 특성

[그림 3.4-2] 와플형 순방향 다이오드 타입 ESD 보호회로 측정 결과

와플형 구조에서 전류 능력을 더 향상시키기 위해서 다이오드의 perimeter를 증가시켜서 와플 구조가 여러개로 구성된 형태로 다이오드를 설계하였다. 측정 결과 [그림 3.4-3]과 같이 Vth 4V, 35mA@20V의 전류 특성을 나타내었고, 다이오드의 총 Perimeter는 650um로 설계 되었다. 2차년도 다이오드의 전류구동 특성은 1차년도의 2mA@20V 보다 약 17배 증가된 특성을 보였다.





(a) 멀티 와플형 다이오드 레이아웃 (b) 멀티 와플형 다이오드 I-V 특성

[그림 3.4-3] 멀티 와플형 순방향 다이오드 타입 ESD 보호회로 측정 결과

다) 결론

SiC 기반 ESD 보호회로 개발 연구는 ESD에 취약한 SiC MOSFET의 게이트 산화막을 보호하기 위한 목적으로 연구 및 개발을 수행하였다. 당해연도는 1차년도에 설계되었던 Diode 기반 ESD 보호회로의 낮은 전류구동 능력을 개선하기 위하여 와플 및 멀티와플 구조의 레이아웃 기법을 도입하여 다이오드의 유효 접합면적을 키워 설계하였다. 설계된 다이오드를 측정한 결과 20V 전압 (Gate 최대전압) 을 기준으로 했을 때 각각 17mA,35mA의 전류 특성을 보였으며 이는 1차년도 대비 약 10배 이상의 향상된 전류 구동 특성을 확인하였다. 향후 2차년도의 설계결과를 바탕으로 소자 분석 및 시뮬레이션을 통해 ESD 보호회로의 성능 개선 및 최적화를 진행할 예정이며, 최종년도 목표인 HBM 4kV급 ESD 보호회로를 제작할 예정이다.

4. 연구개발 추진체계 및 방법

4.1 연구개발 추진체계


○ ETRI 융합부품실험실을 이용한 SiC 공정 및 소자 기술 확보로 기술이전 및 국제 경쟁력 강화
○ SiC 기판과 Epi 수급은 미국, 일본, 중국 및 국내 연구기관과의 기술협력을 통하여 수행
○ 고온 이온주입공정은 한국전기연구원의 고온 이온주입장비를 이용하고 고온 열처리 공정은 포항 나노융합기술원의 초고온 열처리 장비를 사용하여 공정을 수행
○ 전기자동차 및 태양광 분야 등의 전력소자 생산업체인 ㈜광전자, ㈜메이플세미컨덕터, ㈜KEC 등) 요구사항을 반영한 소자 개발
○ SiC 전력소자의 패지킹 및 특성평가에 대하여 산업계 및 학계와 기술 교류 추진



[그림 4.1-1] 연구개발 추진체계도

4.2 연구개발 방법

○ SiC 전력소자 제작 공정은 Si 공정과 호환되므로 대부분 ETRI 융합부품실험실에서 수행 가능하므로, ETRI 융합부품실험실 일부 라인을 SiC 전력소자 개발용으로 전환/병행, 소자 개발연구 및 인프라 구축
○ 융합부품실험실이 보유하고 있는 Trench 구조 전력소자 (IGBT, MOSFET)과 1200V~1700V 급의 고전압 전력소자 (IGBT, MCT), 저손실 SBR 등의 소자공정기술을 활용하여 트렌치형 SiC 전력소자 개발
○ 우수한 성능의 SiC 전력소자를 개발하기 위해서는 아래 그림과 같은 다수의 공정 및 소자 이슈를 해결하여야 함.



[그림 4.2-1] Trench형 SiC 전력소자 Issues

○ 기술적 문제 해결

- 트랜치 식각 : 융합부품실험실이 보유하고 있는 실리콘 트렌치 식각기술을 기반으로 고난이도의 SiC 고밀도 트렌치 형성 기술 개발
- Well 확산층 형성: 트렌치 구조를 적용함으로써 채널이 형성되는 P-well 영역을 에피 공정으로 성장
- Ohmic 접촉 형성 : 고온 RTP 공정으로 Ni/Ti Silicide 형성을 통한 Ohmic 접촉 형성기술 개발
- 전하이동도, SiC/게이트절연막의 계면특성: 게이트절연막 전후 NO 등의 다양한 표면처리, HT-CVD 게이트절연막 형성 공정 등을 적용하여 전하이동도 개선, 메몰 채널층을 형성함으로써 표면 산란에 의한 이동도 감소 최소화 기술 개발

○ 연구협력을 통한 문제 해결

- 고품질 SiC 기판과 Epi 수급 및 공정개발은 크리사, 다우코닝 및 국내 연구기관과의 기술협력을 통하여 수행
- 소스 확산층 및 접합 형성: 한국전기연구원과 포항나노융합기술원이 보유하고 있는 고온 이온주입 및 초고온 열처리 장비 활용
- SiC 전력소자의 패지킹 및 특성평가에 대하여 산업계 및 학계와 기술 교류 추진

4.3 추진 전략 및 실천계획

○ ETRI 융합부품실험실을 이용한 SiC 공정/소자기술 확보로 1700V, 70A급 Trench형 SiC Diode 및 MOSFET 소자의 핵심기술을 개발함.

○ 국내 SiC 반도체 소자개발 및 기술지원 인프라를 구축함으로써 산학연의 연구/생산시설의 전진기지 역할을 위하여 핵심 기술개발 및 다수의 특허 출원을 목표로 함.

○ 차세대 전력반도체기술은 융합시스템단말부품에 해당되는 ETRI 중장기 기술개발계획 중 하나로써, ETRI내 전력반도체개발 관련 연구부서와의 기술교류회, 국내 전력반도체 관련 전문가와 산업체의 워크샵 개최 및 상호 협력을 추진함.

○ SiC 전력소자 제작 공정은 Si 공정과 호환되므로 ETRI 융합부품실험실 일부 라인을 SiC 전력소자 개발용으로 전환/병행하여 1700V, 70A급 Trench형 SiC Diode, SiC MOSFET 소자 및 핵심기술을 개발함.

○ 기판 및 Epi 수급과 일부 자체 진행이 불가능한 공정에 대해서 외부 기관과의 기술협력 및 위탁연구를 추진함.

○ 과제의 최종 목표인 1700V, 70A급 Trench형 SiC 전력소자 뿐만 아니라 과제 수행중 획득되는 SiC 전력소자 기술 (예: 600V~1200V SiC 전력소자)에 대해서 산업체의 요구사항을 반영한 제품을 개발함으로써 기술이전을 추진함.



[그림 4.3-1] 기술개발 로드맵: SiC 기반 트렌치형 차세대 전력소자 핵심기술 개발

5. 기대성과

5.1 기술적 측면

○ 전량수입에 의존하는 국내 전력소자 수요에 능동적으로 대처 가능하며 SiC 기술분야의 자립화 가능

○ 국내 SiC 소자/공정 기술 주도
- Si/SiC 전력소자의 전진기지 역할 가능
- SiC MEMS/센서 연구 개발에 활용
- 군수용 및 우주용 등 고온·고신뢰성 전자소자 개발
- SiC 반도체 소자개발 및 기술지원 인프라 구축

○ ETRI 융합부품실험실은 국내 유일한 6인치 공용 Fab. 시설로 본 기술개발로 Si/SiC 전력소자 개발 및 생산시설의 전진기지 역할이 기대됨 (Paradigm Shift)


5.2 미래유망 연구분야 선점 가능성 측면

○ SiC 전력소자는 전기자동차, 태양광 발전시스템용 인버터 등의 1200~ 1700V급 시장에 빠르게 진입할 것으로 판단되며, 향후 대전력화와 생산단가 절감을 통해 가전, 전철 및 송배전 등의 기간 산업용 전력소자를 단계적으로 대체할 것으로 예상됨.

○ 실크로드 익스프레스(SRX, 부산-북한-중국-러시아 철도) 등 고속철도용 고전압/고신뢰성 전력소자 및 모듈기술 산업의 주요 부품으로 사용될 것으로 예상됨.

○ 대전력화와 생산단가 절감을 통해 전철 뿐만 아니라 HVDC 송배전 등의 기간 산업용 전력소자를 단계적으로 대체 가능

○ SiC 소재를 이용한 극한 센서, 방사선센서, MEMS, RF 소자 등으로의 응용분야 확대로 방산·우주용 등 새로운 산업에 기술응용 가능



[그림 5.2-1] SiC 전력반도체 적용 분야

5.3 연구목표 달성 시 활용분야 파급성 측면

○ SiC 전력소자를 기반으로 하는 응용분야가 빠르게 성장
- 2016년부터 2019년까지 SiC 전력소자 시장 년 39% 성장 예상
- 전기자동차(HEV/EV), 태양광등 신재생에너지 발전시스템용 인버터 시장이 크게 성장할 것으로 예상됨.

○ SiC 전력소자 및 전력모듈 기술개발로 미래 신시장 확보
- 2020년까지 약 8억불 규모로 시장이 성장 예상
- 전력모듈 시장은 2019년까지 약 14억불 규모로 전망

○ 전량수입에 의존하는 국내 SiC 전력소자의 국산화, 해외시장 개척 및 기술 자립화

5.4 연구결과의 질적 우수성

○ 국내 최초 6인치 SiC 기판을 사용하여 1400V, 30A급 트렌치형 다이오드 및 MOSFET을 개발함

○ 트렌치형 구조는 차세대 전력소자 구조로서 기존의 planar 구조보다 소자의 집적도를 약 30%로 증가 시킬 수 있는 기술로서 본 연구개발한 트렌치형 다이오드는 기존의 planar형 다이오드 보다 약 20%의 우수한 항복 전압 특성을 얻었음

○ SiC MOSFET 소자의 채널 길이를 일정하게 유지하면서 채널 저항을 줄이기 위한 기술로서 자기 정렬기술을 개발하였으며 이 기술은 SiC MOSFET 소자를 제작하는데 활용이 가능함

○ 트렌치 게이트 형성기술, 게이트 산화막 성장기술, 미세패턴 형성기술, 오믹접합 기술 등의 핵심단위공정 기술은 ETRI 융합부품실험실에 데이터 베이스를 구축함으로써 국내 파운드리 기술 서비스가 가능함

○ 투명 기판인 6인치 SiC 다이오드 및 MOSFET 소자/공정 기반 기술을 구축함

5.5 연구결과의 활용 가능성 및 파급효과

○ SiC 전력소자는 전기자동차, 태양광 발전시스템용 인버터 등의 1200~ 1700V급 시장에 빠르게 진입할 것으로 판단되며, 향후 대전력화와 생산단가 절감을 통해 가전, 전철 및 송배전 등의

기간산업용 전력소자를 단계적으로 대체할 것으로 예상됨.

○ 고효율 SiC 전력소자 기술 개발로 대전력화와 생산단가 절감을 통해 전철뿐만 아니라 HVDC 송배전 등의 기간 산업용 전력소자를 단계적으로 대체가 가능함

○ SiC 소재를 이용한 극한 센서, 방사선센서, MEMS, RF 소자 등으로의 응용분야 확대로 방산·우주용 등 새로운 산업에 기술응용이 가능함

6. 중간 평가 지적 사항에 대한 조치 및 개선 실적

6.1 지적사항

○ 17년 주요사업 재정립안 2차 평가 의견서 중 5번 항
- SiC 등 많이 알려진 기술 보다는 기초적이고 획기적인 기술을 연구하면 좋겠다.

6.2 조치 및 개선사항

○ 기초적이고 획기적인 기술을 연구하기 위해 3차년도에는 다음과 같은 연구를 진행할 예정임
- 트렌치 게이트 형성 기술 최적화 연구
- SiC/게이트 절연막 계면특성 향상 기술 연구
- Ohmic 접촉 기술 최적화 연구
- SiC MOSFET 채널 자기정렬기술 연구

○ 주요사업 2차 평가 의견서

'17년 주요사업 재정립안 2차 평가 평가의견

평가일 : 2016.11.17.(목)

1. MIT 로드맵에서 현상규명이 '20년까지 되어 있는데, 이미 10년이상 연구한 분야 이므로 향후 기간에는 MIT기술을 적용한 응용연구에 집중이 필요함 (김봉태 소장)

2. MIT 및 그래핀 과제는 2019년 까지므로 로드맵에서 2020년은 삭제 필요(김재호 실장)

3. 기초원천 연구에 집중하는 것이므로 정량적 목표에서 경제적 목표 보다는 과학적 성과 목표를 더 높게 설정하는 것이 필요함 (김봉태 소장)

4. 예산 규모에 비해 논문, 특허 등의 성과목표 설정이 낮은 것 같다. (연세대, 김현재 교수)

5. MIT, SiC 등 많이 알려진 기술 보다는 기초적이고 획기적인 기술을 연구하면 좋겠다.

6. 기초미래 분야는 최소 10년 이상의 장기 투자를 해야 파급력 있는 결과물이 나옴. 일단 연구방향을 정했으면 시류에 따라 흔들림 없이 일관되게 운영하기 바람 (KAIST, 박종욱 교수)

7. 공동/위탁 연구 비중을 낮추는 것이 필요함. SOT 과제는 과제의 40%에 육박하여 공동연구를 수행하였음 (김재호 실장)

8. 중과제에 속하는 세부과제들간의 연관성이 낮아 보임, 향후 과제간의 연관성이 높은 과제들을 묶어서 시너지가 나올 수 있도록 중과제를 운영하는 것이 필요함 (박애순 실장)

9. 기초미래선도 연구를 하더라도 대학과는 차별화된 분야/전략이 필요(KAIST, 신민철 교수)

10. "화합물반도체 부품기반 강화" 과제는 내년이 마지막 년차이니, 기초미래 중과제보다는 산업화 과제로 분류하여 추진하는 것이 좋겠음. (민문홍 부장)

7. 연구비 집행 실적

○ 인건비, 직접비와 간접비 등으로 편성하였고 12월9일 현재 집행율은 약 85.9%입니다.

구분		금액(천원)	비율(%)	집행률(%)
인건비	인건비	263,000	28.68	87.38
직접비	외부인건비	77,638	8.47	85.33
	연구시설장비 및 재료비	307,788	33.57	
	연구활동비	29,264	3.19	
	연구과제추진비	26,045	2.84	
	연구수당	63,372	6.91	
	위탁연구비	45,000	4.91	
	연구지원비	3,169	0.35	
	성과활용 지원비	18,000	1.96	
	평가관리비	1,725	0.19	
간접비		81,935	8.93	91.67
합 계		916,936	100%	85.9

○ 과제수행 분담비율

자체수행(A)	공동수행(B)(공동연구)	외부수행				계(A+B+C)
		전문가활용	위탁연구	외부용역	소계(C)	
94.6 %	0 %	0 %	5.4 %	0 %	5.4%	100%

○ 인건비, 직접비와 간접비 등으로 편성하였음

8. 기타

<증빙자료>

가) 논문 : SCI 3건, 국내외학술지 3건, 학술발표 16건

나) 특허 : 국내출원 2건, 국외출원(미국) 1건

- 국내출원:
  출원번호 : PR20160086KR (자기정렬 SiC MOSFET 제조방법)
  출원번호 : PR20160356KR (정전기 방전 보호회로)
- 국외출원 : 미국, ETRI 관리번호 : PR20160356/US (정전기 방전 보호회로)

다) 소자/공정 규격서 (4건)

- Poly on SiC 식각 공정규격서 : DR03-P010
- SiC 트렌치 식각 공정규격서 : DR03-S051
- N2O 열처리 공정규격서 : FN14-N001
- N2O 열처리 공정규격서 : FN14-N002

라) 기술교류회/워크샵 개최 : 3건 (5/18, 8/25, 11/14)

- 전문가 초청세미나 : 4건 (기술교류 워크샵 보고서 참조)

  . 구상모 교수 : 광운대학교 (2016. 6. 9)

  . 최경근 박사 : 포항나노융합기술원 (2016. 6. 9)

  . 차호영 교수 : 홍익대학교 (2016. 8. 24)

  . 강진영 박사 : (주)세솔반도체 (2016. 11. 14)

마) 기술문서(ETRIware 전산시스템 등록건) : 40건 (TDP 20건, TM 20건)

1) 학술지 게재논문 (6건: SCI 3건, 비SCI 3건)

순번	논문 구분	학술지명	논문명	DOI	기여율	제1저자	SCI(E)
1	국외 학술지	ETRI Journal	Diode and MOSFET Properties of Trench-Gate-Type Super-Barrier Rectifier with P-Body Implantation Condition for Power System Application	http://dx.doi.org/10.4218/etrij.16.2515.0024	100%	Jongil Won	SCI
2	국외 학술지	Applied Physics Letters	Surface Al doping of 4H-SiC via low temperature annealing	http://dx.doi.org/10.1063/1.4958841	40%	Junbo Park	SCI
3	국외 학술지	Electronics Letters	Low Ron and high robustness ESD protection design for low-voltage power clamp application	10.1049/el.2016.2391	100%	Bobae Song	SCI
4	국외 학술지	Transactions on Electrical and Electronic Materials	High-Current Trench Gate DMOSFET Incorporating Current Sensing FET for Motor Driver Applications	http://dx.doi.org/10.4313/TEEM.2016.17.5.302	100%	Sanggi Kim	비SCI
5	국내 학술지	한국전기전자학회	모터구동용 회로 응용을 위한 대전력 전류 센싱 트렌치 게이트 MOSFET	http://dx.doi.org/10.7471/ikeee.2016.20.3.220	100%	김상기	비SCI
6	국내 학술지	한국전기전자학회	과도응답을 향상시킨 피드백 구조를 갖는 LDO 레귤레이터	http://dx.doi.org/10.7471/ikeee.2016.20.3.307	100%	박경현	비SCI

2) 학술대회 발표논문 (국외학술발표 3건, 국내학술발표 13건)

순번	논문 구분	학술대회 논문집명	논문명	DOI	제1저자	발표일
1	국외 학술 대회	ICEIC	Analysis of High-Density Trench Gate MOSFET Using Side-wall Spacer Technology	-	김상기	2016.01
2	국외 학술 대회	ICEIC	BCD Technology with an Integrated Trench Gate MOSFET for Smart Power IC	-	원종일	2016.01
3	국외 학술 대회	WASET	Analysis of Stacked SCR based ESD Protection Circuit With Low Trigger Voltage and Latch-up immunity	scholar.waset.org /1999.29/56482	박준걸	2016.10
4	국내 학술 대회	대한전자 공학회 하계학술대회	Fabrication and Measurement of 1700V Silicon Carbide Power Diode on 6-inch 4H-SiC Wafer	-	원종일	2016.06
5	국내 학술 대회	대한전자 공학회 하계학술대회	Characteristic of 2.3kV 4H-SiC Diode using Multi Space Modulated JTE Technology	-	김상기	2016.06
6	국내 학술 대회	대한전자 공학회 하계학술대회	낮은 Trigger 전압을 갖는 Gate Coupled LVTSCR에 관한 연구	-	박준걸	2016.06

7	국내 학술 대회	대한전자 공학회 추계학술대회	PNP 달링톤 구조를 이용한 GSTNMOS ESD 보호회로에 관한 연구	-	정진우	2016.11
8	국내 학술 대회	대한전자 공학회 추계학술대회	낮은 트리거 전압 기술을 이용한 MOSFET 기반 ESD 보호회로의 특성 비교에 관한 연구	-	정진우	2016.11
9	국내 학술 대회	대한전자 공학회 추계학술대회	4H-SiC JBS Diode의 Schottky 면적에 따른 전기적 특성에 관한 연구	-	원종일	2016.11
10	국내 학술 대회	대한전자 공학회 추계학술대회	High Holding Voltage 특성을 갖는 고전압용 SCR 기반 ESD 보호회로에 관한 연구	-	박준걸	2016.11
11	국내 학술 대회	대한전자 공학회 추계학술대회	Stack 기술을 적용한 LVTSCR 기반의 ESD 보호회로에 관한 연구	-	도경일	2016.11
12	국내 학술 대회	한국세라믹 학회 추계학술대회	Vertical SiC MOSFET Fabrication Using Self-align Process	-	박건식	2016.11
13	국내 학술 대회	한국세라믹 학회 추계학술대회	Fabrication of 1400V 4H-SiC Trench JBS Diode with Low Leakage Current	-	원종일	2016.11
14	국내 학술 대회	한국전기전자 학회 학술대회	트리거전압과 Latch-up 면역 특성을 갖는 SCR기반 ESD 보호회로에 관한 연구	-	도경일	2016.06
15	국내 학술 대회	한국전기전자 학회 의료전자 융합학술대회	파워클램프용 높은 홀딩전압을 갖는 SCR 기반 ESD 보호회로	-	박준걸	2016.09
16	국내 학술 대회	한국전기전자 학회 의료전자 융합학술대회	높은 성능을 갖는 Error Amp를 사용한 Capless LDO 레귤레이터	-	박경현	2016.09

3) 특허 (국내출원 2건, 국외출원 1건)

순번	출원(등록)국	출원(등록)구분	출원(등록)번호	발명의 명칭	기여율
1	대한민국	출원	PR20160086KR	자기정렬 SiC MOSFET 제조방법	100%
2	대한민국	출원	PR20160356KR	정전기 방전 보호회로	100%
3	미국	출원	PR20160356/US	정전기 방전 보호회로	100%

<증빙자료 1>

가) 학술지 (SCI 3편, 비SCI 3편)

1. Diode and MOSFET Properties of Trench-Gate-Type Super-Barrier Rectifier with P-Body Implantation Condition for Power System Application (ETRI Journal, Vol.38, No.2, p. 244-251, Apr. 2016, SCI저널, 원종일)

2. Surface Al doping of 4H-SiC via low temperature annealing (Appl. Phys. Lett., 109, p. 0.16043, 2016, SCI 저널, 박준보)

3. Low Ron and high robustness ESD protection design for low voltage power clamp (Electronics Letters, Vol.52, No.18, p. 1554-1555, Sep. 2016, SCI 저널, 송보배)

4. 모터구동용 회로 응용을 위한 대전력 전류 센싱 트렌치 게이트 MOSFET (전기전자학회 학술지, Vol. 20, No.3, p. 220-225, 2016, 비SCI, 김상기)

5. 과도응답을 향상시킨 피드백 구조를 갖는 LDO 레귤레이터 (전기전자학회 학술지, Vol.20, No.3, p. 307-309, 2016, 비SCI, 박경현)

6. High-Current Trench Gate DMOSFET Incorporating Current Sensing FET for Motor Driver Applications (TEEM, Vol.17, No.5, p. 301-304, Oct. 25, 2016, 비SCI, 김상기)

나) 학술발표 논문 (국내외 학술발표 16건)

1. Analysis of High-Density Trench Gate MOSFET Using Side-wall Spacer Technology (ICEIC, p. 751-752, Jan. 28, 2016, 국제학술발표, 김상기)

2. BCD Technology with an Integrated Trench Gate MOSFET for Smart Power IC (ICEIC, p. 745-746, Jan. 28, 2016, 국제학술발표, 원종일)

3. Analysis of Stacked SCR based ESD Protection Circuit With Low Trigger Voltage and Latch-up immunity (Waset, p.766-769, 2016, 국제학술발표, 박준걸)

4. Fabrication and Measurement of 1700V Silicon Carbide Power Diode on 6-inch 4H-SiC Wafer (2016, 대한전자공학회, 하계종합학술대회, 원종일)

5. Characteristic of 2.3kV 4H-SiC Diode using Multi Space Modulated JTE Technology (2016, 대한전자공학회, 하계종합학술대회, 김상기)

6. 낮은 Trigger 전압을 갖는 Gate Coupled LVTSCR에 관한 연구 (2016, 대한전자공학회, 하계종합학술대회, 박준걸)

7. PNP 달링톤 구조를 이용한 GSTNMOS ESD 보호회로에 관한 연구 (2016, 대한전자공학회, 추계학술대회, 정진우)

8. 낮은 트리거 전압 기술을 이용한 MOSFET 기반 ESD 보호회로의 특성 비교에 관한 연구 (2016, 대한전자공학회, 추계학술대회, 정진우)

9. 4H-SiC JBS Diode의 Schottky 면적에 따른 전기적 특성에 관한 연구 (2016, 대한전자공학회, 추계학술대회, 원종일)

10. High Holding Voltage 특성을 갖는 고전압용 SCR 기반 ESD 보호회로에 관한 연구 (2016, 대한전자공학회, 추계학술대회, 박준걸)

11. Stack 기술을 적용한 LVTSCR 기반의 ESD 보호회로에 관한 연구 (2016, 대한전자공학회, 추계학술대회, 도경일)

12. Vertical SiC MOSFET Fabrication Using Self-align Process (2016, 한국세라믹학회, 추계학술대회, 박건식)

13. Fabrication of 1400V 4H-SiC Trench JBS Diode with Low Leakage Current (2016, 한국세라믹학회, 추계학술대회, 원종일)

14. 트리거전압과 Latch-up 면역 특성을 갖는 SCR기반 ESD 보호회로에 관한 연구 (2016, 한국전기전자학회, 학술대회, 도경일)

15. 파워클램프용 높은 홀딩전압을 갖는 SCR 기반 ESD 보호회로 (2016, 한국전기전자학회 의료전자 융합 학술대회, 박준걸)

16. 높은 성능을 갖는 Error Amp를 사용한 Capless LDO 레귤레이터 (2016, 전기전자학회 의료전자 융합 학술대회, 박경현)

첨부 : 학술지 (SCI 논문 1)

Diode and MOSFET Properties of Trench-Gate-Type Super-Barrier Rectifier with P-Body Implantation Condition for Power System Application

Jong Il Won, Kun Sik Park, Doo Hyung Cho, Jin Gun Koo, Sang Gi Kim, and Jin Ho Lee

In this paper, we investigate the electrical characteristics of two trench-gate-type super-barrier rectifiers (TSBRs) under different p-body implantation conditions (low and high). Also, design considerations for the TSBRs are discussed in this paper. The TSBRs' electrical properties depend strongly on their respective p-body implantation conditions. In the case of the TSBR with a low p-body implantation condition, it exhibits MOSFET-like properties, such as a low forward voltage (V_F) drop, high reverse leakage current, and a low peak reverse recovery current owing to a majority carrier operation. However, in the case of the TSBR with a high p-body implantation condition, it exhibits pn junction diode–like properties, such as a high V_F, low reverse leakage current, and high peak reverse recovery current owing to a minority carrier operation. As a result, the TSBR with a low p-body implantation condition is capable of operating as a MOSFET, and the TSBR with a high p-body implantation condition is capable of operating as either a pn junction diode or a MOSFET, but not both at the same time.

Keywords: Schottky diode, pn junction diode, super-barrier rectifier, power device, SBR, TDMOS.

Manuscript received July 30, 2015; revised Feb. 19, 2016; accepted Mar. 2, 2016.

Jong Il Won (corresponding author, mosiho@etri.re.kr), Kun Sik Park (ksmik@etri.re.kr), Jin Gun Koo (jgkoo@etri.re.kr), Sang Gi Kim (sgkim@etri.re.kr), and Jin Ho Lee (leejinho@etri.re.kr) are with the ICT Materials & Components Research Laboratory, ETRI, Daejeon, Rep. of Korea.

Doo Hyung Cho (cdhengak@naver.com) is with the Department of Electronic Engineering, Sogang University, Seoul, Rep. of Korea.

I. Introduction

With the rapidly increasing demands pertaining to high-voltage applications in modern power electronic systems, such as automotive, power management integration circuit (PMIC), and power distribution applications, power devices (for example, rectifiers, MOSFETs, and IGBTs) have become widely used in today's power applications.

A power rectifier (power diode) with improved performance is considered a major device in modern power applications. For an improved performance of the power application, a power rectifier needs the following requirements: a low forward voltage drop (V_F), low on-resistance (R_{ON}), low reverse leakage current, fast switching speed (t_{rr}), high reverse breakdown voltage, and high temperature reliability [1]–[4].

In general, two families of rectifiers (pn junction and Schottky) are widely used for power rectifiers. A pn (PIN) junction rectifier has several advantages, such as a low leakage current and high temperature stability, but has a slow t_{rr} and high V_F owing to a minority carrier operation and high built-in potential [5]–[11]. Moreover, in the case of a Schottky rectifier, it can achieve a high-speed operation and low V_F properties as owing to a majority carrier operation, but has a particularly high leakage current at high temperature. To resolve the problem of having two different families, the super-barrier rectifier (SBR) concept was introduced [1], [2], where a super barrier for a majority carrier operation is created without an unreliable Schottky contact (Fig. 1). In an SBR device, the

© 2016 ETRI

첨부 : 학술지 (SCI 논문 2)

APPLIED PHYSICS LETTERS 109, 031603 (2016)

Surface Al doping of 4H-SiC via low temperature annealing

Junbo Park,[1] Ki-hwan Kim,[1,2] Young-rak Park,[1] Minki Kim,[1] Hyungseok Lee,[1] Chi-Hoon Jun,[1] Sangmo Koo,[2] and Sang Choon Ko[1]
[1]*Electronics and Telecommunication Research Institute (ETRI), Daejeon 305-700, South Korea*
[2]*Department of Electronic Material Engineering, Kwangwoon University, Seoul 139-701, South Korea*

(Received 4 April 2016; accepted 3 July 2016; published online 21 July 2016)

We present a method of forming shallow *p*-doping on a 4H-SiC surface by depositing a thin Al layer ($d = 5$ nm) and then thermally annealing it at 1000 °C for 10 min. A secondary ion mass spectrometry analysis of the annealed Al/SiC sample reveals an Al concentration in excess of 10^{17} cm^{-3} up to a depth of $d \leq 250$ nm. I–V measurements and CV characterizations of Ti-SiC Schottky barrier diodes (SBDs) fabricated on a *n*-type SiC epi-wafer indicate that the shallow Al doping increases the built-in potential of the junction and the barrier height by $\Delta V_{bi} = 0.51$ eV and $\Delta\phi_B = 0.26$ eV, respectively. Assuming a rectangular doping profile, calculations of the built-in voltage shift and the Schottky barrier height indicate that partial dopant activation (*activation ratio* ~2%) can induce the observed barrier height shift. The shallow doping method was then used to fabricate junction terminations in SBDs which increased the breakdown voltage and reduced the reverse leakage current. Technology CAD simulations of the SBD with and without doping verify that a reduction of peak electric field can explain the improvement of the breakdown voltage. *Published by AIP Publishing.*
[http://dx.doi.org/10.1063/1.4958841]

In recent years, it has become apparent that SiC may replace Si in power electronics applications due to its large band gap (4H-SiC, 3.26 eV), high breakdown field ($E_c = 2.8$ MV/cm), high saturation electron velocity ($v_s = 2.2 \times 10^7$ m/s), and high thermal conductivity (3.3–4.9 W/cm^{-1}K^{-1}).[1] To form the deep junctions required for fabricating SiC devices, however, it is necessary to implant dopants at very high energies (≤MeV)[2] and to anneal the implanted samples at a high temperature (~1600 °C).[3] Recent experimental works on gate oxide treatments,[4–7] however, have shown that the diffusion of *n*-type dopants into the gate channel during relatively low temperature annealing (~1000 °C) can result in surface doping of the SiC epi-layer. Surface trap density and temperature dependent measurements of gate mobility suggest that N_2O treatment and phosphor-silicate glass (PSG) formation, two methods used widely in gate-oxide treatment, not only improve gate mobility by passivating surface defects but also by counter-doping the *p*-channel with *n*-type dopants (N and P).[6] In a recent work, Fiorenza *et al.* used scanning capacitance microscopy to verify the presence of dopants and the degree of dopant activation within the counter-doped region.[7] Further experiments that measured the mobility of gate channels, which had been deliberately doped using ion-implantation, confirmed the hypothesis that N_2O and PSG treated gate channels are indeed counter-doped with *n*-type dopants.[8–10] This raises the possibility that, instead of using the traditional ion implantation method, we can anneal SiC at relatively low temperatures while the SiC epi-layer is in contact with a dopant material for the purpose of fabricating shallow junctions.

To explore the possibility of doping via annealing, we studied the Al doping process in the *n*-type 4H-SiC as induced by low temperature annealing. In this paper, we demonstrate that it is possible to lightly dope the SiC surface by depositing a thin Al layer on the SiC surface and subsequently annealing the sample at $T_{anneal} = 1000$ °C. To investigate the doping process, we first examined the impurity profile of the shallow doped SiC sample using secondary ion mass spectrometer (SIMS) analysis. To electrically characterize the Al doping level, we fabricated Schottky barrier diodes (SBDs) on an Al doped SiC surface and measured the shift in the built-in voltage and in the Schottky barrier height induced by the surface doping. Both measurements helped constrain the range of possible values for the doping depth and the activation level of the dopant within the SiC wafer. As an indirect method of verifying the existence of *p*-doping, we fabricated SBDs using Al dopant in SiC as the junction termination extension (JTE). The Al JTE improved the breakdown voltage of the device, consistent with the results from Technology CAD (TCAD) simulations of the device with the proposed dopant profile. Numerical simulations confirmed that the JTE reduces the peak electric field near the junction edge.

To study the extent of the Al impurity distribution within the SiC epi-layer, we carried out a SIMS analysis of an annealed Al/SiC sample. The sample was diced from a SiC epi-wafer with a 16 μm *n*-type epi-layer doped at $N_D = 7.8 \times 10^{15}$ cm^{-3}. The wafer was initially cleaned in Piranha solution (H_2SO_4:H_2O = 4:1) and subsequently treated with a 6:1 Buffered Oxide Etchant (BOE) and diluted HCl solution (10:1) to remove any native oxide and metallic particles. The sample was then immediately transferred to an e-beam evaporator to minimize the formation of native oxide during the transfer. Next, we deposited a 5 nm thick Al film on the sample using e-beam evaporation, which was subsequently annealed at 1000 °C for 10 min in N_2 using a rapid thermal annealing method. Upon annealing, we cleaned the sample using a 6:1 BOE and 10:1 HCl solution to remove any residual Al or Al_2O_3 layer that may have formed on the SiC surface.

We made SIMS measurements on the sample, using an O^{2+} ion source ($I_{beam} = 200$ nA) to achieve a low detectability

[...] AIP Publishing content is subject to the terms at: https://publishing.aip.org/authors/rights-and-permissions. Downloaded to IP: 175.204.37.20 On: Thu, 12 Nov 2020 ...

첨부 : 학술지 (SCI 논문 3)

Low Ron and high robustness ESD protection design for low-voltage power clamp application

BoBae Song✉ and YongSeo Koo

An electrostatic discharge (ESD) protection circuit with novel structure based on a silicon-controlled rectifier (SCR) is proposed for 5 V ESD protection of integrated circuits. The proposed ESD protection circuit has large current driving capacity due to its low on-resistance and high ESD robustness in comparison with the conventional SCR-based ESD protection circuit. The conventional SCR-based ESD protection circuit and the proposed ESD protection circuit were fabricated using a 0.18 μm bipolar CMOS-double diffused metal-oxide semiconductor transistor (DMOS) process, and their electrical characteristics and ESD robustness were comparatively analysed using transmission line pulse measurements.

Introduction: As semiconductor products require faster performance and less power consumption, the development of new devices inevitably faces increasing problems of electrostatic destruction. In cases of electrostatic destruction, oxide insulation films, metal electrodes, and junction surfaces are destroyed by the heat generated when electrostatic discharge (ESD) current is discharged due to thinning of the oxide insulation films [1]. To avoid these effects, ESD protection circuits based on silicon-controlled rectifier (SCR) are widely used. The SCR exhibits excellent robustness by discharging ESD current into the silicon substrate. However, due to its long discharge paths the SCR has high on-resistance and a low holding voltage of 2 V, which is the turn-on voltage of NPN/PNP bipolar junction transistors (BJTs) [2]. In addition, the SCR has high trigger voltage of 20 V or higher due to the avalanche breakdown voltage between the n-type and p-type wells. As a result, it is difficult to incorporate SCR in the low supply voltage integrated circuit since the high trigger voltage can destroy the internal core circuit. In addition, due to low holding voltage latch-up phenomenon can be caused by overshoot voltage and noise. This will result in large current through the ESD protection circuit, which can lead to thermal runaway and consequently destruction of the integrated circuit [3].

Proposed ESD protection circuit: Fig. 1 shows cross-sectional view and circuit diagram of the proposed ESD protection circuit. In the proposed SCR-based ESD protection, the trigger voltage is lowered by inserting a grounded-gate NMOS (GGNMOS) to force the avalanche breakdown, conventionally occurring in the N-well/P-well junction of the SCR, to occur in the N+ diffusion region (drain end of GGNMOS)/P-well. In addition, a second parasitic PNP BJT (PNP2) is operated in parallel through an additional P+ diffusion region (anode)/P-well/P+ diffusion region (cathode) (Fig. 1). PNP2 forms additional parallel discharge path reducing on-resistance and increasing robustness since the heat is consumed in larger volume.




Fig. 1 *Cross-sectional view of proposed SCR-based ESD protection circuit*

In the proposed circuit when the voltage of the anode is increased due to entering ESD current, increased electric field causes avalanche breakdown which generates electron-hole pairs in the N+ diffusion region (drain of GGNMOS)/P-well junction. Electrons are discharged to the anode through the N-well, and holes move to cathode through the P-well increasing its potential. When the potential of the P-well becomes greater than potential of internal electric field in the P-well/N + cathode junctions, the two junctions become forward biased and the parasitic NPN BJT is turned on. Since in the proposed structure the N-well serves as the base of both PNP BJTs PNP1 and PNP2, the current of the parasitic PNP1 causes voltage drop by R_{NW} and supplies base current to both PNP BJTs (PNP1, PNP2). Thus, both parasitic BJTs (PNP1, PNP2) are turned on.

Results and discussion: Verification of electrical characteristics and robustness of the proposed ESD protection was performed using transmission line pulse (TLP) measurement method with 10 ns rise time and 100 ns pulse width.





Fig. 2 *TLP I–V curves of conventional SCR and proposed ESD protection circuit with optimised design variables*






Fig. 3 *TLP I–V characteristic curves of proposed ESD protection circuit according to changes in*
a D1 design variable
b D2 design variable

첨부 : 학술지 (비SCI 논문 1)

ISSN: 1226-7244 (Print)
ISSN: 2288-243X (Online)
논문번호 16-03-02
12

j.inst.Korean.electr.electron.eng.Vol.20,No.3,220-225,September 2016
http://dx.doi.org/10.7471/ikeee.2016.20.3.220

모터구동 회로 응용을 위한 대전력 전류 센싱 트렌치 게이트 MOSFET

Current Sensing Trench Gate Power MOSFET for Motor Driver Applications

김 상 기*, 박 훈 수**★, 원 종 일*, 구 진 근*, 노 태 문*, 양 일 석*, 박 종 문*

Sang-Gi Kim*, Hoon-Soo Park**★, Jong-Il Won*, Jin-Gun Koo*, Tae-Moon Roh*, Yil-Suk Yang*, Jong-Moon Park*

Abstract

In this paer, low on-resistance and high-power trench gate MOSFET (Metal-Oxide-Silicon Field Effect Transistor) incorporating current sensing FET (Field Effect Transistor) is proposed and evaluated. The trench gate power MOSFET was fabricated with 0.6 ㎛ trench width and 3.0 ㎛ cell pitch. Compared with the main switching MOSFET, the on-chip current sensing FET has the same device structure and geometry. In order to improve cell density and device reliability, self-aligned trench etching and hydrogen annealing techniques were performed. Moreover, maintaining low threshold voltage and simultaneously improving gate oxide reliability, the stacked gate oxide structure combining thermal and CVD (chemical vapor deposition) oxides was adopted. The on-resistance and breakdown voltage of the high density trench gate device were evaluated 24 mΩ and 100 V, respectively. The measured current sensing ratio and it's variation depending on the gate voltage were approximately 70:1 and less than 5.6 %.

요 약

본 논문은 전류 센싱 FET가 내장되어 있고 온-저항이 낮으며 고전류 구동이 가능한 트렌치 게이트 고 전력 MOSFET을 제안하고 전기적 특성을 분석하였다. 트렌치 게이트 전력 소자는 트렌치 폭 0.6 ㎛, 셀 피치 3.0 ㎛로 제작하였으며 내장된 전류 센싱 FET는 주 전력 MOSFET와 같은 구조이다. 트렌치 게이트 MOSFET의 집적도와 신뢰성을 향상시키기 위하여 자체 정렬 트렌치 식각 기술과 수소 어닐링 기술을 적용하였다. 또한, 문턱전압을 낮게 유지하고 게이트 산화막의 신뢰성을 증가시키기 위하여 열 산화막과 CVD 산화막을 결합한 적층 게이트 산화막 구조를 적용하였다. 실험결과 고밀도 트렌치 게이트 소자의 온-저항은 24 mΩ, 항복 전압은 100 V로 측정되었다. 측정한 전류 센싱 비율은 약 70 정도이며 게이트 전압변화에 대한 전류 센싱 변화율은 약 5.6 % 이하로 나타났다.

Key words :Trench Gate MOSFET, Current Sensing FET, Trench Gate, Trench Etching, Power MOSFET

---

* ICT materials & Convergence & Resaerch Lab. ETRI
** Dept. of Green Energy Engineering, Uiduk University
★ Corresponding author
Email: hspark@uu.ac.kr, Tel: 054-760-1634144

※ Acknowledgement
This work was supported by ETRI R&D program (The title of research project: Development of SiC based trench type next generation power device, 16ZB1610) funded by the government of Korea.
Manuscript received Jun. 10, 2016 revised Sep. 22, 2016 ; accepted Sep. 28, 2016

This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

첨부 : 학술지 (비SCI 논문 2)

ISSN: 1226-7244 (Print)
ISSN: 2288-243X (Online)
논문번호 16-03-16

j.inst.Korean.electr.electron.eng.Vol.20,No.3,307-309,September 2016
http://dx.doi.org/10.7471/ikeee.2016.20.3.307
99

과도응답을 향상시킨 피드백 구조를 갖는 LDO 레귤레이터

LDO Regulator with Feedback Network Improved Transient Response

박 경 현*, 권 민 주*, 구 용 서*, 류 석 원**★

Kyeong-Hyeon Park*, Min-Ju Kwon*, Yong-Seo Koo*, Seok-Won Yoo**★

Abstract

In this paper, we propose LDO regulator with improved transient using a simple feedback structure in conventional LDO regulator. This proposed circuit has the feedback structure which reduces the response time of overshoot appeared in the output of conventional LDO regulator. Therefore, this LDO regulator can be a more stable operation. Thus, the proposed feedback structure is to operate such as conventional LDO regulator without changing the area, it complements the disadvantage of LDO regulator with noise in the output. This circuit was designed to using a Dongbu Hitek 0.18um CMOS process.

요 약

본 논문에서는 기존 LDO 레귤레이터에서 간단한 피드백 구조를 이용하여 과도응답을 향상시킨 LDO 레귤레이터를 제안한다. 이 제안된 회로는 기존 LDO 레귤레이터에서 나타나는 오버슈트의 응답시간을 감소시켜 더 안정적인 동작을 하도록 하는 피드백 구조를 갖는다. 제안 된 피드백 구조는 큰 면적의 변화 없이 기존 LDO 레귤레이터와 같은 동작을 하며, 출력에서의 노이즈를 갖는 LDO 레귤레이터의 단점을 보완한다. 설계한 회로는 동부 하이텍의 0.18um CMOS 공정을 이용하였다.

Key words : Feedback, NMOS, Overshoot, LDO Regulator, Transient response

* Dept. of Electronics Engineering, DanKook University
** Dept. of Computer Science, Seokyeong University
★ Corresponding author
031-8005-3625 , parkkh1935@naver.com

*Acknowledgment
This work was supported by ETRI R&D Program("Development of SIC based Trench type next generation power device", "15ZB1600") funded By the Government of Korea and Institute for Information & communications Technology Promotion(IITP) grant funded by the Korea government(MSIP) (No.B0186-16-1001,Form factor-free Multi Input and output Power Module Technology for Wearable Devices)
Manuscript received Sep. 20, 2016; revised Sep. 23,2016 ; accepted Sep. 28, 2016

This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

Ⅰ. 서론

최근 스마트폰과 같은 배터리를 기반으로 하는 휴대용 전자기기의 사용이 증가하면서 전력관리 집적회로인 PMIC(Power Management IC)의 중요성이 강조되고 있다. 또한 휴대용 전자기기를 사용함에 있어 안정적인 동작이 가능하도록 하는데 있어 문제되는 노이즈문제에 대한 연구와 개발이 이뤄지고 있다. PMIC는 선형 레귤레이터와 스위칭 레귤레이터로 나뉘며 그 중 LDO 레귤레이터는 선형 레귤레이터에 속한다.

이 논문에서 제안한 LDO 레귤레이터는 비교적 간단한 Feedback 구조를 통해 과도응답 특성을 향상시킨다. 출력 부분에서의 Overshoot를 억제시켜줌으로써 더 안정적인 동작을 얻도록 제안하

첨부 : 학술지 (비SCI 논문 3)

TRANSACTIONS ON ELECTRICAL AND ELECTRONIC MATERIALS
Vol. 17, No. 5, pp. 302-305, October 25, 2016

Regular Paper

pISSN: 1229-7607 eISSN: 2092-7592
DOI: http://dx.doi.org/10.4313/TEEM.2016.17.5.302
OAK Central: http://central.oak.go.kr

High-Current Trench Gate DMOSFET Incorporating Current Sensing FET for Motor Driver Applications

Sang-Gi Kim, Jong-Il Won, Jin-Gun Koo, Yil-Suk Yang, and Jong-Moon Park
Electronics and Telecommunications Research Institute, Daejeon 34129, Korea

Hoon-Soo Park†
Department of Green Energy Engineering, Uiduk University, Gyeongju 38004, Korea

Sang-Hoon Chai
Department of Electronic Engineering, Hoseo University, Asan 31499, Korea

Received April 27, 2016; Revised August 30, 2016; Accepted August 31, 2016

In this paper, a low on-resistance and high current driving capability trench gate power metal-oxide-semiconductor field-effect transistor (MOSFET) incorporating a current sensing feature is proposed and evaluated. In order to realize higher cell density, higher current driving capability, cost-effective production, and higher reliability, self-aligned trench etching and hydrogen annealing techniques are developed. While maintaining low threshold voltage and simultaneously improving gate oxide integrity, the double-layer gate oxide technology was adapted. The trench gate power MOSFET was designed with a 0.6 μm trench width and 3.0 μm cell pitch. The evaluated on-resistance and breakdown voltage of the device were less than 24 mΩ and 105 V, respectively. The measured sensing ratio was approximately 70:1. Sensing ratio variations depending on the gate applied voltage of 4 V ~ 10 V were less than 5.6%.

Keywords: Power MOSFET, Trench gate MOSFET, Current sensing FET, Current sensing ratio, Trench etching

1. INTRODUCTION

Current sensing power metal-oxide-semiconductor field-effect transistors (MOSFETs) provide a highly effective method of measuring load current in power electronic circuits. Current sensing is an essential function and necessary for precision closed-loop control applications such as motor control, communications infrastructure, and power management circuits. Accurate current monitoring provides designers with critical instantaneous information, such as motor torque, the efficiency of a dc-to-dc converter, the biased current of a power transistor, or diagnostic information [1]. The current sensing power MOSFET incorporating a current sensing feature provides a simple circuit solution for over current protection without any additional sensing elements and offers a low loss method of measuring the load current, eliminating the need for a shunt resistor [2,3]. The current sensing operation is based on the principle of matched devices in integrated circuits. The current sensing power MOSFET essentially comprises two matched power MOSFETs: the main switching power MOSFET and a much smaller sensing MOSFET. These devices are implemented with relatively the same device structure, although they have separated source pins. The ratio of switching cells to sense cells is very large, and when the current flows through the main MOSFET, a much smaller current is produced through the sensing MOSFET. Therefore, the use of an internal sensing field-effect transistor (FET) to monitor the current through the load switch provides an effective way to implement lossless and low cost monitoring and to protect circuits.

In this paper, we propose and evaluate a high-density and

† Author to whom all correspondence should be addressed:
E-mail: hspark@uu.ac.kr

Copyright ©2016 KIEEME. All rights reserved.
This is an open-access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

첨부 : 국내외 학술발표 논문 1

P3-06

Analysis of High-Density Trench Gate MOSFET Using Side-Wall Spacer Technology

S. G. Kim, J. I. Won, J. G. Koo, J. H. Lee
IT Convergence Components Technology Research Section
ETRI
Daejeon, Korea
sgkim@etri.re.kr

H. S. Park
Dept. of Green Energy Eng., Uiduk Univ.
Geongju, Korea

Abstract— **This paper describes electrical characteristics such as on-resistance, output driving current, breakdown voltage and gate oxide. In order to improve the integration density of trench gate MOSFET, we adopt novel oxide spacer and self-aligned techniques using 4 mask layers. The fabricated device with 300 nano-meter trench width and 3.3 ㎛ cell pitch showed a low specific on-resistance of 0.4 mΩ·cm² under a breakdown voltage of 114V. The variation of current driving capability depending on cell density was also investigated.**


Keywords-component; Trench gate MOSFET, Power MOSFET On-resistance, Cell pitch

I. INTRODUCTION

A trench gate MOSFET is considered to be the most preferred power device for medium to low voltage power applications. These are used extensively in motor control, DC-DC converters and power management systems. In all these applications, low on-state resistance is the prime requirement to reduce the conduction power loss and forward voltage drop [1-2]. In a Trench FET, the MOS channels are designed along the vertical walls of the trenches, which allows for a high density of channels per silicon unit area. Also by eliminating the parasitic JFET effect, the cell pitch can be made small, reducing the specific on-resistance. Recently, rapid reductions of on-state resistance and process step of power MOSFET have been progressed, especially in low voltage less than 50V [3-5]. In this paper, a novel process technique for fabricating a high density n-channel trench gate power MOSFET using 4 mask layers with oxide spacers and self-aligned techniques was proposed. These process techniques enable the effective shrink of device dimensions in trench width and source to p-body regions and result in the increase of cell density as well as cost-effective production. The electrical characteristics of the high-density trench gate in this work were investigated in detail.

II. PROCESS DESCRIPTION

The important process steps to implement the device are followed by; 1) p-well formation by boron implantation (~2.4E13/cm²) and drive-in, 2) TEOS oxide spacer formation. This side wall spacer can be available to form the narrow trench width and reduce mask step. 3) etching of the n-epi silicon to define depth of 1.8μm trenches, 4) removal of the TEOS spacer and hydrogen annealing at 950℃ to round and smooth the trench corner, and followed by the growth and removal of sacrificial oxide to remove the defects before the 50nm-thick gate oxide growth. Due to the hydrogen annealing process, silicon migration phenomena in the trenched silicon result in the trench corner rounding. These silicon migration phenomena could improve the gate oxide reliability of trench MOSFETs, 5) after deposition of polysilicon and $POCl_3$ doping to fill the trench, etch-back planarization of the doped polysilicon and arsenic ion implantation, 6) deposition and etch-back of O_3-TEOS oxide and boron ion was implanted for p+ body contact and self-aligned the source contact to the trench. The p-base, n^+-source, and trench gate regions were formed by the same mask layer, which made it possible to reduce the process steps. and 7) final front and backside metallization were done. SEM photographs which show unit cell and parallel combined TDMOSFETs. with cell pitch of 3.3μm are presented in Fig. 1. A unit cell with a cell pitch of 3.3μm and a channel density of more than 100 Mcell/in² are obtained.



(a) (b)

Fig. 1. SEM views of trench structures (a) unit cell of TDMOSFET (b) parallel combined TDMOSFETs

III. EXPERIMENTAL RESULTS AND DISCUSSIONS

The output current-voltage characteristic of TDMOSFET with a 1M cells is shown in Fig. 2, which is measured under the pulsed drain bias conditions. From the I-V characteristic, the on-resistance of 0.4mΩ.cm² is achieved at the gate and drain voltages of 3V and 10V, respectively. The corresponding specific on-resistance is 0.4mΩ.cm² is estimated about 45% lower than that of conventional device fabricated by a cell pitch of 7.4 μm and by using 6 mask layers.

첨부 : 국내외 학술발표 논문 2

P3-03

BCD Technology with an integrated Trench Gate MOSFET for Smart Power IC

Jongil Won, Jingun Koo, Kunsik Park, Doohyung Cho and Sanggi Kim
IT Convergence Components Technology Research Section
ETRI
Daejeon, Korea
moseho@etri.re.kr

Abstract—***In this paper, we present a new Bipolar-CMOS-DMOS (BCD) technology that is integrated with a trench gate DMOS (TDMOS) on a single chip An integration of power function (TDMOS) and control/ analog IC function (CMOS, BJT) is performed through a junction isolation technique using two epitaxial growths. BCD devices with a thick gate oxide (BV_{GS}=23V) have been successfully integrated in a single chip. The isolation breakdown voltage of 65V has been obtained, which is larger than the blocking voltage of power block. The trench-gate DMOS has a specific on-resistance of 20mΩ and a forward blocking voltage of 54.8V.***

Keywords-component; BCD, TDMOS, Breakdown Voltage, Single chip

I. INTRODUCTION

The monolithic integration of power device, bipolar and standard CMOS function using BCD process technology, the so-called smart power IC has become increasingly widespread. Smart power ICs produced using different kinds of IC process architectures, are of increasing importance and provide an improved performance, increased functionality, enhanced reliability and compact solutions for application in consumer, automotive, motor control, PMICs. These applications require a power device with a high performance and a low on-resistance and small silicon area. To add power to a smart power IC, the best way is to use a power DMOS device [1-3]. Lateral DMOS (LDMOS) power devices are widely used as output drivers. However, due to a high on-resistance, LDMOS has a low current driving capability and consumes a relatively large silicon area [4]. To shrink the chip area and decrease the on resistance, the power device the smart power ICs should be optimized in the vertical direction which is key factor for success. There are two main types of vertical direction power MOSFETs, a Planar MOSFET and a trench MOSFET. Trench MOSFETs are the state of the art in discrete MOSFET technologies as there is no JFET region in the structure enabling a significant reduction of the internal resistance when compared with a planar MOSFET [5]. Therefore, the combination of trench gate MOSFET, standard CMOS and bipolar, monolithically integrated on a single chip, can bring about benefits of chip area, cost and system performance. This paper presents a new BCD technology integrated with a trench gate MOSFET on a single chip for various analog high-power applications.

Identify applicable sponsor/s here. If no sponsors, delete this text box. (sponsors)

II. PROCESS SUMMARY AND DEVICE STRUCTURE

A new BCD process consists of 15 masking steps and standard LOCOS/junction isolation for bipolar and CMOS block. It is based on a standard CMOS process where there are three additional masks, which are DNWELL, PBODY and TIS for a trench gate MOSFET. Figure 1 shows a cross-section of the new BCD structure. The starting material is a double epitaxial layer grown on a heavily doped N+ substrate. The double epitaxial layer was created by forming a p-type epitaxial layer on an n-type epitaxial layer. It provides a process for making BCD devices incorporating reduced handling and loading procedures to minimize device contamination [6-8]. A summary of the key process steps is as follows. 1) DNWELL formation, 2) N/PWELL formation for CMOS, 3) PBODY of TDMOS, 4) P- and N-drift formation of an extended drain CMOS, 5) TDMOS gate, 6) LOCOS isolation between each devices, 7) CMOS gate, 8) N/PSD, 9) contact and metal, and 10) backside process.




Figure 1. Cross Section of New BCD Technology

III. EXPERIMENTAL RESULTS

The electrical characteristics (off-state I-V curve: breakdown voltage, on-state I-V curve, threshold voltage, on-resistance with gate bias, etc.) of the fabricated device were measured with a 370 Curve Tracer, a 4156 Semiconductor Parameter Analyzer and a 5300HX Semiconductor Tester.

A. TDMOS Characteristics

The TDMOS was designed as a rectangular cell. The source and body regions are electrically shorted by a common contact. The drain is located on the backside of the wafer. The

첨부 : 국내외 학술발표 논문 3

Analysis of Stacked SCR based ESD Protection Circuit with Low Trigger Voltage and Latch-up immunity

Jun-geol Park, Kyoung-il Do, Min-ju Kwon, Kyung-hyun Park, Yong-seo Koo*

***Abstract*—In this paper, we proposed the novel SCR (Silicon Controlled Rectifier)-based ESD (Electrostatic Discharge) protection circuit for latch-up immunity. The proposed circuit has a lower trigger voltage and a higher holding voltage characteristic by using the Zener diode structure. These characteristics prevent latch-up problem in normal operating conditions. The proposed circuit was analyzed to figure out the electrical characteristics by the variations of design parameters D1, D2, and stack technology to obtain the n-fold electrical characteristics. The simulations are accomplished by using the Synopsys TCAD simulator. When using the stack technology, 2-stack has the holding voltage of 6.9 V and 3-stack has the holding voltage of 10.9 V.**

***Keywords*— ESD, SCR, Trigger Voltage, Holding Voltage, Power Clamp**

I. Introduction

ESD (Electrostatic Discharge) is the electric phenomenon caused by contact. ESD can create electric sparks, causing harmful effects to ICs (Integrated Circuits). The ESD/EOS (Electrical Overstress) is about 35% of all the IC failures [1]. In addition, with the demand for the low power and high performance in the market, the ESD protection circuit has been the one of standards for the reliability evaluation about ICs. But, as the semiconductor process technologies for the high integration of ICs have been developed, the chip size has been minimized. Such a trend causes the serious problems of ESD event more frequently. To prevent the ESD failures, R&D (Research and Development) for the ESD protection circuits for the power clamp was conducted by many researchers. the common ESD protection circuits are the diode, ggNMOS (gate-grounded NMOS), SCR, BJT, and so on. The ggNMOS is the simplest structure for the ESD protection, but it has the low current driving capability. For the performance of the same robustness, the ggNMOS has to consume a relatively large silicon area [2]. On the other hand, SCR and SCR-based ESD protection circuits are able to have a current path inside the silicon substrate when discharging the ESD surge because SCR has the high current driving capacity per area due to the positive feedback of the parasitic NPN/PNP bipolar transistor. SCR, however, is vulnerable to latch up in the high voltage applications because it has a low holding voltage of about 2 V which is a turn-on voltage of about 20 V [3]. Such a latch-up issue can be prevented by increasing the holding voltage as the transformation and the modification of the structure. Normally, SCR is known as the device for the difficult design in high voltage applications [4]-[7]. In this paper, we will propose the stacked SCR-based ESD protection circuit using a Zener diode structure for a lower trigger voltage and a higher holding voltage. The stack technology is used for the n-fold electrical characteristics. The electrical characteristics are investigated by the Synopsys TCAD simulations.

Jun-geol Park, Kyoung-il Do, Min-ju Kwon, Kyung-hyun Park is with the Department of Electronics & Electrical Engineering University of Dankook, 126 Jukjeon-dong, Suji-gu, Yongin-si, Gyeonggi-do, 448-701, Korea.

Yong-Seo Koo* is with the Department of Electronics & Electrical Engineering University of Dankook, 126 Jukjeon-dong, Suji-gu, Yongin-si, Gyeonggi-do, 448-701, Korea (Corresponding author, e-mail: yskoo@dankook.ac.kr)

II. Proposed SCR-Based ESD Protection Circuits with Stack Technology

A. SCR-based ESD protection circuit

Fig. 1 shows the cross section of conventional SCR. Rp, Rn in the Fig. 1 mean the parasitic resistance of P-well and N-well, respectively. In the normal state, the junction between N-well and P-well is reversely biased. Therefore, the SCR can be not turned on. When the ESD surge is applied to the anode terminal, the potential of N-well increases through the N+ implantation region connected to the anode. As the potential of N-well is higher than the breakdown voltage, the junction goes into avalanche breakdown. Generated EHP (Electron-Hole Pair) current makes the parasitic NPN bipolar transistor turns on. The current of NPN BJT flows into the N-well and makes the voltage-drop in the base region of the parasitic PNP bipolar transistor, as the results, makes the PNP BJT turns on. The current flow of PNP BJT makes the base current of NPN BJT higher. The repetition of such behaviors causes the positive feedback, the NPN/PNP transistors operate in latch mode, and make the discharge path of the ESD current inside the silicon substrate.




Fig. 1 Cross section of conventional SCR for ESD protection

Fig. 2 is the cross-sectional view of the proposed SCR-based ESD protection circuit. The conventional SCR has the high trigger voltage after the avalanche breakdown on the junction between the N-well and the P-well. The proposed SCR-based ESD protection circuit, however, is based on the triple-well structure, and has the Zener diode structure on the P-well by the contact of the N+ bridge region and the P-drift region

첨부 : 국내외 학술발표 논문 4

2016년 대한전자공학회 하계학술대회 논문집

6인치 4H-SiC Wafer기반 SiC Power Diode 소자 제작 및 특성 평가

원종일, 박건식, 구진근, 박종문, 유성욱, 노태문, 김상기
한국전자통신연구원 IT융합공정연구실
e-mail : moseho@etri.re.kr

Fabrication and Measurement of 1700V Silicon Carbide Power Diode on 6-inch 4H-SiC Wafer

Jong-Il Won, Kun-Sik Park, Jin-Gun Koo, Jong-Moon Park, Seong-Wook Yoo, Tae-Moon Roh, Sang-Gi Kim
IT Convergence Process Technology Research Section
Electronics and Telecommunications Research Institute

Abstract

In this paper, high voltage 4H-SiC junction barrier schottky diode with breakdown voltage of 1700V and forward current of 10A has been fabricated on 6 inch 4H-SiC wafer. The forward on-state current was 10A at VF=1.8V. The fabricated device is stably operated at a high temperature (175℃). Also, it has a relatively low reverse recovery charge (Qrr).

I. 서론

Schottky 다이오드와 같은 Unipolar SiC 소자는 자동차, 태양광 인버터 등 낮은 전압강하, 빠른 스위칭 특성을 갖는 전력응용분야에 적합하다. SiC Schottky 다이오드는 JBS (Junction Barrier Schottky) Diode 형태로 600V~1700V까지 이미 상용화가 되어 전력모듈 및 전력시스템 분야에 사용되고 있다. 또한, 최근 비교적 큰 구경의 단결정기판이 양산되고 양질의 에피성장이 이루어지고 있어 더 큰 기판 위에 SiC 전력소자가 개발되고 있다 [1-2].

본 논문에서는 6인치 SiC 에피기판에 JBS (Junction Barrier Schottky) 다이오드를 제작하여 전기적 특성을 검증하였다.

II. 본론

2.1 소자 설계 및 제작

그림 1은 6인치 웨이퍼에 제작 된 JBS 다이오드의 단면도와 웨이퍼 사진을 보여준다. 6인치 에피웨이퍼에 JBS P+ Grid 형성과 Edge Termination을 위한 Aluminum을 고온 (500℃) 에서 이온주입을 하고 1700℃에서 활성화를 시킨다. 앞면에 산화막을 덮고 뒷면에 오믹접촉을 형성하여 Cathode 전극을 만들고 앞면에 Schottky 접촉을 형성하여 Anode 전극을 만드는 공정 순서로 소자제작을 진행하였다.




그림 1. 제작 된 SiC JBS 다이오드
(a) 제작 된 6인치 Wafer (b) SiC JBS 다이오드 소자 사진 (c) SiC JBS 다이오드 단면도

첨부 : 국내외 학술발표 논문 5

2016년 대한전자공학회 하계학술대회 논문집

다열 공간변조 모서리 종단 기술을 이용한 2.3kV급 4H-SiC 다이오드 특성

김상기, 원종일, 박건식, 구진근, 유성욱, 노태문, 박종문
한국전자통신연구원 IT융합공정연구실
e-mail : sgkim@etri.re.kr,

Characteristic of 2.3kV 4H-SiC Diode using Multi Space Modulated JTE Technology

SG Kim, JI Won, GS Park, JG Koo, SW Yoo, TM Rho, and JM Park
IT Convergence Process Technology Research Section
Electronics and Telecommunications Research Institute

Abstract

Given the number of edges on the space modulating 6 inchi SiC wafer was produced 2.3kV grade Schottky diodes, PiN diodes and JBS diode. As a result, when the interval of the space S Sum and width W 7um to obtain the highest reverse voltage of 2,620V. JBS diode was measured to be about 2,330V, wherein if the forward voltage of the JBS diode was measured to be about 1.89V.

I. 서론

최근 에너지 사용량의 폭발적인 증가로 인하여 환경오염에 의한 지구 온난화 및 자연 생태계까지 파괴되고 있다. 이에 따라 환경 규제에 따른 청정에너지에 대한 관심이 높아지면서 전력에너지의 효율적인 사용과 전력변환 효율을 높이는 기술들이 많은 관심을 받고 있다. 이를 해결하기 위한 방안으로 에너지 효율이 높은 전력소자를 개발하여 사용하는 것이 절실한 실정이다. 실리콘 카바이드 재료는 기존의 실리콘 재료에 비해 높은 전계 특성과 높은 온도에서 동작 특성이 좋기 때문에 차세대 고효율 절전형 고전압 전력소자용으로 대체될 것으로 예상된다[1].

본 연구에서는 6인치 SiC 웨이퍼를 사용하여 고전압 소자 제작에 필요한 공간 변조 모서리 종단 기술을 이용하여 쇼트키 다이오드, JBS 다이오드 그리고 PiN 다이오드 소자를 제작하여 전기적 특성을 측정하였다.

II. 본론

2.1 모서리 종단 구조 소자 설계 및 제작

높은 항복전압을 얻기 위한 소자를 설계하기 위해서는 모서리 종단 설계 기술이 중요하다. 모서리 종단 기술은 높은 항복전압을 얻고 소자의 크기를 줄일 수 있는 중요한 기술이다. 일반적으로 단일 공간 간격을 이용하여 소자를 설계하지만 본 연구에서는 2kV급 고전압 소자를 제작하기 위해 여러 가지 모서리 종단 기술 중에서 다열 공간 변조 모서리 종단 기술을 사용하여 소자를 설계하였다. 소자 제작은 6인치 SiC 기판을 사용하였다. 소자 제작에 중요한 공정은 다열 모서리 종단 특성을 위한 고온 이온주입 공정과 초고온 열처리 공정을 하였고 전기적 특성을 향상시키기 위한 오믹접촉 공정과 쇼트키 접촉 공정을 이용하여 소자를 제작하였다.

2.2 전기적 특성

다열 공간 변조 모서리 종단 기술을 이용하여 6인치 SiC 웨이퍼에 여러 가지 다이오드를 제작하여 특성을 평가하였다. 그림 2는 공간 변조를 여러 가지 형태로

첨부 : 국내외 학술발표 논문 6

2016년 대한전자공학회 하계학술대회 논문집

낮은 Trigger 전압을 갖는 Gate Coupled LVTSCR에 관한 연구

Analysis of Gate Coupled LVTSCR with Low Trigger Voltage

박준걸, 도경일, 박경현 구용서
단국대학교 전자전기공학부, 교신저자
e-mail : gkrwnsrjf@naver.com

Jun-Geol Park, Kyoung-il, Do, Kyung-Hyun Park, Yong-Seo Koo
*Department of Electronics and Electrical Engineering, Dankook Univ.
Corresponding Author*

Abstract

In this paper, we proposed gate-coupled LVTSCR (Low Voltage Triggered Silicon-Controlled Rectifier) ESD (Electro-Static Discharge) protection circuit for power clamp. The gate-coupling technique increases the ESD protection efficiency of ESD protection circuit. This layout technique is simulated by using the Synopsys T-CAD simulator. In the simulation results, gate-coupled LVTSCR has the trigger voltage of 9.2V, before having the trigger voltage of 10.4V.

I. 서론

반도체 산업이 발달함에 따라 집적회로의 Scaling-Down 속도가 가속화되고 있다. 이러한 추세에 따라 나노급으로 발전한 반도체 공정 기술에서 집적회로의 손상에서 높은 비중을 차지하는 원인으로 정전기 방전(ESD : Electro-Static Discharge)이 꼽히고 있다. ESD란 인체, 혹은 기계가 반도체 집적회로의 외부핀과 접촉하면서 높은 전압과 고전류를 짧은 시간 동안 대전시키는 현상을 말한다. 따라서 ESD는 집적회로의 품질 향상에 있어 빼놓을 수 없는 요소이며 이는 신뢰성과 직결되는 중요한 문제이다. ESD 보호회로는 긴 시간에 걸쳐 발전해왔으며 체계적으로 다루어졌다.[1]

연구는 대표적으로 ggNMOS (gate-grounded NMOS), SCR(Silicon-Controlled Rectifier)의 두 가지 소자를 대상으로 이루어졌다. ggNMOS는 내부에 존재하는 기생 lateral NPN BJT 동작에 의해 효율적인 방전 패스를 형성한다. 하지만 Multi-Finger 구조 설계 시 On-Resistance가 균일하게 분포되지 않기 때문에 Turn-on이 동시에 이루어지지 않으면서 오히려 감내특성이 감소하는 일이 발생한다. 그에 반해 SCR은 ggNMOS보다 높은 전류 구동 능력을 보이면서 저면적 고감내 특성을 보인다. 이러한 동작 특성은 구조상 내포된 기생 NPN BJT와 PNP BJT의 Positive Feedback을 통해 이루어진다. 그리고 20V 이상의 높은 Trigger 전압과 낮은 Holding 전압을 갖기 때문에 정상 상태 전압 범위에서 원치 않는 Latch-up 문제를 야기할 수 있다. 이런 SCR 구조의 문제점을 해결하기 위해 ggNMOS을 삽입하여 ggNMOS에 의한 Trigger 이후 SCR에 의한 2차 동작을 진행하는 LVTSCR 구조가 고안되었다. 본 논문에서는 LVTSCR에 Gate Coupling 기법을 적용하여 더 낮은 Trigger 전압을 확보함으로써 1.8V 이상의 파워 클램프 단에서 적용 가능한 소자를 설계하였다. 전기적 특성을 분석하기 위한 시뮬레이션은 Synopsys T-CAD Tool을 사용하여 진행하였다.

첨부 : 국내외 학술발표 논문 7

2016년 대한전자공학회 추계학술대회 논문집

PNP 달링톤 구조를 이용한 GSTNMOS ESD 보호회로에 관한 연구

정진우, 김상기, 구진근, 노태문, 박건식, 원종일, 조두형, 유성욱, *구용서, 박종문
한국전자통신연구원
*단국대학교 전자전기공학부
e-mail : *jwjung@etri.re.kr*

A Design of GSTNMOS using a PNP-darlington Structure in 65nm CMOS Process

Jin-Woo Jung, Sang-Gi Kim, Jin-Gun Koo, Kun-Sik Park, Jong-Il Won, Doo-Hyung Cho, Sung-Wook Yoo, *Yong-Seo Koo, and Jong-Moon Park

Electronics and Telecommunications Research Institute
*Department of Electronics and Electrical Engineering
Dankook University

Abstract

This paper presents a NMOS-based ESD protection circuit with a low trigger voltage using the 65 nm CMOS process. The proposed gate-substrate-triggered NMOS is achieved by using a PNP bipolar darlington structure. The experimental results of the ESD protection circuit were validated using a transmission line pulse system and semiconductor parameter analyzer (HP4145B). From the results, this structure not only exhibited a lower trigger voltage (3.2 V) but also has a fast turn-on speed (55 ns).

I. 서론

ESD (Electrostatic Discharge)는 반도체 신뢰성에 있어 지속적인 관심을 받고 있다. 특히, CMOS 공정 기술의 발달과 더불어 선폭이 좁아지고 게이트 산화막의 두께가 얇아짐에 따라 ESD에 관한 문제는 더욱 심각해지고 있다. ESD 보호소자 중에서 GGNMOS (gate-grounded NMOS)는 기생 바이폴라 동작으로 널리 사용되고 있는 소자이다. 일반적으로 GGNMOS는 원하는 ESD 레벨을 달성하기 위해 멀티핑거 구조로 설계된다. 그러나 멀티핑거 구조는 ESD 상황에서 균일한 턴-온을 얻기 어렵다고 알려져 있다 [1,2]. 또한 일반적인 GGNMOS의 턴-온 전압이 너무 높아 나노급 회로에 적용할 수 없다. 균일한 턴-온 문제를 해결하기 위해 게이트 구동 방식이나 기판 트리거 방식이 널리 사용되고 있으나 소자의 면적이 커지는 단점이 있다 [3].

본 연구에서는 PNP 달링톤 구조를 이용하여 낮은 트리거 전압을 갖는 GSTNMOS (gate-substrate triggered NMOS)를 제안하였고, 턴-온 시간에 관한 특성을 검증하였다.

II. 제안된 ESD 보호회로

첨부 : 국내외 학술발표 논문 8

낮은 트리거 전압 기술을 이용한 MOSFET 기반 ESD 보호회로의 특성 비교에 관한 연구

정진우, 김상기, 구진근, 노태문, 박건식, 원종일, 조두형, 유성욱, *구용서, 박종문
한국전자통신연구원
*단국대학교 전자전기공학부
e-mail : *jwjung@etri.re.kr*

A comparison of ESD Protection Circuits using Low Trigger Techniques in 0.13 um CMOS Process

Jin-Woo Jung, Sang-Gi Kim, Jin-Gun Koo, Kun-Sik Park, Jong-Il Won, Doo-Hyung Cho, Sung-Wook Yoo, *Yong-Seo Koo, and Jong-Moon Park

Electronics and Telecommunications Research Institute
*Department of Electronic and Electrical Engineering
Dankook University

Abstract

Electrostatic discharge (ESD) damage has become the main reliability issue for deep-submicron CMOS integrated circuit. This paper presents comparisons of ESD protection circuits using low trigger techniques in a 0.13 um CMOS process, Transmission line pulse (TLP) and human body model (HBM) results support the findings presented in this paper.

I. 서론

공정기술이 발달함에 따라 반도체 소자의 크기가 작아지고 소자의 동작 속도가 점차 빨라지고 있다. 그러나 공정발달에 따른 ESD 보호소자의 감내특성은 점차 감소하고 있으며, 이는 집적회로의 이슈 중 하나로 인식되고 있다 [1-2]. 보편적으로 상용화 집적회로에 적용되는 회로는 HBM 2kV를 만족하면 통과되는 것으로 알려져 있다. 일반적으로 널리 사용되는 GGNMOS (gate grounded NMOS)는 HBM 2kV를 만족하기 위해 대면적 혹은 멀티핑거 구조로 설계되고 있다. 그러나 집적회로 스펙에 만족하는 ESD 레벨을 얻더라도 GGNMOS 자체의 트리거 전압이 deep-submicron 회로에 적용하기에 너무 크게 때문에 트리거 전압을 낮추기 위한 추가적인 회로가 필요하게 된다. 일반적으로 NMOS의 트리거링 전압을 낮추는 기술이 기판 트리거 방식이나 게이트 트리거링 방식으로 알려져 있다 [3-5].

본 논문에서는 기판 트리거링 방식과 게이트 트리거링 방식 외에도 다양한 트리거링 방식을 비교하여 특성을 비교하였으며, 이를 통해 트리거 특성 및 전류 구동능력의 최적의 방식을 찾고자 하였다.

II. 제안된 ESD 보호회로

기판 트리거링 기술은 GGNMOS의 트리거 전압 감소와 균일한 턴-온을 위해 널리 사용되고 있다. 그림 1 (a)와 (b)는 각각 일반적인 GGNMOS와 PMOS를 이용한 기판 트리거링 NMOS의 회로도를 나타내었다.

첨부 : 국내외 학술발표 논문 9

2016년 대한전자공학회 추계학술대회 논문집

4H-SiC JBS Diode의 Schottky면적에 따른 전기적 특성에 관한 연구

원종일, 박건식, 구진근, 박종문, 유성욱, 노태문, 김상기
한국전자통신연구원 IT융합공정연구실
e-mail : moseho@etri.re.kr

A Study on the Electrical Characteristics of 4H-SiC JBS Diode depending on the schottky area

Jong-Il Won, Kun-Sik Park, Jin-Gun Koo, Jong-Moon Park, Seong-Wook Yoo, Tae-Moon Roh, Sang-Gi Kim
IT Convergence Process Technology Research Section
Electronics and Telecommunications Research Institute

Abstract

In this paper, the schottky area of 4H-SiC JBS diodes are compared electrically. The impact of the schottky area of JBS diode on the reverse as well as forward characteristics are investigated. The increase of the schottky area reduces the breakdown voltage and forward voltage drop. To obtain >1400V breakdown performance, the schottky area of JBS diode must be have below 60%.

I. 서론


SiC 전력소자는 자동차, 태양광 인버터 등 낮은 전압강하, 빠른 스위칭 특성을 갖는 전력응용분야에 적합하다. 특히 SiC rectifier분야에서 PN과 Schottky Junction이 하나의 anode전극으로 연결되어 있는 SiC JBS (Junction Barrier Schottky) Diode는 우수한 전기적 특성으로 다양한 전압군에서 이미 상용화 되어, 고 신뢰성 전력모듈에 사용되고 있다. 한편, SiC JBS diode의 전기적 특성은 Anode의 Schottky 면적에 따라 순방향(전압강하)/역방향(누설전류)특성이 달라지며 최적의 전기적 특성을 갖는 PN과 Schottky junction의 면적이 중요하다.

따라서 본 논문에서는 제작 된 1400V급 SiC JBS Diode의 Anode Schottky 면적에 따른 순방향/역방향의 전기적 특성을 비교 분석하였다.

II. 본론

2.1 소자 설계 및 제작

그림 1은 JBS diode의 단면구조를 보여준다.



(a) (b)

그림 1. SiC JBS 다이오드
(a) 소자 단면도 (b) SEM Image

JBS diode는 역방향 시 높은 전계를 차폐 시켜주는 PN 영역과 순방향 시 Schottky contact에 의해 전류가 흐르는 Schottky 영역으로 구성된다. 다이오드 소자 제작은 1400V급의 N-/N+ 에피 웨이퍼를 이용하여 PN과 Edge Termination 형성을 위해 고온에서 Aluminum이온주입을 하고 1700℃에서 활성화를 시킨다. 기판의 후면은 오믹접합을 전면에는 Schottky접합

첨부 : 국내외 학술발표 논문 10

2016년 대한전자공학회 추계학술대회 논문집

High Holding Voltage 특성을 갖는 고전압용 SCR 기반 ESD 보호회로에 관한 연구

Analysis of the SCR-based ESD protection circuit with the high holding voltage for the high voltage device

박준걸, 도경일, 박경현, 권민주, 구용서
단국대학교 전자전기공학부, 교신저자
e-mail : bangbang01@naver.com

Jun-geol Park, Kyoung-il Do, Kyeong-Hyun Park, Min-ju Kwon, Yong-Seo Koo
*Department of Electronics and Electrical Engineering, Dankook Univ.
Corresponding Author*

Abstract

In this paper, the SCR(Silicon-Controlled Rectifier)-based ESD(Electro-Static Discharge) protection circuit for the power clamp is proposed. The proposed circuit has the high holdiing voltage by using the different connection method similar to the stack technology. The I-V characteristics is simulated by using the Synopsys T-CAD simulator. As the results, the proposed circuit has the trigger voltage of 16.4V, before having the trigger voltage of 4.1V.

I. 서론

현대에 들어서면서 반도체 산업은 다양한 형태로 발전하였다. 허나 전체적인 경향은 고성능의 소형 제품으로 향하고 있다 있으며, 앞선 시대보다 더 세밀하고 정밀한 공정 기술을 요구하고 있다. 현 시대의 반도체 공정은 나노 단위에 대한 공정으로, 무어의 법칙을 무시할 정도로 빠르게 발전되었다. 이러한 공정 기술의 발전은 기술의 발전으로 이어지는 일이기도 하지만, 반도체 칩의 Failure 현상의 원인을 늘리는 일이기도 하다. 그 중에서도 사이즈가 작아질 경우 더 치명적인 현상이 정전기 방전(ESD : Electro-Static Discharge)이다. ESD는 인체나 기계가 대전된 상태에서 접촉하거나 마찰할 경우 고전압 고전류를 빠르게 방전하는 현상이다. 일반적으로는 대전 정로인 대기중의 저항성분 때문에 영향을 느낄 수 없는데, 미시적인 관점에서 ESD는 칩 손상의 큰 부분을 차지하는 요소이다.[1]

ESD 보호회로는 일반적으로 스냅백(Snapback) 현상을 이용한 소자가 사용된다. 스냅백 현상은 애벌런치 항복(Avalanche Breakdown)을 이용한 음저항(Negative Impedence)에 의해서 발생하며, 트리거 전압(Trigger Voltage)에서 전압이 급격히 방전되면서 홀딩 전압(Holding Voltage)까지 전압 레벨이 떨어지는 현상을 말한다. 이를 이용한 대표적인 소자는 ggNMOS(gate-grounded NMOS)와 SCR이다. ggNMOS는 MOS 구조를 이용하여 기생 NPN BJT를 동작시키는 소자로써 BCD 공정을 이용하므로 제작이 쉽고, 전기적 특성이 뛰어나 ESD 보호소자로 적합한 면모를 보인다. 하지만 MOS 구조에서 Thin Gate Oxide를 이용하게 되면서 Oxide 항복 전압이 낮아지면서 낮은 전압에서도 누설 전류가 급격히 증가하기 때문에 회로에 적용하기가 까다롭다. ggNMOS와 달리 SCR은 기생 NPN BJT와 PNP BJT, 즉 두 개의 BJT가 맞물려 동작하는 소자로써, 빠르게 ESD 전류를 방전시키기 때문에 높은 전압에서도 ESD 보호능력이 높게 나타난다. 하지만 스냅백 동작 시 있어 랜 간에서 항복이 일어나기 때문에 20V 이상의 트리거 전압을 가진다는 문제점이 존재한다. 또한 홀딩 전

첨부 : 국내외 학술발표 논문 11

2016년 대한전자공학회 추계학술대회 논문집

Stack 기술을 적용한 LVTSCR 기반의 ESD 보호 회로에 관한 연구

도경일, 박준걸, 박경현, 권민주, 구용서
단국대학교 전자전기공학부, 교신저자
e-mail : nowil@naver.com

Analysis of LVTSCR based ESD Protection Circuit using Stack technique

*Kyoung-il Do, Koeng-hyun Park, Jun-Geol Park, Min-Ju Kwon
Yong-Seo Koo*

*Department of Electronics and Electrical Engineering, Dankook Univ.
Corresponding Author*

Abstract

This paper propose the new structural ESD protection circuit. The structure of it has low trigger voltage. The Simulation result show the ESD protection circuit has low trigger voltage. In the ESD event, this proposed ESD protection circuit providean effective discharging path. And The ESD protection circuit has high-holding-voltage by using stack structure Simulation result indicates that holding voltage is increased nearly n-fold as stack number is increase.

I. 서론

반도체 공정 산업의 발달에 따라 게이트 산화막 두께의 감소함에 따라 집적회로는 ESD(Electro Static Discharge)현상으로부터 더욱 취약해지게 되었다. 현재 ESD 및 EOS(Electrical Overstress) 현상에 의한 집적회로의 파괴는 전체의 40% 가량의 비율을 차지하고 있다. 따라서 ESD는 IC의 안정도와 신뢰성을 결정하는 중요한 요소 중 하나가 되었다. ESD 로부터 내부회로를 보호하기 위한 대표적인 ESD 보호회로로는 Diode, GGNMOS(Gate-Grounded-NMOS), SCR(Silicon Controlled Rectifier) 등이 있다. 이중 SCR은 2개의 기생 바이폴라 트랜지스터의 Latch 동작으로 GGNMOS 보다 우수한 전류 구동능력과 저면적 고감내 특성을 지니고 있다. 그러나 SCR은 약 20V 이상의 높은 트리거 전압을 갖기 때문에 ESD로 인한 내부회로의 접합부 함복이나 산화막 파괴로부터 자유롭지 못하다. 따라서 SCR의 높은 트리거 전압을 해결하기 위한 연구가 지속되고 있으며, 그 중 대표적인 결과로는 LVTSCR(Low-Voltage-Trigger-SCR)이 있다. LVTSCR은 단순한 구조와 고농도에서의 에벌런치 항복으로 인하여 11V의 낮은 트리거 특성을 보인다.[1-2]

본 논문에서는 LVTSCR의 구조적인 변경을 통해 트리거 전압을 더욱 낮추어 전기적 특성을 향상시키고, N-STACK 기술을 도입하여 높은 홀딩전압을 갖는 새로운 구조의 ESD 보호회로를 제안하였다. 또한 시놉시스사의 TCAD 시뮬레이션을 통하여 그 전기적 특성을 분석하였다.

II. 본론

2.1 제안된 ESD 보호 회로




그림 2.1 트리거 특성을 개선한 ESD 보호회로의 단면도

S2-8 Vertical SiC MOSFET Fabrication Using Self-align Process

자기정렬 공정을 이용한 수직형 SiC MOSFET 제작

박건식*, 원종일, 김상기, 조두형, 유성욱, 구진근, 박종문, 박준보, 정진우, 노태문, 이진호
한국전자통신연구원

We present the first experimental result on vertical SiC MOSFET fabricated at ETRI on a 6-inch SiC substrate. The MOSFET channel was defined using self-align process using spacer formation. When the thickness of the spacer was 0.5 μm, approximately 0.7 ㎛-long gate channel was formed. Thermal oxidation was used to form 50 nm-thick gate oxide, which was subsequently treated with annealing in N_2O ambient. The typical breakdown voltage of the fabricated MOSFETs was higher than 2000 V for a 2.0 mm × 2.0 mm chip, while the threshold voltage (V_{th}) was ~6 V. The on-wafer measurements of specific on-resistance ($R_{sp,\ on}$) yielded 60 $m\Omega \cdot cm^2$ (@ $V_G = 30$ V), which is much higher than that of chips manufactured by companies with mature SiC technology. However, we believe that we could improve the $R_{sp,\ on}$ much further by reducing the channel length and V_{th}, introducing a current spreading layer and channel counter-doping, and especially by improving the quality of the gate oxide and SiC interface.

P1-S2-7 Fabrication of 1400 V 4H-SiC Trench JBS Diode with Low Leakage Current

낮은 누설전류특성을 갖는 1400V/30A급 트렌치 JBS 다이오드 제작에 관한 연구

원종일*, 박건식, 김상기, 구진근, 유성욱, 노태문, 정진우, 조두형, 박종문
한국전자통신연구원

We have fabricated 1400V/30A class 4H-SiC trench JBS (Junction Barrier Schottky) diode on a 6-inch SiC substrate. Also, we investigated the effect on the reduction of leakage current and the increase of breakdown voltage. The process flow of the trench JBS diode is equal to conventional planar JBS diode except for additional trench etching process. The trenches formed by dry etching, followed by p-type aluminum implantation of each trenches. Therefore, trench etching process is added to process flow of the planar JBS diode without additional mask layer. The trench JBS diode showed lower reverse leakage current than that of the planar JBS diode. And, the forward voltage drop of planar and trench JBS diode is nearly the same.

첨부 : 국내외 학술발표 논문 14

2016 한국전기전자학회 학술대회

트리거 전압과 Latch-up 면역 특성을 갖는 SCR 기반 ESD 보호회로에 관한 연구

도경일, 박경현, 권민주, 박준걸[1], 구용서[1]*
[1]단국대학교 전자전기공학부 *교신저자(corresponding author)
전화: (010)4233-2101, E-mail: nowil@naver1.com

Analysis of SCR based ESD Protection Circuit With Low Trigger Voltage and Latch-up immunity

Kyoungil Do, Minju Kwon, Kyunghyun Park, Jungeol Park[1], Yongseo Koo[1]*
[1]Electronics and Electrical Engineering, Dankook University

요 약

논문에서는 정전기로부터 내부 회로를 보호하기위한 SCR 기반의 새로운 구조를 갖는 ESD 보호 회로를 제안 하였다. 제안된 보호 회로는 기존 SCR의 높은 트리거 전압을 Zener 다이오드를 형성하여 트리거 전압을 낮추었으며, 래치-업 문제를 개선 하기 위하여 구조 변경을 통하여 높은 홀딩 전압을 가지도록 개선하였다. 제안된 ESD보호회로는 시뮬레이션 결과 기존 SCR보다 낮은 트리거 전압 5.5V와 높은 홀딩전압 3.58V의 특성을 나타내었다.

Abstract

In this paper, the novel ESD protection circuit with low trigger voltage and Holding Voltages for Latch-Up Immunity. The proposed ESD protection circuit has the lower triggering voltage and the high holding voltage to prevent latch-up phenomenon during the normal condition. We investigated electrical characteristic by TCAD simulator. In the result, the proposed device has triggering voltage of 5.5V and holding voltage of 3.58V

Keywords : ESD, ESD protection circuit, latch-up, zener diode, SCR

I. 서 론

공정의 발달에 따라 IC회로의 고집적도가 이루어지게 되었지만, 집적도가 증가함에 따라서 게이트 산화막의 두께가감소하게 되었다. 이는 IC가 ESD(Electro Static Discharge)현상에 의한 손상에 대해 취약해지도록 만들었다. ESD 및 EOS(Electrical Overstress) 현상에 의한 집적회로의 손상은 전체 손상 요인의 30% 이상의 비율을 차지하고 있다.[1]

따라서 ESD는 IC의 안정도와 신뢰성을 결정하는 중요한 요소중 하나로 자리 잡았다. 이 ESD Event로부터 내부 회로를 보호하기 위한 대표적인 ESD 보호소자로는 Diode, GGNMOS(Gate-Grounded- NMOS), SCR(Silicon Controlled Rectifier) 등이 있다. GGNMOS는 낮은 전류 구동 능력과 표면에 발생하는 높은 전류밀도에 의해 상대적으로 큰 면적을 소모하는 문제를 가진다.[2] 반면 SCR은 상대적으로 작은 면적으로도 내부 정궤환 동작에 의한 높은 전류 구동 능력과 감내 특성을 가지므로 광범위 하게 사용되고 있다. 일반적인 SCR은 웰 간의 항복전압으로 약 20V라는 높은 트리거 전압을 가지며, Lateral NPN/PNP 바이폴라 동작을 유지할 때의 소자 양단의 전압인 홀딩전압이 낮아 실제 IC에 적용하기 힘들다.[3]

따라서 본 연구에서는 앞서 언급한 SCR 단점을 개선하기위해 Zener diode를 사용하여 트리거 전압을 낮추었고, SCR 의 구조적인 변경으로 홀딩전압을 높여 래치업

파워 클램프용 높은 홀딩전압을 갖는 SCR 기반 ESD 보호회로

박준걸, 도경일, 권민주, 구용서
단국대학교 전자전기공학부, 교신저자
e-mail : *qkrwnsrjf@naver.com*

The novel SCR-based ESD Protection Circuit with High Holding Voltage for Power Clamp

Jun-Geol Park, Kyoung-il Do, Min-ju Kwon, Yong-Seo Koo
***Department of Electronics and Electrical Engineering, Dankook Univ.**
Corresponding Author*

Abstract

In this paper, we proposed the novel SCR-based ESD protection circuit with high holding voltage for power clamp. In order to increase the holding voltage, the floating p+ and n+ to n-well and p-well, respectively, in the conventional SCR. The resulting increase of the holding voltage of the our proposed ESD circuit enables the high latch-up immunity. The electrical characteristics including ESD robustness of the proposed ESD circuit have been simulated using Synopsys TCAD simulator. According to the simulation result, the proposed device has higher holding voltage of 4.98 V than that of the conventional SCR protection circuit. Moreover, it is confirmed that the device could have the holding voltage of maximum 13.26 V with the size variation of floated diffusion area.

I. 서론

오늘날 반도체 산업은 소형화와 고성능화의 흐름에 발맞춤에 따라 의학 분야에서의 활약이 두드러진다. 그에 맞추어 최근 헬스케어 디바이스 산업이 차세대 산업으로 크게 각광 받으면서 발전을 거듭하고 있다. 이러한 동향에 대해 나노 공정 기반의 반도체 산업에서 집적회로 손상 원인으로 정전기 방전(ESD : Electro-Static Discharge)이 주목받고 있다. ESD란 인체, 혹은 기계가 대전된 상태에서 다른 대전체에 마주하면서 고전압 고전류를 순간에 대전시키는 현상을 말한다. 이러한 ESD는 제품의 신뢰성을 결정짓는 중요한 문제로서 이에 대해서 ESD 보호회로에 대한 체계적이고 장기적인 발전이 이루어져 왔다.[1]

대표적인 ESD 보호회로로는 ggNMOS (gate-grounded NMOS), SCR(Silicon-Controlled Rectifier)의 두 가지 소자를 꼽을 수 있다. ggNMOS는 내부에 존재하는 기생 lateral NPN BJT에 의한 뛰어난 전기적 특성과 효율적인 방전 패스를 특징으로 하지만 이를 위한 설계 면적이 크고 Gate에 의한 Capacitance 성분, Thin Gate Oxide의 파괴전압 등을 고려하면 감내 특성이 매우 낮다는 문제점이 존재한다. 그에 반해 SCR은 동작 특성상 기판 내부에 방전 패스를 형성함에 따라 ggNMOS보다 높은 전류 구동 능력을 지니기 때문에 저면적으로도 높은 감내 특성을 보인다. 하지만 20V 이상의 높은 Trigger 전압과 약 1.5V의 낮은 Holding 전압을 갖기 때문에 정상 동작 전압에서 노이즈에 의한 Latch-up 이라는 위험성이 존재한다.[2]

본 논문에서는 이런 SCR 구조의 문제점을 해결하기 위해 높은 Holding 전압을 가지는 SCR 구조를 고안하였다. 이와 같은 분석은 Synopsys T-CAD Tool을 사용한 시뮬레이션을 통해 진행하였다.

높은 성능을 갖는 Error Amp를 사용한 Capless LDO 레귤레이터

박경현, 권민주, 도경일, 구용서
*단국대학교 전자전기공학과
e-mail: parkkh1935@naver.com

Capless LDO Regulator Using Error Amp with high performance

Kyeong-Hyeon Park, Min-Joo Kwon, Kyoung-Il Do, Yong-Seo Koo
Department of Electronic and Electrical Engineering, Dankook University

Abstract

This paper proposes LDO Regulator that first-stage error amplifier with high gain used in order to reduce the area while maintaining the characteristics of Line & Load Regulation and removed external capacitor in order to reduce the area. The LDO Regulator occupies low-space than LDO Regulator used multi-stage amplifier and has similar performance. The proposed error amplifier has 73dB DC gain and 79°phase margin. The proposed circuit utilizes the BCD 0.35um process.

I. 서론

최근의 휴대전화, PDA, MP3 등과 같은 배터리를 기반으로 하는 휴대용 멀티미디어의 사용이 급증함에 따라, PMIC(Power Management IC)의 중요성이 강조되고 있다. 그러면서 PMIC의 스위칭 레귤레이터와 리니어 레귤레이터의 기능이 강조되고 있다.

이 논문에서는 리니어 레귤레이터인 LDO(Low Drop-out) 레귤레이터의 안정적인 전력 공급과 관련된 성능지표인 line regulation과 load regulation을 보여준다. 외부 capacitor를 제거하고도 높은 성능을 갖는 에러 앰프를 적용시켜, 기존의 LDO 레귤레이터와 비슷한 성능을 제공하여 일정한 출력을 나타내는 LDO 레귤레이터를 제안한다.

II. 본론

2.1 제안하는 LDO 레귤레이터




그림 1. 전체 블록도

그림 1과 같이 오차증폭기의 LDO 레귤레이터, 피드백 저항, 부하로 구성되어 있는 기본적인 LDO 구성회로를 사용하며 출력단의 커패시터를 제거하고 에러앰프 내부에 이득을 높여주는 스택 단을 추가하여, 풀푹 단을 추가하지 않고 높은 이득과 위상 여유를 갖도록 설계하여 출력을 일정한 값으로 유지하면서 면적을 최소화시키는 내용을 다루고 있다.

2.2 Error Amplifier

그림 2는 기존 오차증폭기와 제안된 오차 증폭기의 회로도이다. 기존 회로의 출력 단에 스택 단을 이용하여 보다 높은 이득을 얻도록 설계하였으며, 바이어스 단과 입력 단, 출력 단으로 구성된다.

기본적인 folded cascode 증폭기는 2단 증폭기에 비해 전압 이득이 낮은 편인데 스택 단을 추가함으로써 1단 증폭기만으로 2단 증폭기와 비슷한 이득을 갖게 되고 속도 또한 빠른 장점을 가지고 있다.

<증빙자료 2>

나) 특허 3건(국내2, 국제1)

- 국내출원:

  출원번호 : PR20160086KR (자기정렬 SiC MOSFET 제조방법)

  출원번호 : PR20160356KR (정전기 방전 보호회로)

- 국외출원 : 미국, ETRI 관리번호 : PR20160356/US (정전기 방전 보호회로)

<증빙자료 3>

다) 공정규격서 (4건)

- Ploy on SiC 식각 공정규격서 : DR03-P010

공정명 : Dry Etch. Poly Si (SiC on Poly Si)	공정규격번호 : DR03-P010

1. 공정내용 : Poly Silicon Layer Dry Etch (High Etch Rate)

2. 목표(치) : Etch Rate : Poly-Si 4100 ± 200 Å/min.

3. 사용규격

3.1 장 비 : Dry Etch (P-5000) ID : DR03 Chamber : B

3.2 대상 / 범위 : 6" silicon wafer

3.3 재 료 : - CF_4(99.999%, 441) - HBr (99.8%, 441)

- O_2 (99.99%, 441)

4. 장비조건 및 공정도

항 목	조 건	항 목	조 건	항 목	조 건
Electrode Temp.	20 ℃	Uniformity	< 4 %	Etch Profile	-
RF ref.	< 10W	Selectivity LTO	~ 6	LTO Etch Rate	Å/min
Wall Temp.	45 ℃	Selectivity PR.	~ 4 (1500 Å/min)	PR Etch Rate	Å/min

5. 사용 recipe :

6. Recipe / 공정 cycle 내용

구분 / 단계	1	2	3	4	5	6	7	8	9	10	11	12	13
Time(sec)	15	10	10	가변	20								
CF_4(sccm)	0	0	0	0									
Cl_2(sccm)	0	0	0	0									
HBr(sccm)	0	0	0	0									
Pressure(mTorr)	0	0	0	0	TFO								
Magnetic Field(Gauss)	0	0	0	0									
Power(W)		0	0	0									
Endpoint Control	Time	Time	Time	Time									
Over Etch	0	0	0	0	0								
기 술 사 항	#1 : Stabilization #2 : Native Oxide Etch #3 : Stabilization #4 : Main Etch #5 : Pumping												

7. 기 타 :

16-01.18 (V1) : 신규등록

- 공정조건 마스크 : EI-SICMOS01R0-LR1-TV16-KEY

-

작성자	김상기	작성일	2016.01.16	개정번호	V. 1.0	승인자	김상기

- SiC 트렌치 식각 공정규격서 : DR03-S051

공정명 : Dry Etch. Trench (SiC)	공정규격번호 : DR03-S051

1. 공정내용 : Silicon Carbide Trench Dry Etch (Oxide mask) : **2um**

2. 목표(치) : Etch Rate : 1260±20Å/min (SBD/MOSFET 용)

3. 사용규격

3.1 장 비 : Dry Etch (P-5000) ID : DR03 Chamber # : B

3.2 대상 / 범위 : 6인치 실리콘 웨이퍼

3.3 재 료 : - CF_4 (99.999%, 441) - O_2 (99.99%, 441)
- HBr (99.8%, 441) - HeO_2

4. 장비조건 및 공정도

항 목	조 건	항 목	조 건	항 목	조 건
Electrode Temp.	20.0℃	Uniformity	±5.0%	Selectivity PR	4:1
Wall Temp.	45.0℃	RF ref.	< 5.0 %	Etch Profile	87±2°
Helium Cooling	10.0 torr	Selectivity Oxide	~ 18:1 (330Å/min)		

5. 사용 recipe : DR03-S003

6. Recipe / 공정 cycle 내용

구분 / 단계	1	2	3	4	5	6	7	8	9	10	11	12		
Time (sec)	10	10	10	가변	0									
	0	0	0	0	0									
Cl2 (sccm)	0	0	0	0	0									
	5	5	0	0	0									
CF4 (sccm)	0	0	0	0	0									
SiF4 (sccm)	0	0	0	0	0									
SF6	0	0	0	0	0									
	0	0	0	0	0									
Pressure (mtorr)	30	30	150	150										
Magnetic Field(Gauss)	0	0	0	80	0									
Power(Watt)	0	450	0	0										
Endpoint Control	time	time	time	time	time									
Over Etch														
기술사항	#1, #3 : Stabilization, #2 : Native oxide Main Etch, #4 : Main Etch ○ Main Wafers 2~3 장 진행후 E-Dry Clean 진행 요망 (남은 반곡 식각)													

7. 기 타

16.01.18 (V1) : 신규등록

- 공정조건 마스크 : EE-SiCMOS01R0-LR1-TV16-KEY

-

작성자	김상기	작성일	16.01.18	개정번호	V. 1.0	승인자	김상기

- N20 열처리 공정규격서 : FN14-N001

공정명 : N_2O Anneal 1230	공정규격번호 : FN14-N001

1. 공정내용 : N_2O Anneal 1230

2. 목표(적) : T_{temp} = 1230℃

3. 사용규격

3.1 장 비 : Diffusion Furnace E1330 HT ID : FN14 TUBE # : 14

3.2 웨이퍼 : 8인치 SiC 에피웨

3.3 가 스 : N_2O Gas (99.999%)

: N_2 Gas (99.999%)

4. 장비조건 및 공정도

항 목	조 건	항 목	조 건	항 목	조 건
Ramp Up	+10.0℃/min	N_2O Pressure	80托		
Ramp Down	-3.0℃/min	N_2 Pressure	760托		
Temp Dev	±1.0℃				

5. 사용 recipe : FN14-N001

6. Recipe / 공정 cycle 내용

구분 \ 단계	0	1	2	3	4	5				
Time (H, M, S)	-	12M	43M	60M	84M	85M				
Temp (℃)	-	-	-	-	-	-				
N_2 SLM	-	-	-	-	-					
N_2O (sccm)	0	0	0			0				
Boat In	-	On	-	-	-	-				
Boat Out	On	-	-	-	-	On				
기술사항	1. N_2O Anneal : #3 2. Ramp Down : #4									

7. 기 타

18-08-12 (V 1.0) 신뢰등록

작성자	검토	승인	2018.08.12	개정번호	V 1.0	승인자	비고

- N2O 열처리 공정규격서 : FN14-N002

공정명 : N_2O Anneal 1230	공정규격번호 : FN14-N002

1. 공정내용 : N_2O Anneal 1230

2. 목표(적) : Temp = 1230℃

3. 사용류계

3.1 장 비 : Diffusion Furnace E1550 HE ID : FN14 TUBE # : 14

3.2 대상 / 웨퍼 : 8인치 SiC 웨이퍼

3.3 재 료 : - N_2O Gas (99.999%)

- N_2 Gas (99.999%)

4. 설비조건 및 공정로

항 목	조 건	항 목	조 건	항 목	조 건
Ramp Up	+10.0℃/min	N_2O Pressure	30 PSI		
Ramp Down	-5.0℃/min	N_2 Pressure	30 PSI		
Temp. Dev	± 1.0℃				

5. 사용 recipe : FN14-N002

6. Recipe / 공정 cycle 내용


구분 / 단계	0	1	2	3	4	5	6	7	8	
Time (H, M, S)	-	15M	45M	120M	240M	90M	40M	60M	15M	
Temp. (℃)	800	800	〃	〃	〃	1230	〃	〃	800	
N_2 (SLM)	1	8	8	8	8	8	8	8	8	
N_2O (sccm)	0	0	0	〃	〃	〃	〃	〃	0	
Boat In	-	On	-	-	-	-	-	-	-	
Boat Out	On	-	-	-	-	-	-	-	On	
기술적용	1. N_2O Anneal 1 : st5 2. N_2O Anneal 2 : st6 3. N_2O Anneal 3 : st7 4. Ramp Down : st4, st8									

7. 기 타

16-08-12 (V 1.0) : 신규등록

작성자	홍 길 동	작성일	2016.08.12	개정번호	V 1.0	승인자	변경일

- SiC Trench형 Diode 제작 표준 Run Sheet (RN: 16F15)



ETRI SEMICONDUCTOR PROCESS SHEET

SEQ	PROCESS	P.CODE	WAFER INSTRUCT	TARGET & MEASURE	DX TE	DO	OPER	REMARK
1	Marking (Diameter Pmt-1) Test Wafer (Laser Marking)	LM01-L001						
2	Cleaning DI Water	WT06-D001	D1, D2 T1, T2					
3	Cleaning SC1 (Mega Sonic)	WT06-SC01	D1, D2 T1, T2					
4	Cleaning RTO1	WT04-S001	D1, D2 T1, T2					
	Photo Mask(KEY: ET-SIC03-R0-LR1-TV15-007-KEY) FIRST Filename: SIC03-R0_1st_MC_KEY							
5	HMDS/Coat/Bake(120°C/60sec) PR(AZ, 1.63um) * No EBR	TR01-P001	D1, D2 T1, T2	RPM				
6	Exposure (Hard Type, 0.3 mil)	ET03-I001	D1, D2 T1, T2	Exp: 330ms				
7	PEB(110°C,60sec) / Develop	TR01-P001	D1, D2 T1, T2	DVT: 80sec				
8	Inspection		D1, T1					
9	Bake Plate(120°C)	DV03-C001	D1, D2 T1, T2					
10	Dry Etch SiC (E.T~230sec)	ET03-SIC3	D1, D2 T1, T2	T=0.5um(~1um) Time:				
11	PR Strip(Plasma)	PR05-R001	D1, D2 T1, T2					
12	PR Strip Acid	WT02-R001	D1, D2 T1, T2					
13	Inspection		D1, D2 T1, T2					
14	Cleaning SC1	WT04-SC01	D1, D2 T1, T2					
15	LPCVD HTO * Buffer Oxide	LP14-H001	D1, T1	T=300A/58A				
16	Measure Tox Target (T=300A/58A)		D1, T1					

COMMENT :

- SiC MOSFET 제작 표준 Run Sheet

ETRI SEMICONDUCTOR PROCESS SHEET

JOB : 1700V 4H-SiC MOSFET Main Ver.3(표준)				Page/총
DIN.: 표준웨이퍼	담당: 김광기, 이세진	TEL : 042-860-6340	START : 16. 8. 8.	RUN# 표준RUN	1 / 18
CONT.	PRIOR RUN #	F.SEQ #	END : 16. 9. 30.	APP.	


SEQ	PROCESS	P.CODE	WAFER INSTRUCT	TARGET & MEASURE	DATE	I/O	OPER	REMARK
0	Sawing (Diamond Pencil) Test Wafer(Laser Marking)	LMD-1.001		1. [illegible] 2. [illegible]				
2	Cleaning D.I Water	WTH-D001	A1, A2 T1, T2, T3			V		
3	Cleaning SC1 (Mega Sonic)	WTH-SC01	A1, A2 T1, T2, T3					
4	Cleaning STD1	WTH-S001	A1, A2 T1, T2, T3					
	Photo Mask(KEY) EE-SIC3O2S01D-LR1-FV16-005-KEY) FIRST Filename: SIC MOSFET							
5	PR(2.0um) Coat/Bake(120°C 60sec) PR(1.0um) Exp(1.0sec) * Pre EBR	TR01-Photo	A1, A2 T1, T2, T3	EPd				백업 Call (표준)
6	Exposure (Hard Contact)	E105-A001	A1, A2 T1, T2, T3	Exp. 150mJ				
7	PEB(110°C/90sec) / Develop	TR01-PB01	A1, A2 T1, T2, T3	DVT 60sec				
8	Inspection		A1, T1					Call Eng (표준)
9	Hard Bake(120°C)	OVH-C101	A1, A2 T1, T2, T3					
10	Dry Etch ICP * Nitride Etch	DR01-S011	A1, A2 T1, T2, T3	1.0±0.2um				* Loading 백업 Call (표준)
11	PR Strip Plasma	PN01-R001	A1, A2 T1, T2, T3					
12	PR Strip Acid	WTH-R004	A1, A2 T1, T2, T3					
13	Inspection		A1					Call Eng (표준)
14	Cleaning SC1	WTH-SC01	A1, A2 T1, T2, T3					
15	LPCVD HTO * Buffer Oxide	LP24-H001	A1, A2 T1, T2, T3	1.0um(1/3A)				백업 Call (표준)
16	Measure Tox Target (T 500±50A)		A1, T1	0 0 0 0	T C 0 0			Spec out Call Eng (표준)

COMMENT : 레시피 입력, 설명 구분 주의!!

<증빙자료 4>

라) SiC 기반 트레치형 차세대 전력소자 핵심기술개발 기술교류회/워크샵 개최

: 3건 (5/18, 8/25, 11/14)















(기술교류회 및 워크샵)

: 4건 전문가 초청 세미나 (6/9, 6/9, 8/24, 11/14)

1. 구상모교수(광운대학교), SiC 전력반도체 및 응용기술, 2016.6.9.

2. 최경근박사(포항나노융합기술원), SiC를 이용한 극한센서기술 및 동향, 2016.6.9.

3. 차호영교수(홍익대학교), SiC MOSFET 전력소자 기술, 2016.8.24.

4. 강진영박사((주)세솔반도체, 자동차용 SiC 전력소자 기술동향, 2016.11.14.

마) SiC 기반 트렌치형 차세대 전력소자 1차년도 연구성과 기술홍보

- 2016.7.13.~15 : 서울 킨텍스 제 14회 국제나노기술센서 전시회 참가





바) ICT 유망기술개발사업 수주 (바우처 사업)

- 미래부에서 주관하는 바우처 사업 수주(정부지원금 2.8억), (주)광전자

- 예지종단기술을 적용한 650V/20A급 SiC 다이오드 개발