국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

과제번호	EI-21-0013
계정번호	PEI21130

IoT 기기용 차세대 절연막 기반 고신뢰성 산화물 반도체 소자(TFT/Memory) 기술 개발(1/1)

2021. 11. 26.

한국생산기술연구원

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

제 출 문

한국생산기술연구원장 귀하

이 보고서를 “IoT 기기용 차세대 절연막 기반 고신뢰성 산화물 반도체 소자(TFT/Memory) 기술 개발(1/1)”의 보고서로 제출합니다.

2021년 11월 26일

연구책임자 : 최 성 환

참여연구원 : 안 인 수

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

기본사업 연구보고서

구분(대과제)	☐ 뿌기기술제조혁신연구개발사업 ☐ 청정생산시스템기술제조혁신연구개발사업 ■ 융복합생산기술제조혁신연구개발사업				
총괄 사업명 (중과제)	☐ [창의]뿌리핵심기술연구사업 ☐ [창의] 청정생산시스템핵심기술연구사업 ■ [창의]융복합생산핵심기술연구사업				
내역사업명	■ 신진연구자지원사업 ☐ 중견연구자지원사업 ☐ 소액중장기지원사업				
과제명	한 글	IoT 기기용 차세대 절연막 기반 고신뢰성 산화물 반도체 소자(TFT/Memory) 기술 개발			
	영 문	Development of highly reliable metal-oxide based TFT & Memory devices using novel gate insulator for IoT devices			
3대분야*	☐ 뿌리 생산기술 ☐ 청정 생산기술 ■ 융복합 생산기술				
핵심기술* (별첨_액셀자료)	핵심기술명	안전보호 및 웰니스 기술			
	유망기술명	나노마이크로 융합공정기술			
①TRL 단계	2		②연구개발단계	02	
③과학기술표준분류	전기/전자-ED1001/ED0402		④6T관련기술분류	010113/030115	
⑤국가전략기술	ICT 융합 신산업 창출 분야-010503		⑥기술수명주기	도입기-01	
⑦세부과제성격	연구개발-10		⑧보안등급	보안과제( ), 일반과제(√)	
⑨공개여부	공개(√), 비공개( )		⑩과제유형	단독(√), 융합( )	
⑪이전 관련 과제	유 (*관련계정번호*) , 무( )		⑫생명윤리승인번호	유 ( ) , 무(√)	
책임자	소 속	융합기술연구소			
	성 명	최성환	과학기술인번호	********	
	직 급	선임연구원	전 공	TFT 소자	
	전화/팩스	031-8040-6438	e-mail	hero9396@kitech.re.kr	
참여구분 ☐ 위탁기관 ☐ 참여기업	기업(기관)명		부담금	천원	책임자
	기업(기관)명		부담금	천원	책임자

구 분	연구기간	총 연구비(직접비)	위탁연구비
1차년도	'21. 1. 1 ~ '21.12.31. (1년)	30백만원	백만원
계	**'21. 1. 1 ~ '21.12.31. (1년)**	**30백만원**	**백만원**

본인은 기본사업을 수행함에 있어 관계규정과 제반 지시사항을 준수하며
연구 수행을 성실히 수행하였으며 이에 본 보고서를 제출합니다.

2021년 11월 26일

연구책임자 : 최 성 환

한국생산기술연구원장 귀하

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

기본사업 연구 요약서

과제명	IoT 기기용 차세대 절연막 기반 고신뢰성 산화물 반도체 소자(TFT/Memory) 기술 개발(1/1)	연구책임자	최 성 환

구분	세부내용
연구내용	○ 신규 금속전극층 기반 산화물 반도체 소자 공정기술 개발 - IGZO/ITO 동시 스퍼터링된 신규 S/D 금속전극층 기술 개발: 저항률이 0.99 $\times 10^{-3}$ Ωcm 로 크게 감소하는 최적 두께 확인(125nm). - 기존 ITO 전극층 대비 신규 S/D 금속전극층을 적용한 IGZO TFT 소자의 포화 이동도(Saturation mobility)는 각각 9.1, 35.4cm^2/Vs 로 확인. ○ 고유전 절연막 공정 기술 개발 / 고신뢰성 반도체 특성 기술 개발 - 신규 MgO 절연층 공정 및 해당 박막을 적용한 산화물 TFT 소자 신뢰성 개선: SiOx(300nm) 단일절연막((△Vth=-3.13V)) 대비 SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 소자의 NBTS 신뢰성 열화 개선(△Vth=-2.07V) 확인. - NC(Negative capacitance) effect 적용한 TFT 소자 공정기술 개발: 이동도(μ) 특성 63cm^2/Vs 확보(고유전막 HfOx 절연막층 적용). ○ 신규 절연막층 기반 FeFETs 반도체 소자 특성 개선 공정기술 개발 - 열팽창계수가 크고 가격이 저렴한 TiN 전극을 사용하면서 interlayer 를 적용하여 ferroelectric-pinning 현상을 완화시키는 공정기술 개발. - TiN 전극층과 HZO 절연막층 사이 interlayer를 추가함으로써 memory window(MW=△Flat band voltage) retention 성능을 향상시켰음(39% ➔ 80%~98% 수준까지).
연구개발 성과	○ 정성적 성과 - 최적 두께를 갖는 신규 금속전극층 기반 산화물 반도체 소자 공정기술 개발을 통한 산화물 TFT 소자의 이동도 증가 효과 - 고유전 절연막 적용을 통한 산화물 TFT 소자의 NBTS 신뢰성 개선 - NC(Negative capacitance) effect 적용한 TFT 소자의 이동도 증가 효과 - FeFETs 메모리반도체 소자의 memory window retention 성능 향상 ○ 정량적 성과

핵심 질적지표		'21년 목표	'21년 달성실적
1. 우수논문 (IF 상위20%)		-	-
2. 우수특허 (SMART 평가 A등급이상, K-PEG 평가 A2등급이상)		-	-
3. 기술료 (백만원)		-	-
4. 기타	SCI 논문	1	0
	특허 출원	1	1
	후속과제사업계획서	1	1

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

<table>
<tr><td></td><td>○ 기술스펙 달성 성과
<table>
<tr><th>성능목표(spec)</th><th>세계(또는 요구) 수준</th><th>'21년 목표</th><th>'21년 달성실적</th><th>달성도 (%)</th></tr>
<tr><td>1) 고유전 절연막 특성(㎠/Vs)</td><td>11.68㎠/Vs (포항공대)</td><td>17</td><td>63</td><td>100</td></tr>
<tr><td>2) 고신뢰성 반도체 특성(△V_{th} (V))</td><td>≦3.48V (포항공대)</td><td>≦2.4V</td><td>≦2.07</td><td>100</td></tr>
<tr><td>측정방법</td><td colspan="4">・1) 기존 게이트 절연막(SiO_X) 및 제안하는 신규 절연막 기반 산화물 TFT 소자 각각의 전류-전달(I_{DS}-V_{GS}) 특성을 측정하여 mobility 추출값을 통해 고유전막 정도를 평가함.
・2) 음전압(Negative bias)을 5000s 인가하여 (@30℃) 기존 절연막(SiO_X) 및 제안하는 신규 절연막 기반 산화물 TFT 소자 각각의 시간에 따른 I-V 특성을 측정하여 전기적 신뢰성을 평가함.</td></tr>
</table></td></tr>
<tr><td>기술적 우수성</td><td>○ 본 기술개발을 통해 확보한 고품위/고신뢰성 산화물 반도체 소자 기술은 디스플레이뿐만 아니라 반도체 산업 등 전자소자 제조에도 활용될 수 있는 원천기술임.
- IoT 기기에 정보표시를 위한 패널을 함께 집적시키기 위해(System on Panel: SOP) 고신뢰성 박막 반도체소자(Thin-Film Transistor: TFT) 기술 개발이 필요함. 본 연구에서 개발한 고유전 절연막층 기술 개발을 통해, 장기간 구동에도 패널을 정상구동시킬 수 있고 전력/에너지 소모를 줄임으로써 IoT용 정보통신 기기들에 대한 배터리 수명 감소 및 성능 저하 이슈를 개선하고, 발열을 줄일 수 있을 것으로 기대됨.
- 고이동도와 신뢰성의 우수한 특성이 함께 확보된 산화물 TFT 소자를 개발함으로써, 저가 공정 이외에도 고성능 플렉서블 디스플레이의 응용범위가 대폭 확대될 수 있을 것으로 예상됨.
- 차세대 메모리 반도체 소자로 주목받고 있는 FeFET 소자의 memory window retention 성능을 interlayer 추가를 통해 개선하였고, 이를 통해 FeFET 소자를 상용화하여 IoT용 초저전력 반도체 소자를 구현하는데 있어 큰 기여를 할 수 있을 것으로 예상됨.</td></tr>
<tr><td>성과활용 계획</td><td>○ 과학기술적 측면
- 시장이 확대되고 있는 웨어러블 IoT 기기 등에 관한 기술 연구는 국내 기업의 연구 수준이 국외 기업 등에 비해 낮아 장기적으로 국내기업의 시장 점유율은 급격히 낮아질 것으로 예상됨에 따라 이에 대한 대비가 필요한 상황이며, 해당 기술 개발을 통해 국내 반도체/디스플레이/웨어러블 IoT 부문에 대한 R&D 경쟁력 제고가 가능함.
○ 경제사회적 측면
- 4차 산업혁명 시대를 맞아 웨어러블 IoT 기기, 반도체/디스플레이 시장은 기존의 rigid 형태에서, 플렉시블 기판을 기반으로 한 웨어러블 IoT</td></tr>
</table>

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

		기기 및 반도체/디스플레이로 변화되면서 그 수요가 급증할 것으로 예상되며, 이 때 이전 대비 우수한 성능을 갖는 제품에 대한 요구 역시 증대될 것으로 전망됨. 해당 기술 개발을 통해 현재 웨어러블 IoT 기기, 반도체/디스플레이 시장에서 국내기업이 차지하는 비중 및 경쟁력을 제고시킬 수 있을 것으로 기대함.
키워드 (5개이상)	국문	고유전 절연막, 고신뢰성, 산화물, 반도체, 소자, 박막반도체소자, 메모리
	영문	High-k insulator, Highly reliable, metal-oxide, semiconductor, device, TFT, Memory

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

목 차

제 1 장 개요

제 1 절 연구개발 목표

제 2 절 연구개발의 필요성

제 3 절 당해연도 연구개발 범위

제 2 장 연구수행 내용 및 결과

제 1 절 연구개발 추진 체계

제 2 절 당해연도 연구개발 내용

제 3 절 당해연도 연구개발 결과

제 3 장 연구성과 활용 방안

제 1절 연구성과 활용 방안

제 2절 기대효과

제 4 장 참고문헌 (보고서 작성 시 인용된 모든 참고문헌을 열거합니다)

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다


제 1 장 개 요

제 1 절 연구개발 목표

◦ IoT 기기용 산화물 반도체 기반 고신뢰성 TFT 소자 및 저소비전력 memory 소자 제작기술 개발(System on Panel(SOP) 구현을 위한)
- 산화물 반도체 기반 고신뢰성 TFT 소자 제작기술 확보
- 산화물 반도체 기반 저소비전력 memory 소자 기초특성 연구

제 2 절 연구개발의 필요성

◦ 최근 이슈화되고 있는 4차 산업혁명은 초연결성, 융복합성(HW/SW)을 기반으로 발전하고 있으며, 이를 위해 엄청난 양의 데이터를 생산.저장.가공하는 반도체 기술(HW)에 토대로 한 초연결 지능형 사회로의 진입을 가속화시키고 있음. 사물인터넷(IoT), 인공지능, 빅데이터 등 다양한 정보통신기술들이 발전하면서 수많은 데이터를 한번에 처리해야 하는 수요가 증대하였고, 이를 가능하게 하는 것은 반도체기술이 바탕임.



< 그림 1. Flexible system-on panel(SOP): Thin-film transistor(TFT) 적용 이미지 >
출처: Nara Institute of Techonology (2015).

◦ HW 핵심기술로 반도체 소자 및 공정 기술, 집적회로 설계 기술을 꼽을 수 있으며,특히 반도체 소자의 축소를 통해 기존에는 단위면적당 집적도 향상을 추구하였으나, 구동전압을 낮추는 기술을 상대적으로 발전하지 못함. 낮은 구동전압 구현은 IoT용 초저전력 반도체 소자의 핵심 기술이며, 기존 Si 기반 CMOS 의 한계를 극복하고 근본적으로 구동전압을 낮출 수 있는 저소비전력 memory 소자 원천기술 개발이 필요함.

◦ 이와 함께, IoT 기기에 정보표시를 위한 패널을 함께 집적시키기 위해(System on Panel: SOP) 고신뢰성 박막 반도체소자(Thin-Film Transistor: TFT) 기술 개발이 필요함.

◦ 해당 기술 개발을 통해, 전력/에너지 소모를 줄임으로써 IoT용 정보통신 기기들에 대한 배터리 수명 감소 및 성능 저하 이슈를 개선하고, 발열을 줄일 수 있을 것으로 기대됨.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

◦ [고유임무와의 연계성 (기관 R&R 등)]
다양한 산업 환경에서 웨어러블 전자부품, IoT 기술이 가져올 새로운 패러다임을 주도할 수 있는 반도체 공정 및 소자 제작 플랫폼 및 응용기술 확보를 주요 내용으로 포함하므로 기관 R&R (핵심역할 3: 미래 신산업 창출 및 사회적 가치 확산을 위한 '융복합 생산기술개발')의 내용과 부합


◦ [기술.경제.산업적 필요성/중요성]
(국내) 디스플레이 분야에서 OLED 구동용 고신뢰성 저온 backplane 을 구현하기 위해 삼성디스플레이 혹은 LG디스플레이 등의 기업에서 poly-Si (LTPS) back-plane 의 개발을 주도하였으나 문턱 전압(V_{th})의 불균일성 등과 같은 문제점이 심각히 대두되었음.
(국내) 이의 대안 기술로 마이크로 혹은 나노 크라스탈 실리콘 및 산화물 반도체 TFT 기술이 최근에 각광을 받고 있는데, 이 중에서도 우수한 특성의 이동도 및 신뢰성을 보이는 산화물 TFT 는 대면적 공정과 상대적으로 저온 공정이 가능하여 유연기판을 이용한 고해상도 Flexible Display에 확대적용 가능성이 커 활발한 연구가 진행되고 있음.
(국내) 스퍼터링법을 이용한 비정질의 InGaZnO 혹은 ZnO 등의 반도체막과 금속 전극을 이용한 플라스틱 backplane의 개발이 이루어지고 있지만 일본과 미국이 특허를 소유하고 있는 소재를 그대로 이용하고 있고, 300도 이상의 고온 공정을 그대로 적용하고 있어 소재에 관한 원천 기술 확보 및 저온 공정에서도 양산이 가능할 정도의 소자 안정성 확보는 아직 해결해야 할 문제로 남아있음.
(국내) 반도체 분야에서는 Vertical-NAND memory 제작 시 Si 물질의 측면 형성에 따른 결정화도 감소 및 이동도 감소 이슈를 극복하기 위하여 Si 외 새로운 물질을 적용한 memory 소자 개발 연구가 시작되고 있는 단계임. 이와 함께 미세 패턴 적용에 따른 절연막 두께의 감소로 인해 계면의 SiOx 층 영향성이 증가하여 defect density 가 증가함에 따라, 기존 gate 절연막인 SiO_2 박막을 대체하기 위한 새로운 gate dielectric 물질 도입이 필요한 상황임.
(국내) 기존 memory 소자의 capacitor 절연막으로 사용된 고유전율 박막 재료들로는 TiO_2, Ta_2O_5, Y_2O_3, Al_2O_3, STO, BST 등이 있지만, MOSFET 소자의 gate 절연막으로 사용하기에는 SiO_2 박막의 우수한 계면 특성 및 열적 안정성 대비 취약한 특성을 갖고 있음. 고유전율 박막을 gate 절연막으로 적용하면 전력소비를 최소화할 수 있으므로, 이러한 문제점을 극복하면서 낮은 누설전류 특성 및 3차원 구조에서의 균일한 박막 형성 등 공정 능력까지 함께 확보할 수 있는 새로운 유전 재료 개발이 필요함.

제 3 절 당해연도 연구개발 범위


◦ 고성능 IoT 기기 구현을 위한 차세대 절연막 기반 고신뢰성 금속산화물 반도체(TFT) 소자 및 저소비전력 memory 단위 소자 공정기술 개발

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다


기술 개념도



	유전율(ε)	E_{gap}(eV)
SiO_2	3.9	9
Al_2O_3	8~10	8.3
HfO_2	20	5.7
ZrO_2	20~47	5
Ta_2O_5	50~65	4.2
$SrTiO_3$(STO)	200	3.3~3.57
$(Ba,Sr)TiO_3$(BST)	300	3.4
TiO_2	40	3



[(a) 기존 , (b) 제안하는 산화물 반도체 소자 구조]

기술적 문제 정의	세부 연구내용
➢ 1) 실리콘 물질 대비 낮은 이동도(<10cm^2/Vs) 특성 한계, 2) 안정적인 소자 신뢰성 확보와 같은 기술적인 문제들은 아직 해결해야 할 과제로 남아있음. 고성능/고신뢰성 금속산화물 기반 박막 반도체소자(Thin-Film Transistor: TFT) 공정기술 개발이 필요한 상황임.	● (1) 고(高)유전/고신뢰성 절연막 특성을 갖는 산화물 반도체 소자 공정기술 개발 • 고유전율/고 Bandgap을 갖는 금속산화물 절연막 후보군 탐색 및 테스트 • 고신뢰성 및 전기적 특성 확보를 위한 연구 및 전기적 신뢰성 개선 평가.분석 ● (2) 고이동도 특성을 갖는 신규 금속전극층 기반 산화물 반도체 소자 공정기술 개발 ● (3) 산화물 반도체 기반 차세대 Non-volatile memory 소자 기초특성 연구 

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

제 2 장 연구수행 내용 및 결과

제 1 절 연구개발 추진 체계

1. 연구개발 추진 전략

o 산화물 반도체 기반 TFT 소자 및 Memory 소자는 이성분계, 삼성분계 산화물 재료,공정, 소자 제작 등 원천 기술이 융합하여 이루어진 종합기술임. 각각의 단위기술은 반도체 소자 공정의 흐름에 적합한 형태로 개발이 되어야 함.

o 이러한 특성을 지닌 기술을 개발하기 위하여 초기 20주차까지는 단위핵심기술 중심으로 고유전율/고 Bandgap을 갖는 Metal-Oxide 절연막 및 혼합막 후보군을 탐색하여 개발/테스트하고, 21∽40주차에는 각 단위 원천 기술을 융합하여 산화물 반도체 소자(TFT/Memory 등) 를 제작하고 실제 제작 가능한 원천기술을 확립하고자 하였음.

o 세부 단위기술의 융합성을 증진시키기 위하여 연구개발 초기에 각각의 단위기술들에 대해 융합이라는 관점에서 면밀한 검토를 거쳐서 기술 개발의 아이디어를 보완하고 수정하여 시작 단계에서부터 현실성이 높은 아이디어와 원천 기술을 집중 개발함.

o 연구책임자는 산화물 기반 TFT 소자를 박사학위 주제로 전공하였으며, 반도체/디스플레이 연구 경력이 15년 11개월(대학원 6년, 삼성디스플레이 디스플레이연구소 6년 10개월, 한국생산기술연구원 35개월) 로 전문성을 갖추고 있음. 대형 display 의 backplane 으로 많이 사용될 산화물 TFT 소자의 신뢰성을 개선시키기에 걸림돌이 되는 문제점을 파악하고 분석하여, 최적화된 TFT 소자 구조 및 공정 기술 개발과 설계 기술을 연구 개발함. 다만, memory 소자에 대한 연구를 함께 검토하기 위해 산화물 반도체 소자 관련 우리나라 최고의 전문성을 보유하고 있는 한양대 (융합전자공학부 정재경 교수) 와 공동 협력/연구를 추진하였음.

2. 연구개발 추진 체계(편성도)



< 그림 2. 산화물 반도체 소자 개발(차세대 TFT & Memory) 기술 개발 추진 흐름도>

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

참 여 연 구 원	참 여 연 구 원	참 여 연 구 원
연구책임자(최성환 선임연구원) 외 1명(학생연구원)	연구책임자(최성환 선임연구원) 외 1명(학생연구원)	연구책임자(최성환 선임연구원) 외 1명(학생연구원)
담당 기술개발 내용	담당 기술개발 내용	담당 기술개발 내용
고유전/고신뢰성 절연막 특성을 갖는 산화물 반도체 소자 공정기술 개발	고이동도 특성을 갖는 신규 금속전극층 기반 산화물 반도체 소자 공정기술 개발	(기초연구) 산화물 반도체 기반 차세대 Non-volatile memory 소자 기초특성 연구

3. 자원투입현황

구분	내부인건비 I (정규직)		직접비 내				순수 직접비 (내부인건비 I +간접비)제외
	총인원		내부인건비 II, 내부인건비 III		외부인건비, 학생인건비		
	소계 : 1명		소계 : 명		소계 : 1명		30,000천원
참여인원	최성환				안인수		-

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

제 2 절 당해연도 연구개발 결과

1. 연구수행 내용

가. IoT 기기용 산화물 반도체 기반 고신뢰성 TFT 소자 및 저소비전력 memory 소자 제작기술 개발(System on Panel(SOP) 구현을 위한)

(1) 산화물 반도체 기반 고신뢰성 TFT 소자 공정 기술 개발

(가) 신규 금속전극층 개발을 통한 산화물 반도체 소자 특성 개선

① 신규 금속전극층 및 산화물 반도체 소자 제작 공정 개발

o 최근 이슈화되고 있는 비정질 인듐-갈륨-아연 산화물 (Indium-Gallium-Zinc oxide: IGZO) 박막 트랜지스터(Thin-Film Transistor: TFT) 는 최근 투명하고 유연한 전자 장치에 적용하기 위해 상당한 주목을 받고 있음[1],[2]. 기존 여러 연구에서 IGZO TFT의 소스 및 드레인(S/D) 재료 주제에 초점을 맞추었는데, IGZO TFT에서 낮은 접촉 저항을 나타내는 S/D 전극은 집적 회로 응용 분야에서 소자의 전기적 특성을 유지하는 데 있어서 중요한 역할을 함[3],[4],[5],[6]. 이 중에서 ITO(Indium Tin Oxide) 물질은 높은 전도성과 투명도로 인해 투명 전도성 산화물(TCO) 전극에 널리 사용되었음[7]. 특히, ITO 박막은 상대적으로 높은 온도(>400°C)에서 증착될 때 저항이 가장 낮은 특성을 보였음[8].


o 하지만, 비정질 ITO 박막은 높은 증착 온도에서 비정질에서 다결정으로 쉽게 변형될 수 있음. 변형된 결정질 필름의 내부 응력(Stress) 로 인해 ITO 박막에 심각한 균열(Crack) 을 유발함. 투명 유연디스플레이 응용 분야에서 우수한 ITO 박막을 낮은 공정 온도에서 증착하는 것은 실용적이고 기술적으로 중요한 이슈로 작용할 수 있음. 그러나 ITO 박막이 낮은 온도(<200°C)에서 증착될 때 저항률과 화학적 불안정성의 급격한 증가를 포함하여 몇 가지 문제가 발생할 수 있음[9],[10]. ITO 박막을 포함하는 IGZO TFT의 S/D 전극이 이전에 보고되었지만, IGZO와 ITO 박막 사이의 전위 장벽은 출력 특성에서 쇼트키(Schottky barrier) 거동을 유발함[11],[12].

o 기존 선행연구에서 기판 가열 없이 co-sputtered IGZO 및 ITO 박막을 S/D 전극 재료물질로 사용하는 것을 제안했으며 이것이 IGZO TFT의 전기적 특성을 향상시킬 수 있음을 보여준 바 있음[13]. 다른 연구그룹에서는 S/D 층의 박막 특성에 따라 TFT의 전기적 특성에 주로 영향을 미칠 수 있다고 분석한 바 있음[14]. 밑에 있는 IGZO가 도핑된 ITO 버퍼층은 활성층과 S/D층 사이에 중간층 형태로 IGZO 박막 위에 증착됨. 변조 도핑(Modular doping)은 III-V 반도체에서 캐리어 이동도를 향상시키는 것으로 보고된 바 있음[15].

o 본 연구에서는 S/D층으로 사용되는 ITO 층 증착 과정에서 seed layer 를 추가시켜 이후 성장하는 ITO 박막의 결정 정도를 높이고자 하였음. 최종적인 목적은 아래 그림 3과 같이, TFT 소자 제작 과정에서 반도체층(Active layer) 인 IGZO 층과 접하는 ITO 박막 사이에 interlayer 개념으로 ITO/IGZO co-deposion layer 를 추가하여 두 물질 간 work function 차이를 줄이고 소자 특성을 향상시킬 수 있을 것으로 기대하는 것임.


국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

o 본 연구에서 제안하는 IGZO 도핑된 ITO S/D 전극층을 적용한 IGZO TFT 소자는 반도체층과 S/D층 간 표면 반응 생성으로 인해 일반적인 ITO S/D 전극층을 사용한 TFT 소자(μ_{sat}=9.1cm^2/Vs) 에 비해 우수한 전기적 특성 (μ_{sat}=35.4cm^2/Vs)을 확인할 수 있었음[16]. 이러한 결과는 접촉 및 채널 저항 감소와 함께 스퍼터링된 IGZO 및 ITO 박막의 계면에서 상호확산(Interdiffusion) 영역이 생성되어 추가 산소 결손(Additional oxygen vacancy) 이 생성되었기 때문으로 분석됨. 제안하는 S/D 층을 적용하여 별도의 열처리공정 없이 a-IGZO TFT 소자의 전기적 특성을 향상시킨 것은 향후 고유연 디스플레이 개발에 있어서 큰 도움을 줄 수 있을 것으로 기대함.



< 그림 3. IGZO/ITO 사이 interlayer 추가층 개념도 >

o 본 연구에서는 그림 4와 같이 quartz-glass 기판에 에치백(Etch-back) 소자구조를 사용하였음. 소자 제작공정에 대해 간략히 설명하면, 먼저 게이트 전극(Gate electrode)을 형성하기 위해, e-beam evaporation 증착공정으로 쌓은 150nm 두께의 크롬(Cr)층을 포토리소그래피(Photo lithography) 공정으로 패터닝을 진행하였음. 다음으로 300nm 두께의 이산화규소(SiO_2) 층을 플라즈마 기반 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition) 공정을 사용하여 게이트 유전체로 증착하였음. 또한 45nm 두께의 IGZO(4인치 타겟, In_2O_3:Ga_2O_3:ZnO=1:1:1) 반도체층을 RF(radio-frequency) 마그네트론 스퍼터링(Magnetron Sputtering) 을 사용하여 실온(Room temperature) 에서 증착했음.




(가) (나)

< 그림 4. Bottom-gate 구조를 갖는 비정질 IGZO TFT 소자의
(가) 평면도 및 (나) 단면 구조 >

o 본 연구에서 제안하는 S/D 전극 재료물질인 새로운 ITO 박막은 저압(<10^{-6} Torr) 고진공 분위기에서 Ar(17 sccm)/O_2 (0.1sccm) 가스 혼합물을 주입시켜 2mTorr 압력(Pressure), 300W 전력(Power) 공정조건에서 ITO(DC)/IGZO(RF) 마그네트론 스퍼터링을 통하여 증착하였음. 증착된 S/D 층은 음성 포토레지스트(Negative Photoresist) 로 리프트 오프(Lift off)

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

기술을 사용하여 패턴화하였음. 패터닝 결과, TFT 소자의 형성된 채널 길이(L)와 너비(W)는 각각 20 및 100 μm 로 확인하였음. 소스/드레인(Source/Drain) 전극(Electrode)을 형성한 후, 채널 층의 후면은 200nm 두께의 2단계 처리된 SiOx 보호막으로 보호하였음[17]. 비정질 IGZO TFT는 200°C에서 2시간 동안(공기 중에서) 열처리를 진행하였음.



< 그림 5. 박막두께에 따른 ITO/IGZO 동시 스퍼터링된 박막의 (가) 저항률 및 (나) 제안된 S/D 필름의 단면 TEM 이미지(상단 삽입: 선택된 영역 회절 패턴, 하단 삽입: 선택된 영역의 확대도), 그리고 (다) X선 회절 패턴(X-ray Diffraction: XRD) >


o 그리고 투명전도막(Transparent Conductive Oxide) 필름의 전기적 특성을 최적화하기 위해 25-200 nm 두께의 IGZO/ITO 스퍼터링 박막을 유리 기판 위에 증착하여 비교함. 아래 그림 5.(가)는 4-point 프로브(Probe) 를 사용하여 측정한 동시 스퍼터링된(Co-sputtered) IGZO 및 ITO 박막의 두께에 따른 저항률의 변화를 보여줌. IGZO/ITO 동시 스퍼터링된 25nm 두께를 갖는 박막층의 저항률은 1.17×10^{-3} Ωcm 임을 알 수 있음. 이 때, 박막 두께가 약 125 nm로 증가함에 따라 저항률은 0.99×10^{-3} Ωcm 로 감소함. 200nm 두께의 IGZO/ITO 동시 스퍼터링된 박막층의 경우 저항률은 약 1.0×10^{-3} Ωcm 로 포화됨. 이를 통하여, IGZO/ITO 동시 스퍼터링된 박막의 초기 결정질 형성은 막 두께가 125nm를 초과할 때 일정하게 유지되는 막의 저항률에 중요한 역할을 한다고 결론지을 수 있었음.

o 그림 5.(나) 는 제안된 S/D 박막의 단면 Transmission electron microscopy (TEM) 이미지를 보여줌. 부분적으로 결정화된 125nm 두께의 층(공동 스퍼터링된 IGZO/ITO 박막)이 유리 기판 위에 증착되었음. 125nm 두께의 부분 결정화된 (동시 스퍼터링된(Co-sputtered)) IGZO 및 ITO 박막 위에 기둥 모양(Columnar structure) 으로 성장한 375nm 두께 ITO 박막층을 관찰할 수 있음. 제안된 S/D 박막층의 저항은 결정립 미세구조(Grain microstructure) 의 개선으로 인해 기존의 ITO 박막층에 비해 현저히 낮아질 수 있었음.

o 그림 5.(다) 는 다양한 두께에서의 ITO/IGZO 동시 스퍼터링된 박막의 X선 회절(XRD) 패턴

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다


을 보여줌. 박막의 저항은 미세구조(Microstructure) 와 밀접한 관련을 갖고 있기 때문에, 이러한 XRD 패턴들을 분석하였음[18]. ITO/IGZO 공동 스퍼터링된 박막의 독특한 회절 피크는 100 nm 미만의 두께에서 감지되었음. 특징적인 회절 피크는 100 nm의 두께에서 나타났고 (211), (222), (400), (440)의 우선 배향(Preferential orientations) 은 125 nm 이상에서 두드러지게 나타났음.



(가) (나)

< 그림 6. ITO 500nm, IGZO/ITO 500nm, IGZO/ITO seed layer를 활용한 본 연구에서 제안하는 S/D 전극 재료물질을 적용한 비정질 IGZO TFT 소자들의 (가) 전류 전달 특성(I_{DS}-V_{GS}), 그리고 (나) 전류 출력 특성(I_{DS}-V_{DS}) >

o 본 연구에서는 전기적 특성 비교를 위해, 세 가지 형태의 전도성 박막(Conductive film) 이 마그네트론 스퍼터링을 통해 증착하였음. 1) 기존 S/D(ITO 500nm), 2) 수정 S/D(IGZO 도핑된 ITO(500nm)), 3)공동 스퍼터링된 IGZO 및 ITO 박막(125nm) 위에 증착된 ITO 박막(375nm)층이 제안하는 S/D 전극 재료물질임. 세 박막층들은 모두 IGZO 채널층 상부에 동일하게 증착되었음.



< 그림 7. 반도체층과 S/D 전극층간 저항 분석을 위한 TLM (transfer length method) 패턴 >

o 그림 6에서는 반도체 매개변수 분석기(Semiconductor parameter analyzer) 를 사용하여, 측정한 기존 및 제안된 S/D 전극층들을 적용한 비정질 IGZO TFT 소자의 전류 전달 및 출력 특성을 보여줌. 포화 드레인 전류($I_{D,SAT}$) 대 게이트 전압(V_{GS}) 곡선의 제곱근에서 얻은 1) 기존, 2) 수정 및 3) 제안된 S/D 전극층을 적용한 IGZO TFT 소자의 포화 이동도

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다


(Saturation mobility)는 각각 9.1, 14.7 및 35.4 cm^2/Vs 로 분석됨[19],[20]. 제안하는 S/D 전극층을 적용한 IGZO TFT 소자는 1) 기존 및 2) 수정된 S/D 전극층을 갖는 TFT 소자보다 상대적으로 더 높은 구동 전류를 나타낼 수 있었음.

o 그러나 3) 제안된 S/D 전극층을 적용한 IGZO TFT 소자의 경우, 2) 수정된 S/D 전극층을 적용한 소자(1.04×10^{-13} A)에 비해 상대적으로 높은 오프 전류(3.8×10^{-12} A)를 보여주는 한계를 가지고 있었음. 1) 기존, 2) 수정 및 3) 제안된 S/D 전극 재료물질을 적용한 TFT 소자의 문턱 전압(Threshold voltage: V_{TH})은 각각 -1.91, -1.6, -6.68 V 로 확인하였음. 이러한 결과는 제안된 S/D 전극층을 갖는 TFT 소자의 문턱 전압이 기존 S/D와 수정된 S/D를 가진 TFT 소자들보다 상대적으로 5V 가량 낮은 전기적 특성을 갖게 됨. 1) 기존 S/D 전극층(0.704 V/dec) 을 사용한 TFT 소자의 문턱전압 이하 기울기 (Subthreshold swing) 값은 2) 수정된 S/D 및 3) 제안하는 S/D 전극층을 적용한 TFT 소자들(0.202 및 0.451 V/dec) 보다 상대적으로 크게 나타났음.

o 3) 제안하는 S/D 전극층을 적용한 TFT 소자가 기존 소자 대비 우수한 전기적 특성을 나타내는 이유를 분석하기 위해 그림 7와 같이 gated -transmission line 측정 방법을 이용하여 IGZO 반도체층의 저항을 추출했음. TFT(R_{ON}) 소자의 전체 온 저항(R_{ON}) 은 다음 식과 같이 표현될 수 있음.

$$R_{ON} = \frac{\partial V_{DS}}{\partial I_D} = R_{Channel} + R_{S/D},\ R_{Channel} = \frac{L}{[W \cdot \mu_o \cdot C_i \cdot (V_{GS} - V_{TH})]}$$

o 여기에서 $R_{S/D}$ 는 S/D 접점의 직렬 저항, $R_{channel}$ 은 채널 저항을 단위 채널 길이로 나눈 값[4],[20],[21], V_{DS} 는 드레인과 소스 사이의 전압, μ_o 는 낮은 필드 이동도임. C_i 는 절연체 커패시턴스, V_{GS} 는 게이트-소스 전압임. 위의 식을 이용하여 그림 8과 같이 R_{ON} 과 L 사이의 선의 기울기로부터 $R_{S/D}$ 를 인터셉트(Intercept) 값의 절반으로 결정하고 $R_{channel}$ 값을 추출하였음. S/D 전극층과 a-IGZO 채널층의 접촉저항(Contact resistance) 은 기존 S/D층(7.04×10^3 Ω/μm) 및 변형된 S/D층(6.91×10^3 Ω/μm) 이었고, 3개의 S/D 전극층 중 본 연구에서 제안하는 S/D 박막층은 가장 낮은 $R_{S/D}$(4.14Ω/μm)를 나타냈음.




< 그림 8. (가) 기존 S/D, (나) 수정된 S/D, (다) 본 연구에서 제안하는 S/D 전극층을 적용한 IGZO 반도체층에 대한 Gated-transmission line method 측정값 (인가조건: V_{DS}=0.2V) (삽입 이미지: 제작된 전송선 방식 패턴의 광학 현미경 이미지). >

o 또한 제안하는 S/D 전극층의 $R_{channel}$(2.19×10^5 Ω/μm) 값은 V_{GS}=8V 및 V_{DS}=0.2V 인가조건

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

에서 기존 S/D 전극층(5.09×10^5 Ω/μm) 보다 낮게 나타남. 기존 S/D 전극층을 적용한 IGZO TFT 소자의 저항은 동일한 채널 길이에 대해 본 연구에서 제안하는 S/D 전극층의 저항값보다 약 2배 더 큰 결과를 보였음. 이러한 결과는 열처리공정(Annealing) 이 진행되면서 IGZO 반도체층과 제안하는 S/D 전극층 간 상호확산(Interdiffusion) 에 의한 것으로 추정됨.



< 그림 9. (가) 기존 S/D, (나) 수정된 S/D, (다) 본 연구에서 제안하는 S/D 전극층을 적용한 IGZO 반도체층에 대한 비행 시간 2차 이온 질량 분광법으로 얻은 깊이 프로파일 >

o 본 연구에서 제안하는 S/D 전극층을 적용한 IGZO TFT 소자의 기존 전극층 대비 상대적으로 큰 포화 이동도 특성의 원인을 분석하기 위해, 산화물 TFT 소자 적층구조에서 수소, 아연 및 인듐 원자의 깊이 프로파일(Depth profile) 을 비행 시간(Time-of-flight: TOF) 2차 이온 질량 분광법(Secondary ion mass spectroscopy: SIMS)을 진행하였음[7]. 이 때, 세슘 이온(Cs+) 빔 에너지는 10keV 으로 인가함[22]. 그림 9는 O, Zn, Ga 및 In 원자의 농도와 함께 1) 기존 S/D 전극층, 2) 수정 S/D 전극층 및 3) 본 연구에서 제안하는 S/D 전극층을 적용한 IGZO 박막 샘플에 대한 SIMS 깊이 프로파일을 보여줌.

o IGZO TFT 소자 적층구조의 SIMS 프로파일을 각각 1) 기존 및 3) 제안하는 S/D 층들과 비교하면 IGZO 채널 층에서 소스/드레인 전극까지 산소 원자 강도(Intensity) 의 증가를 확인할 수 있음. 이러한 결과는 동시 스퍼터링된 IGZO 및 ITO 박막이 IGZO 필름과 추가로 반응하여, 열처리공정 후에 S/D 전극/IGZO 반도층간 계면 영역 주위에 산소 원자의 상호확산(Interdiffusion)을 유도하기 때문으로 추정할 수 있음. 이전 다른 연구그룹의 선행연구에서는 In-rich IGZO 필름이 캐리어 농도와 이동성을 증가시킬 수 있음을 발견한 바 있음[23].

o 또한, 1) 기존 S/D 전극층을 사용한 TFT 구조의 깊이 프로파일은 3) 제안하는 S/D 전극층에 비해 IGZO 박막층에서 더 낮은 In, Ga 및 Zn 원자 강도를 나타내었음. 이러한 결과를 토대로 S/D 전극과 IGZO 반도체층 사이에 계면층을 생성하여 IGZO TFT의 전기적 특성을 향상시킬 수 있음을 설명할 수 있음. 전자 농도의 증가는 또한 IGZO 박막층에 산소 결손(Oxygen vacancy) 의 추가 생성으로 설명할 수 있음[24]-[25]. 따라서 이러한 전기적 특성의 향상은 채널 및 접촉저항의 상당한 감소와 함께 IGZO 및 ITO 박막과 IGZO 층 사이의 상호확산 거동의 유도에 기인할 수 있으며, 이는 추가 산소 결손을 생성하게 됨[26].

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

(2) 고유전 절연막 공정 기술 개발 / 고신뢰성 반도체 특성 기술 개발

(가) 신규 절연막층 개발을 통한 산화물 TFT 소자 신뢰성 특성 개선

① 신규 MgO 절연층 공정 및 해당 박막을 적용한 산화물 TFT 소자 신뢰성 개선

o 현재 중소형 및 대형 디스플레이에서 적용되고 있는 산화물 기반 TFT 소자에서 디스플레이 구동 시 backplane 부분에 off-bias 가 인가되는 NBTS(Negative Bias Temperature Stress) 신뢰성 열화 이슈가 보고된 바 있음[27]-[29]. 이러한 산화물 TFT 소자의 구동 신뢰성 향상을 위해 carrier suppressor 로 작용하는 Hf, Zr, Ga 등의 물질을 반도체층(Active layer) 에 적용하는 시도가 존재하였지만, 이 경우 산화물 TFT 소자 자체의 전기적 특성이 저하될 우려가 있음. 이를 해결하기 위해, 본 연구에서는 MgO 박막이라는 새로운 절연막 물질 및 구조를 도입하였음.

o MgO 물질은 7.6eV 라는 상당히 큰 에너지 밴드갭(Bandgap) 특성을 가지고 있어 낮은 전자 캐리어 농도(Carrier concentration)를 유지할 수 있는 특징을 가지고 있음(TiO_2: 3.0~3.2eV). 이러한 성질를 활용하여 절연막 구조를 형성할 경우, 구동전압(Driving voltage)을 감소시키고, 문턱전압이하 기울기(Subthreshold swing) 이 개선될 수 있을 것으로 기대됨. 이와 함께 MgO 극초단박막(Ultra thin barrier layer)를 산화물 TFT 소자에 적용하면, 전기적 특성 및 신뢰성 특성 개선을 둘 다 확보할 수 있을 것으로 기대됨.

o 그 동안 고유전절연막(High-k dielectric)을 TFT 소자에 적용한 선행 문헌 이 보고된 바 있음[30]. 해당 논문에서는 산화물 TFT 소자에 실리콘질화막(SiNx) 표준 소자의 전계효과이동도(Field Effect Mobility: μ_{FET}) 특성을 12.8 cm^2/Vs, SiNx 절연막에 TiOx 박막을 추가하여, TiOx 두께를 증가시키면 이동도 특성이 열화되는(Degradation) 결과를 보고하였음. 특히, TiOx 추가층의 두께를 2에서 8nm 로 증가시키면, 전계효과이동도값이 9에서 1.8cm^2/Vs 로 감소하였음. 해당 논문에서는 산화아연계 산화물(ZnO-based) TFT 소자에서 고유전절연막을 잘못 적용하면 전계효과이동도 특성을 악화시킬 우려가 있으므로 주의깊게 적용해야 한다고 결론지은 바 있음.

o 전계효과이동도 열화의 원인으로 1)고유전절연막(High-k) TiOx 에서는 쿨롱 산란 메커니즘(Coulomb scattering mechanism) 이, 2) 실리콘질화막(SiNx) 표준 소자에서는 포논 산란 메커니즘(Phonon scattering mechanism) 에 의해 캐리어(Carrrier) 의 이동이 제한되는 것으로 설명하였음. 해당 선행 문헌에서 제시한 연구의 제한성으로는 산화물 TFT 소자에서 많이 사용하지 않는 실리콘질화막(SiNx)을 게이트 절연막 기본 구조로 적용한 점임. 현재까지 다른 고유전절연막(High-k dielectric) 의 영향성에 대해서는 아직까지 추가로 분석된 논문은 없었음.

o 앞에서 분석한 1) 고유전절연막(High-k dielectric)을 산화물 TFT 소자에 적용 시 전계효과이동도 특성이 열화하는 문제와 함께, 2) TFT 소자에 off-bias 가 인가되는 NBTS 신뢰성 열화 이슈를 해결하기 위해, 본 연구에서는 MgO 박막이라는 새로운 절연막 물질 및 구조를 도입하였음. 먼저, 1) 큰 에너지 밴드갭(Bandgap) 특성을 갖는 금속-산화물 물질(Metal oxide) 은 낮은 전자 캐리어 농도(Carrier concentration)를 유지할 수 있는 특징을 가지고 있고, 2) 산소 원소(Oxygen atom)를 끌어당기기 위해서는 금속원소(Metal atom) 가 낮은

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다


전자음성친화도(Electronegativity:EN, 산소의 EN=3.44)를 가져야 함. 아래 표 1에서 확인할 수 있듯이 여러 가지 금속-산화물 박막물질 중 두 가지 조건을 모두 만족하는 물질은 MgO 박막임.

	Bandgap(eV)	Electro-negativity (EN)
SnO	~2.5	1.96
Ga_2O_3	4.7~4.9	1.81
In_2O_3	~3.6	1.78
ZnO	~3.4	1.65
Al_2O_3	~8.8	1.61
TiO_2	3.0~3.2	1.54
MgO	~7.6	1.31
HfO_2	~5.9	1.3

< 표 1. 금속산화물 원소별 bandgap 과 electro-negativity(EN) 특성 [31] >

o 산소(Oxygen) 는 In(1.78), Ga(1.81), Zn(1.65) 원소보다 상대적으로 높은 전기음성친화도(Electronegativity)를 가지고 있기 때문에 MgO(1.31) 원소와도 강한 이온 결합(Ionic bond)을 구성할 수 있음. 이는 Mg 과 결합된 산소를 제거하거나 더하는 행위는 In, Ga, 그리고 Zn 와 결합된 산소를 제거 또는 더하는 것보다 상대적으로 큰 캐리어 농도 변화(Carrier concentration) 를 유발할 수 있음. 일반적으로, 결합(Bond) 의 극성(Polarity) 을 유발하는 원자의 능력을 의미하는 유도적 효과 (inducive effect) 로 인하여, 근처 원자의 전기음성도에 의한 반응에 따라 결합 내에서 전자의 이동이 이루어짐. Li, Mg 같은 금속들은 유도적으로 (inductively) 전자를 내놓게 되고, 반면에 산소(Oxygen), 염소(Chlorine) 같은 전기음성도가 높은 원소들은 전자를 당기게 됨.

o 본 연구에서는 선행 문헌과는 달리, 중소형/대형 디스플레이 panel에서 널리 사용되고 있는 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD) 기반 실리콘산화막(SiOx)을 게이트 절연막(Gate insulator) 기본 구조로 적용하였고, 이와 비교하는 샘플로 SiOx 박막에 스퍼터링 방법으로 얇은 두께(1nm)를 갖는 MgO 절연박막을 연이어 증착시킨 산화물 TFT 소자를 그림 10 과 같이, 제작하여 두 소자 간 전기적 특성(Electrical characteristic)을 비교하였음.




< 그림 10. SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 bottom-gate inverted staggered 구조를 갖는 IGZO 산화물 TFT 소자 단면도 >

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

o 그림 11 과 표 2 에서 확인할 수 있듯이 SiOx(300nm) 단일절연막을 적용한 소자 대비, SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 IGZO 산화물 TFT 소자는 문턱전압은 -1.14 → -1.34V 로 0.2V 좌측으로 이동하였고(Negatively shift), 포화이동도(Saturation mobility) 가 7.59 → 10.56 cm^2/Vs 으로 증가하였고, 문턱전압이하기울기(Subthreshold swing) 특성은 0.39 → 0.362 V/dec 로 개선된 전기적 특성을 나타내었음.

o SiOx(300nm) 절연막 기본 구조 대비, MgO(1nm) 적층 절연막을 추가로 적용하였을 때, IGZO 산화물 TFT 소자의 전기적 특성이 개선되는 원인을 찾기 위해, 아래 그림 12 와 같이 금속층-산화막층-반도체층(Metal-oxide-semiconductor (MOS) 패턴을(300㎛×150㎛ 크기) 제작하여 Agilent 4294A LCR meter 계측장비를 활용하여 인가전압에 따른 캐패시턴스(Capacitance-Voltage: C-V) 특성을 분석하였음. 그림 12(나),(다)에서 확인할 수 있듯이 SiOx(300nm) 단일절연막을 적용한 소자 대비, SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 MOS 패턴의 캐패시턴스 특성이 상대적으로 100fF 이상(10kHz 측정값) 크게 발생하는 것을 확인할 수 있었음. 이를 MOS 패턴 소자의 단위면적당 값으로 확산해보면, 각각 11.7nF/cm^2(SiOx(300nm) 절연막), 18.4nF/cm^2(SiOx(300nm)+ MgO(1nm) 절연막) 에 해당하는 값으로 후자의 캐패시턴스값은 전자 대비 약 57% 이상 증가하는 결과로 확인하였음.




< 그림 11. 1) SiOx(300nm) 및 2) SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 IGZO 산화물 TFT 소자 간 전류-전달 특성(Transfer characteristic: I_{DS}-V_{GS}) (V_{DS}=10V 인가) >

o 다음으로, 산화물 기반 TFT 소자에서 디스플레이 구동 시 backplane 부분에 off-bias 가 인가되는 NBTS 신뢰성 열화 현상을 해결하기 위하여 SiOx(300nm) 절연막 기본 구조 대비, MgO(1nm) 적층 절연막을 추가로 적용하였을 때, 신뢰성 개선 효과가 발생하는지를 분석하였음. IGZO 산화물 반도체층과 실리콘산화막(SiOx) 절연막 사이에 1nm 두께를 갖는 MgO 박막층(일종의 quantum dot 형태로 존재)을 추가하여 NBTS 신뢰성 특성을 개선하고자 하는 것임. 그림 13 에서 확인할 수 있듯이, 정공 캐리어(Hole carrier) 가 실리콘산화막(SiOx) 절연막층 계면(Interface) 부분까지 전하 트래핑(Carrier trapping) 이 발생하기 위해서는 극초단 터널링 배리어층(Ultrathin tunnel barrier layer) 로 작용하는 MgO 박막층과 IGZO 산화물 반도체층 간 원자가 오프셋(Valence band offset) 을 뛰어넘을 수 있는 충분한 에너지(Energy) 가 외부에서 인가되어야 함.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다


V_{DS}=10V 기준	V_{TH}(V)	Mobility(cm^2/Vs)	S-swing(V/dec)
G.I: SiOx(300nm)+ MgO(1nm)	-1.336	10.556	0.362
G.I: SiOx (300nm)	-1.135	7.593	0.390

< 표 2. 1) SiOx(300nm) 단일 및 2) SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 IGZO 산화물 TFT 소자의 전기적 특성 parameter 들 >



(가) (나) (다)

< 그림 12. (가) 제작된 MOS 패턴 모습, (나) SiOx(300nm) 단일 및 (다) SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 MOS 패턴의 인가전압에 따른 캐패시턴스(Capacitance-Voltage: C-V) 특성 >




< 그림 13. (가) SiOx(300nm) 단일 및 (나) SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 산화물 TFT 소자에 NBTS(Negative Bias Temperature Stress) 신뢰성 열화 시, 산화물 반도체층/게이트 절연막 계면에서 발생하는 현상들에 대한 개념도 >

o 제작된 산화물 TFT 소자에 온도와 음전압(Negative bias)를 함께 5000s 인가하여(30°C) 1) SiOx(300nm) 단일절연막을 적용한 소자 대비, 2) SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 산화물 TFT 소자의 NBTS 신뢰성 열화 개선 정도를 평가하였음. 산화물 TFT 소자 각각의 시간에 따른 I-V 특성을 아래 그림 14 와 같이 측정하여 전기적 신뢰성을 평가함. 평가 결과, 1) SiOx(300nm) 단일절연막을 적용한 소자($\triangle V_{th}$=-3.13V) 대비, 2) SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 소자($\triangle V_{th}$=-2.07V)에서 약 1.06V 가량 문턱전압이 이동한 양($\triangle V_{th}$) 이 적게 됨으로써, 신뢰성 특성이 개선됨을 확인함.

o 이와 함께, 추가로 온도, 음전압에 550nm 파장 빛을 함께 5,000s 인가하여(30°C) 1)

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

SiOx(300nm) 단일절연막을 적용한 소자 대비, 2) SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 산화물 TFT 소자의 NBITS(Negative Bias Temperature Stress) 신뢰성 열화 개선 정도를 평가하였음. 평가 결과, 그림 14(다),(라)에서 확인할 수 있듯이 NBTS 신뢰성 평가 결과와 유사하게 1) SiOx(300nm) 단일절연막을 적용한 소자($\triangle V_{th}$=-4.09V) 대비, 2) SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 소자($\triangle V_{th}$=-3.03V)에서 약 1.06V 가량 문턱전압이 이동한 양($\triangle V_{th}$) 이 적게 됨으로써, 신뢰성 특성이 개선됨을 함께 확인하였음.




< 그림 14. (가) SiOx(300nm) 단일 및 (나) SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 산화물 TFT 소자에 NBTS 신뢰성 열화 시, (다) SiOx(300nm) 단일 및 (라) SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 산화물 TFT 소자에 NBTIS 신뢰성 열화 시, 산화물 반도체 TFT 소자의 스트레스 시간에 따른 전류-전달(Transfer characteristic: I_{DS}-V_{GS}) 특성 >

o 동일 스트레스 조건 하에서 1) SiOx(300nm) 단일절연막을 적용한 소자 대비, 2) SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 산화물 TFT 소자의 신뢰성 열화가 개선된 원인을 분석하기 위하여, 산화물 TFT 소자 적층구조에서 마그네슘(Mg), 아연(Zn), 갈륨(Ga), 수소(H), 산소(O) 및 인듐(In) 원자의 깊이 프로파일(Depth profile) 을 비행시간형 이차이온 질량분석방법(Time-of-Flight Secondary Ion Mass Spectroscopy: TOF-SIMS) 을 진행하였음. 이 때, 세슘 이온(Cs+) 빔 에너지는 10keV 으로 인가함. 그림 15 는 Mg, Zn, Ga, In,

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다


H 및 O 원자의 농도와 함께 1) 기존 SiOx 절연막층, 2) 본 연구에서 제안하는 SiOx(300nm)/MgO(1nm) 적층 절연막 적용한 IGZO 박막 샘플에 대한 SIMS 깊이 프로파일을 보여줌.

o 1) 기존 SiOx 절연막층 대비 2) 본 연구에서 제안하는 SiOx(300nm) /MgO(1nm) 적층 절연막 적용한 IGZO 박막 샘플의 경우, IGZO 반도체층 채널영역 내부에서 H 이온의 분포가 적게 유지됨. 즉, 게이트절연막과 반도체층 간 front-interface 에서 기존 SiOx 절연막층으로부터의 수소(H) 유입을 차단하는 역할을 충분히 수행하는 것으로 분석됨. 수소(H)와 관련한 결함(Defect) 이 NBTS 신뢰성에 악영향을 주는 것으로 보고된 바 있으며[32], 이를 통해 SiOx(300nm) /MgO(1nm) 적층 절연막 적용한 TFT 소자의 NBTS 신뢰성이 개선될 수 있음을 추정해볼 수 있음.



(가) (나)

< 그림 15. SiOx(300nm) 단일 및 SiOx(300nm)/MgO(1nm) 적층 절연막을 적용한 산화물 TFT 소자 샘플에서의 (가) 기존 SiOx 절연막층, (나) 본 연구에서 제안하는 SiOx(300nm) /MgO(1nm) 적층 절연막 적용한 IGZO 박막 샘플에 대한 비행 시간 2차 이온 질량 분광법으로 얻은 깊이 프로파일 >



(가) (나)


< 그림 16. (가) 기존 SiOx 절연막층 대비 (나) 제안하는 SiOx(300nm) /MgO(1nm) 적층 절연막 적용한 IGZO 박막 샘플의 단면 TEM 이미지(우측: 선택 영역 확대도) >

o 그림 16 은 기존 및 제안하는 게이트 절연막층의 단면 Transmission electron microscopy (TEM) 이미지를 보여줌. 300nm 두께를 갖는 SiOx 절연막층 상부에 MgO 박막이 1nm 가량 증착되면서, 하부 SiOx 절연막층 내부에 일부 nanoparticle 형태로 존재함을 확인할 수 있음.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

② NC(Negative capacitance) effect 적용한 TFT 소자 구조 전기적 특성 평가

o TFT 소자의 전기적 특성을 개선시키기 위해, 고유전율(High-k), wide band-gap(Eg) (~5.65eV) 특성을 갖는 HfOx 절연막층을 원자층증착공정(Atomic Layer Deposition: ALD)를 적용하여 산화물 TFT 소자를 제작하였음. HfOx 절연막층은 고밀도(High density (9.68g/cm^3)) 특성을 갖고 있어 불순물 확산과 반도체층/절연막층(Dielectric) 계면에서 반응을 억제할 것으로 기대함. 제작된 소자의 열처리(Annealing) 이전, 350°C 20min. 열처리 후 전류-전달 특성을 그림 17 에서 확인해볼 수 있음. 제작된 TFT 소자의 이동도(μ) 특성은 63cm^2/Vs 으로 확인하였음.



(가) (나) (다)

< 그림 17. 제작한 소자의 (가)단면 구조, (나)Annealing 전, 그리고 (다) Annealing 후 /(350°C 20min.) 전류-전달 특성 >

(3) (기초연구) 차세대 Ferroelectric field effect transistors(FeFETs) 공정 기술 개발

(가) 신규 절연막층 개발을 통한 FeFETs 반도체 소자 특성 개선

① 신규 interlayer 공정 및 소자 구조 개발을 통한 FeFETs 소자 특성 개선

	DRAM	NAND FLASH planar	FeRAM
write time	< 10 ns	100 μs	40 ns
read time	< 10 ns	10 μs	65 ns
write voltage	2.5 V	15 V	1.3 V
power consumption	High	Medium	Low
cycling endurance	1E+16	1E+05	1E+14
Retention Time	64ms	10 years	10 years


< 그림 18. DRAM, NAND Flash memory, FeRAM 소자 각각의 device 특성 비교표[33] >

o 최근, big data 시대가 가속화됨에 따라 저장해야 하는 data 의 양이 기하급수적으로 증가하고 있음. 이에 빠른 동작속도와 낮은 전력소모를 가진 device 개발이 필요한 상황임. 그림 1.에서 볼 수 있듯이, FeFET (Ferroelectric field effect transistor) 소자는 기존의 NAND

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다


flash memory 소자에 비해 빠른 read/write 속도, 낮은 write 전압, 높은 cycling endurance, 낮은 power consumption 등과 같은 여러가지 장점들을 보유하고 있어 차세대 비휘발성 메모리 소자 중 하나로 큰 주목을 받고 있음. 그 중에서도, one-transistor (1T) FeFETs 소자는 강유전체 내부 polarization charge의 변화에 따라 문턱전압(Threshold voltage: V_{TH})를 조절하여 메모리 특성을 구현할 수 있는 특성을 가지고 있음.

o 하지만 대표적인 1T FeFET 구조인 metal-ferroelectric-insulator-semicon ductor(MFIS)에서는 metal과 ferroelectric 물질 간의 반응에 의해 non -ferroelectric layer가 생겨 소자의 polarization 값이 의도치 않게 감소하는 문제점을 가지게 됨. 이렇게 두 물질 간의 반응에 의해 depolarization layer가 생겨, 예기치 않게 소자의 특성이 저하되는 현상을 'Dead layer effect' 라고 함[34]. 특히, dead layer effect 는 oxygen 을 흡수하는 TiN 전극과 ferroelectric HfOx 박막이 서로 접할 때, HfOx 박막 내 oxygen vacancy 가 새로 발생하면서 두 물질의 interface 부분에 TiOxNy 층이 생성되는 것을 의미함. Dead layer effect 가 발생하게 되면, 그림 19 에서와 같이 memory window 가 감소하는 결과를 유도시킴.



(가) (나)

< 그림 19. (가) TiN 전극층과 HfO2 ferroelectric layer 계면에서 산화 환원 반응 발생에 따른 dead layer effect 개념도 및 (나) Memory window 감소[35] >




< 그림 20. TiN 전극층 대신 RuO2 전극층을 적용하여 ferroelectric-pinning 현상을 완화시킨 선행 연구[36] >

o 다른 연구그룹의 선행 연구에서는 아래 그림 20 과 같이 신규 metal oxide 전극층을 사용함으로써 oxygen vacancy로 인한 ferroelectric-pinning 현상을 완화하고자 하였음. 다만, 이 때 적용한 RuO2 전극층의 target 가격은 8,857$ 로, 기존의 TiN 전극층의 885$ 가격

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

대비 약 10배 가까이 비싼 한계를 가지게 됨. TiN 와 RuO2 의 열팽창계수[K^{-1}] 는 각각 9.1×10^{-6} 과 6.4×10^{-6} 로 유사한 특성을 보임.

o 본 연구에서는, 단일 HfOx 박막 대비, 열 소모 비용 (Thermal budget) 관점에서 결정화 온도를 줄이기 위해 HfOx에 ZrOx를 doping 한 HfZrOx 박막을 새로 적용하였는데, HfZrOx 에서도 dead layer effect가 발생하기 때문에 이에 대한 개선방안을 검증하였음[37]. 선행연구와의 가장 큰 차이점은 열팽창계수가 크고 가격이 저렴한 TiN 전극을 사용하면서 interlayer 를 적용하여 ferroelectric-pinning 현상을 완화한 점임. 그림 21 과 같이 Metal Ferroelectric Insulator Semiconductor (MFIS) 구조에서 top electrode와 ferroelectric 물질(HZO 절연막층) 사이에 SiOx, SiNx interlayer 를 각각 추가하였을 때, MFIS 구조를 갖는 실험샘플의 Capacitance-Voltage(C-V) 특성 및 X-ray photoelectron spectroscopy (XPS) 특성을 분석함.



(가) (나) (다)

< 그림 21. TiN 전극층과 HfZrOx(20nm)/SiON(4nm)절연층 적층구조를 적용한 (가) 기존 구조와 interlayer 로 (나) SiOx(4nm), (다) SiNx(4nm)를 적용한 신규 제안 구조 개념도 >

	SiOx	SiNx	SiON
Gas species	$Ar : N_2O : SiH_4$	$Ar : NH_3 : SiH_4$	$Ar : NH_3 : SiH_4$
Gas flow rate [sccm]	100 : 30 : 5	100 : 30 : 5	100 : 30 : 5
Gas pressure	0.18 mTorr	0.18 mTorr	0.18 mTorr
Deposition time	6s	6s	6s
Plasma power	100W	100W	100W
Temperature	150°C	150°C	150°C
Deposition thickness	4nm	4nm	4nm
Process equipment	PECVD	PECVD	PECVD

(가)

	HZO	TiN
Gas species	Ar	Ar
Gas flow rate [sccm]	50	14
Gas pressure	5.0 mTorr	4.0 mTorr
Deposition time	160s	600s
Plasma power	200 W	300 W
Temperature	Room T	Room T
Deposition thickness	20nm	100nm
Process equipment	RF magnetron sputtering	RF magnetron sputtering

(나)


< 그림 22. (가) PECVD 기반 SiOx, SiNx, SiON 절연층 및 (나) putter 기반 HZO 절연층 및 TiN 전극층 증착 조건 >

o 이 때, interlayer 로 적용한 SiOx, SiNx, SiON 절연층은 플라즈마 화학 기상 증착법

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

(Plasma Enhanced Chemical Vapor Deposition: PECVD) 으로 그림 22(가) 와 같은 조건으로 증착을 진행하였음. HfOx에 ZrOx를 doping 한 HfZrOx 박막 및 TiN 전극층은 각각 RF 및 DC magnetron sputter 공정을 이용하여 아래 그림 22(나) 와 같은 조건으로 증착을 진행하였음.

o 분석 결과, interlayer의 종류에 따라 memory window (MW=△Flat band voltage) retention 이 39% ➔ 80%~98% 수준까지 그림 23 에서 확인할 수 있듯이 증가하였음. 다만, 해당 샘플들에 15V DC bias 50s (Write pulse width 50㎲ 기준)를 인가하자, interlayer가 없는 구조와 비교 시 stress 인가하기 전 MW값보다 18~33% 감소하는 문제점이 발생하였음.



(가) (나)

(다)


< 그림 23. (가) 기본 구조 및 interlayer 로 (나) SiOx, (다) SiNx 박막층을 적용한 신규 구조에서의 C-V 특성 >

o 결론적으로, TiN 전극층과 HZO 절연막층 사이 interlayer를 추가함으로써 MW retention 성능을 향상시킬 수 있었음. 실험 결과, dielectric interlayer 의 유전율이 클수록 초기 MW 가 증가하는 경향을 나타내었음. 다만, interlayer가 없는 구조와 비교 시, 유효산화막두께 (Effective Oxide Thickness: EOT) 가 높고 ferroelectric layer 에 실제로 인가되는 전압이 작아 스트레스 인가 후, 그림 24 에서와 같이 초기 MW 값이 상대적으로 더 많이 감소하는 한계를 확인하였으며, 이를 극복할 필요가 있음. 그림 25 에서 X-ray photoelectron


국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

spectroscopy(XPS) 분석 방법을 이용하여 SiOx interlayer 유무에 따른 특성차를 살펴보았으나 뚜렷한 경향 차이를 확인하지는 못하였음.

o 후속 연구로 초기 MW 특성을 향상시키기 위해, 유전율이 큰 dielectric layer를 사용할 필요성이 있음. TiN 전극층과 HZO 절연막층 사이 계면 특성을 고려하면서 high-k 물질을 낮은 공정 온도에서 증착할 수 있는 원자층증착방법(Atomic Layer Deposition: ALD) 공정 기반 dielectric interlayer를 탐색하여 memory 소자 구조에 적용하여 그 효과를 확인하고자 함.



< 그림 24. 15V DC bias 50s (Write pulse width 50㎲ 기준) 스트레스 인가 전후 (가) 기본 구조 및 interlayer 로 (나) SiOx, (다) SiNx 박막층을 적용한 신규 구조에서의 memory window(MW) 특성 >



(가) (나)

< 그림 25. (가) TiN 전극층과 HZO 절연층 간 XPS 분석결과 (다른 연구그룹의 선행연구결과)[37] (나) 기본 구조 및 interlayer 로 SiOx 절연막층을 적용한 신규 구조에 대한 XPS 분석결과 >

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

제 3 절 당해연도 연구개발 결과

1. 당해연도 연구개발 추진 결과(당초계획 대비 추진 결과)

WBS No.	개발목표	세부개발 내용	결과물	소요 기간
1	**산화물 반도체 기반 고신뢰성 TFT 소자 제작기술 확보**	-		**40주**
1-1	고(高)절연막 개발	고유전율/고 Bandgap을 갖는 Metal-Oxide 절연막 후보군 탐색 및 테스트	고절연 박막 확보	10주
1-1-1		고신뢰성 및 전기적 특성 확보를 위한 연구	고신뢰성 TFT 소자 특성	10주
1-2	고신뢰성 반도체층 개발	NC(Negative capacitance) effect 절연막층 후보군 탐색 및 테스트	고신뢰성 반도체 박막 확보	10주
		TFT 소자 전기적 특성 저하 방지를 위한 연구	고신뢰성 TFT 소자 특성	10주
2	(기초연구) 산화물 반도체 기반 Non-volatile memory 소자 기초특성 연구			
2-1	차세대 Ferroelectric field effect transistors(FeFETs) 공정 기술 개발	FeFETs 반도체 소자 특성 개선을 위한 신규 절연막층 후보군 탐색 및 테스트	고절연 박막 확보	15주
2-1-1		신규 interlayer 공정 연구	고성능 Memory 소자 특성	15주
2-1-2		신규 적층소자 구조 개발을 통한 FeFETs 소자 특성 개선 연구	고성능 Memory 소자 특성	10주

2. 당해연도 목표대비 달성도

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

성능목표 (spec)	성능목표 정의	척도	가중치	지표			객관적 측정방법	
				세계 최고	당해 목표	당해 달성치	시험 기관	시험 규격
고유전 절연막 특성	기존 게이트 절연막(SiOx) 및 제안하는 신규 절연막 기반 산화물 TFT 소자 각각의 I-V 특성을 측정하여 mobility 추출값을 통해 고유전막 정도를 평가함	cm^2/Vs	50	11.68 (포항공대)	17	63	자체평가	자체평가
고신뢰성 반도체 특성	음전압(Negative bias)을 5000s 인가하여 (@30°C) 기존 절연막(SiOx) 및 제안하는 신규 절연막 기반 산화물 TFT 소자 각각의 시간에 따른 I-V 특성을 측정하여 전기적 신뢰성을 평가함	$\triangle V_{th}$ (V)	50	≦3.48V (포항공대)	≦2.4V	≦2.07	자체평가	자체평가

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

3. 당해연도 질적성과목표 달성도

유형	성과지표 (핵심 질적지표)	당해 목표	당해 달성치
과학적 성과	1. 우수논문((IF 상위20%)	-	-
기술적 성과	2. 우수특허 (SMART 평가 A등급이상, K-PEG평가 A2이상)	-	-
경제적 성과	3. 기술료(백만원)	-	-
기타	5. SCI 논문	1편	0건
	6. 특허 출원	1건	1건
	7. 후속 과제 사업 계획서 1건 (디스플레이/반도체 부문)	1건	1건

4. 미달성 목표의 원인 및 사후 대책

미달성 목표 원인	사후 대책	비고
논문 (현재 투고 후, under review 상태)	투고 논문에 대한 SCI 저널에서의 review 결과를 받고, revision 진행을 통해 SCI 논문 게재 진행하도록 하겠음.	

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

제 3 장 연구성과 활용 방안

제 1 절 연구성과 활용·확산계획

◦ 사업기간 내

- 최근 대면적 고해상도 AMOLED의 backplane 으로 급부상하고 있는 산화물 반도체 TFT 는 높은 이동도와 기존 공정과의 적합성 등 디스플레이 backplane 로서 우수한 특성을 갖고 있기 때문에, 양산 공정 확보와 고안정성 등의 기술만 확보한다면, 디스플레이용 backplane TFT로 가장 적합하다고 판단됨.
- 특히, 산화물 TFT는 저온 공정이 가능하여 디스플레이 형태로 구현이 가능하며, 고이동도와 신뢰성의 우수한 특성이 함께 확보될 수 있다면, 저가 공정 이외에도 고성능 플렉서블 디스플레이의 응용범위가 대폭 확대될 수 있을 것으로 예상됨.
- 또한, 본 기술개발을 통해 확보되는 고품위/고신뢰성 산화물 반도체 소자 기술은 디스플레이뿐만 아니라 반도체 산업 등 전자소자 제조에도 활용될 수 있는 원천기술임.

◦ 사업 종료 후

- 본 과제를 통해서 개발한 산화물 박막 반도체 소자(TFT 및 Memory 등) 공정/제작기술은 특허 출원을 통해서 국내 산업체만 제한적으로 활용할 수 있도록 허용할 계획임. 이를 바탕으로 국내 산업체의 기술 경쟁력을 더욱 제고할 수 있을 것으로 기대됨.

제 2 절 기대효과

◦ [과학기술적 측면]

- 시장이 확대되고 있는 웨어러블 IoT 기기 등에 관한 기술 연구는 국내 기업의 연구 수준이 국외 기업 등에 비해 낮아 장기적으로 국내기업의 시장 점유율은 급격히 낮아질 것으로 예상됨에 따라 이에 대한 대비가 필요한 상황이며, 해당 기술 개발을 통해 국내 반도체/디스플레이/웨어러블 IoT 부문에 대한 R&D 경쟁력 제고가 가능함.

◦ [경제사회적 측면]

- 4차 산업혁명 시대를 맞아 웨어러블 IoT 기기, 반도체/디스플레이 시장은 기존의 rigid 형태에서, 플렉시블 기판을 기반으로 한 웨어러블 IoT 기기 및 반도체/디스플레이로 변화되면서 그 수요가 급증할 것으로 예상되며, 이 때 이전 대비 우수한 성능을 갖는 제품에 대한 요구 역시 증대될 것으로 전망됨. 해당 기술 개발을 통해 현재 웨어러블 IoT 기기, 반도체/디스플레이 시장에서 국내기업이 차지하는 비중 및 경쟁력을 제고시킬 수 있을 것으로 기대함.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

제 4 장 참고문헌

[1] J.Y. Kwon and J.K. Jeong, “Recent progress in high performance and reliable n-type transition metal oxide-based thin film transistors”, Semicond Sci Technol., Vol. 30, No.2, pp.024002, Jan. 2015. DOI: 10.1088/0268-1242/30/2/024002

[2] K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors," Nature, Vol. 432, pp. 488-492, Nov. 2004. DOI: 10.1038/nature03090

[3] J. Park, C. Kim, S. Kim, I. Song, S. Kim, D. Kang, H. Lim, H. Yin, R. Jung, E. Lee, J. Lee, K.-W. Kwon and Y. Park, "Source/Drain Series-Resistance Effects in Amorphous Gallium–Indium Zinc-Oxide Thin Film Transistors," IEEE Electron Device Lett., Vol. 29, No. 8, pp. 879-881, Aug. 2008. DOI: 10.1109/LED.2008.2000815

[4] W.-S. Kim, Y.-K. Moon, K.-T. Kim, J.-H. Lee, B.-D. Ahn and J.-W. Park, "An investigation of contact resistance between metal electrodes and amorphous gallium–indium–zinc oxide (a-GIZO) thin-film transistors," Thin Solid Films, Vol. 518, No. 22, pp. 6357-6360, Feb. 2010. DOI: 10.1016/j.tsf.2010.02.044

[5] P. Barquinha, A. Vila, G. Goncalves, L. Pereira, R. Martins, J. Morante, and E. Fortunato, "The role of source and drain material in the performance of GIZO based thin-film transistors," Phys. status solidi (a), Vol. 205, No. 8, pp. 1905-1909, Jul. 2008. DOI: 10.1002/pssa.200778940

[6] Y. Shimura, K. Nomura, H. Yanagi, T. Kamiya, M. Hirano, and H. Hosono, "Specific contact resistances between amorphous oxide semiconductor In–Ga–Zn–O and metallic electrodes," Thin Solid Films, Vol. 516, No. 17, pp. 5899-5902, Jul. 2008. DOI: 10.1016/j.tsf.200 7.10.051

[7] P. Barquinha, A.M. Vila, G. Goncalves, L. Pereira, R. Martins, J.R. Morante, and E. Fortunato, "Gallium–Indium–Zinc-Oxide-Based Thin-Film Transistors: Influence of the Source/Drain Material," IEEE Trans. Electron Devices, Vol. 55, No. 4, pp. 954-960, Apr. 2008. DOI: 10.1109 /TED.2008.916717

[8] S. Ishibashi, Y. Higuchi, Y. Ota, K. Nakamura, "Low resistivity indium- tin oxide transparent conductive films. II. Effect of sputtering voltage on electrical property of films," J.Vac.Sci.Technol. A, Vol. 8, No. 3, pp. 1403-1406, May/Jun. 1990. DOI: 10.1116/1.576889

[9] P.C. Joshi, A.T. Voutsas, and J.W. Hartzell, "Gate dielectric development for flexible electronics," J. Vac. Sci. Technol. A, Vol. 25, No. 4, pp. 1161-1165, Jul/Aug. 2007. DOI: 10.1116/1.2723765

[10] T.J. Vink, W. Walrave, J.L.C. Daams, P.C. Baarslag, J.E.A.M. Meerakker, "On the homogeneity of sputter-deposited ITO films Part I. Stress and microstructure," Thin Solid Films, Vol. 266, No. 2, pp. 145-151, Oct. 1995.
DOI: 10.1016/0040-6090(95)06818-X

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

[11] J.H. Na, M. Kitamura, and Y. Arakawa, "High field-effect mobility amorphous InGaZnO transistors with aluminum electrodes," Appl. Phys. Lett., Vol. 93, No. 6, pp. 063501-1-063501-3, Aug. 2008. DOI: 10.1063 /1.2969780.
[12] D.H. Kim, N.G. Cho, H.-G. Kim and I.-D. Kim, "Highly Transparent InGaZnO4 Thin Film Transistors Using Indium-Doped ZnO Electrodes on Plastic Substrate," Electrochem. Solid-State Lett., Vol. 12, No. 6, pp. H198-H201, Mar. 2009. DOI: 10.1149/1.3098405
[13] S.-H. Choi and M.-K. Han, "Effect of channel widths on negative shift of threshold voltage, including stress-induced hump phenomenon in InGaZnO thin-film transistors under high-gate and drain bias stress", Appl. Phys. Lett., Vol. 100, No.4, pp. 043503-1-043503-3, Jan. 2012. DOI: 10.1063/1.3679109
[14] S. Lee, J.-H. Park, K. Jeon, S. Kim, Y. Jeon, D.H. Kim, D.M. Kim, J.C. Park, and C.J. Kim, "Modeling and characterization of metal- semiconductor-metal-based source-drain contacts in amorphous InGaZnO thin film transistors," Appl. Phys. Lett., Vol. 96, No. 11, pp. 113506-1-113506-3, Mar. 2010. DOI: 10.1063/1.3364134
[15] R. Dingle, H. -L. Störmer, A.C. Gossard, and W. Wiegmann, "Electron mobilities in modulation-doped semiconductor heterojunction superlattices," Appl. Phys. Lett.,Vol. 33, no. 7, pp. 665-667, Oct. 1978. DOI: 10.1063/1.90457
[16] S.-H. Choi, "High-performance Oxide TFTs with Co-Sputtered Indium Tin Oxide and Indium-Gallium -Zinc Oxide at Source and Drain Contacts", IEEE Electron Device Letters, Vol. 42, No.2, pp. 168 - 171, Feburuary, 2021. DOI: 10.1109/LED.2020.3047389
[17] S.-H. Choi and M.-K. Han, "Effect of Deposition Temperature of SiOx Passivation Layer on the Electrical Performance of a-IGZO TFTs", IEEE Electron Device Lett., Vol. 33, No.3, pp. 396-398, Mar. 2012. DOI: 10.1109/LED.2011.2181320
[18] D.-H. Kim, M.-R. Park, H.-J. Lee, G.-H. Lee, "Thickness dependence of electrical properties of ITO film deposited on a plastic substrate by RF magnetron sputtering," App. Sur. Sci., Vol. 253, No. 2, pp. 409-411, Nov. 2006. DOI: 10.1016/j.apsusc.2005.12.097
[19] P.F. Carcia, R.S. McLean, and M.H. Reilly, "High-performance ZnO thin-film transistors on gate dielectrics grown by atomic layer deposition," Appl. Phys. Lett., Vol. 88, No. 12, pp. 123509-1-123509-3, Mar. 2006. DOI: 10.1063/1.2188379
[20] H. Xu, L. Lan, M. Xu, J. Zou, L. Wang, D. Wang, and J. Peng, "High performance indium-zinc-oxide thin-film transistors fabricated with a back-channel-etch-technique", Appl. Phys. Letts., Vol. 99, No. 25, pp. 253501-1-253501-4, Dec. 2011. DOI: 10.1063/1.3670336
[21] S. Hu, H. Ning, K. Lu, Z. Fang, Y. Li, R. Yao, M. Xu, L. Wang, J. Peng, and X. Lu, “Mobility Enhancement in Amorphous In-Ga-Zn-O Thin-Film Transistor by Induced Metallic in Nanoparticles and Cu Electrodes”, Nanomaterials, Vol. 8, No. 4, pp. 197, Mar. 2018. DOI: 10.3390/ nano8040197

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

[22] S.-H. Choi, J.-H. Jang, J.-J. Kim, and M.-K. Han, "Low-Temperature Organic (CYTOP) Passivation for Improvement of Electric Characteristics and Reliability in IGZO TFTs", IEEE Electron Device Lett., Vol. 33, No.3, pp. 381-383, Mar. 2012. DOI: 10.1109/LED.2011. 2178112
[23] P. S. Yun and J. Koike, "Metal Reaction Doping and Ohmic Contact with Cu-Mn Electrode on Amorphous In-Ga-Zn-O Semiconductor", J. Electrochem. Soc., Vol. 158, No. 10, pp. H1034-H1040, August. 2011. DOI: 10.1149/1.3621723
[24] H. Kim, K.-K. Kim, S.-N. Lee, J.-H. Ryou, and R.D. Dupuis, "Low resistance Ti/Au contacts to amorphous gallium indium zinc oxides", App. Phys. Lett., Vol. 98, No. 11, pp. 112107-1-112107-3, Mar. 2011. DOI: 10.1063/1.3567796
[25] J.-S. Park, "The annealing effect on properties of ZnO thin film transistors with Ti/Pt source-drain contact", J. Electroceram., Vol. 25, No. 2-4, pp. 145-149, Apr. 2010. DOI: 10.1007/s10832-010-9605-8
[26] S.-H. Choi, "High-performance Oxide TFTs with Co-Sputtered Indium Tin Oxide and Indium-Gallium -Zinc Oxide at Source and Drain Contacts", IEEE Electron Device Lett., Vol. 42, No.2, pp. 168-171, Feburuary, 2021. (SCIE, Impact Factor: 4.221 (2019) DOI: 10.1109/LED.2020.3047389
[27] W.-T. Chen, S.-Y. Lo, S.-C. Kao, H.-W. Zan, C.-C. Tsai, J.-H. Lin, C.-H. Fang, and C.-C. Lee, “Oxygen-dependent instability and annealing /passivation effects in amorphous In-Ga-Zn-O thin-film transistors,” IEEE Electron Device Lett., Vol. 32, No. 11, pp. 1552-1554, Nov. 2011. DOI: 10.1109/LED.2011.2165694.
[28] M.-H. Kim, Y.-S. Ko, H.-S. Choi, S.-M. Ryu, S.-H. Jeon, J.-H. Jung, and D.-K. Choi, “Negative bias illumination stress stability of dual-active layer amorphous indium-gallium -zinc-oxide thin-film transistor”, Phys. Status Solidi A, Vol. 213, Issue. 7, pp. 1-5, 2016. DOI: 10.1002/pssa. 201533052.
[29] Sheng-Yao Huang, Ting-Chang Chang, Man-Chun Yang, Li-Wei Lin, Ming-hsin Wu, Kai-Hsiang Yang, Min-Chen Chen, Yi-Jen Chiu, and Bo-Liang Yeh, "Photoelectric heat effect induce instability on the negative bias temperature illumination stress for InGaZnO thin film transistors", Appl. Phys. Lett. 101, 253502, 2012. DOI: 10.1063/1.4772485.
[30] J.-S. Park, J. Kyeong Jeong, Y.-G. Mo, and S. Kim, ‘Impact of high-k TiOx dielectric on device performance of indium-gallium-zinc oxide transistors’, Appl. Phys. Lett. 94, 042105, 2009. DOI: 10.1063/1.30756129.
[31] Wikepedia
[32] Y. Kang, B. D. Ahn, J. H. Song, Y. G. Mo, H.-H. Nahm, S. Han, and J.K.Jeong, "Hydrogen Bistability as the Origin of Photo-Bias-Thermal Instabilities in Amorphous Oxide Semiconductors", Adv. Electron. Mater., 1, 1400006, 2015.
[33] Writam Banerjee, "Challenges and Applications of Emerging Nonvolatile Memory Devices", MDPI electronics, Vol. 9, Issue 1029, pp.1-24, 2020.
[34] M. S. Majdoub, R. Maranganti, and P. Sharma, “Understanding the origins of the

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

intrinsic dead layer effect in nanocapacitors", Phys. Rev. B, 79, 115412, 2009. https://doi.org/10.1103/PhysRevB.79.115412
[35] Milan Pešić, Franz Paul Gustav Fengler, Luca Larcher, Andrea Padovani, Tony Schenk, Everett D. Grimley, Xiahan Sang, James M. LeBeau, Stefan Slesazeck, Uwe Schroeder, Thomas Mikolajick, "Physical Mechanisms behind the Field-Cycling Behavior of HfO2-Based Ferroelectric Capacitors", Adv. Funct. Mater., Vol. 26, Issue 25, pp. 4601-4612, 2016.
[36] Y. Goh, S. H. Cho, S. K. Park and S. Jeon, "Oxygen Vacancy Control as a Strategy to Achieve Highly Reliable Hafnia Ferroelectrics Using Oxide Electrode", Nanoscale, Vol. 12, No.16, pp.9024-9031, 2020.
[37] Seungyeol Oh, Hyungwoo Kim, Alireza Kashir, and Hyunsang Hwang, "Effect of dead layers on the ferroelectric property of ultrathin HfZrOx film", Appl. Phys. Lett., 117, 252906, 2020. https://doi.org/10.1063/5.0030856

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

연구보고서 자가 점검표

연구과제의 결과보고서를 작성하면서 혹시라도 발생할 수 있는 문제를 사전에 예방하기 위하여 다음의 자가 점검표를 이용하시기 바랍니다.

1. 위조 : 데이터를 허위로 만들어 냄
2. 변조 : 인위적 조작, 데이터 임의 변형 및 삭제 등
3. 표절 : 출처표시 없이 사용, 재인용 출처 등
4. 부당한 중복 게재 : 자기표절, 이중게재 등
5. 부당한 저자표시 : 비참여자 저자표시 등
6. 기타 : 출처표시의 부정확, 출처와 참고문헌의 불일치 등

구분		내용	답변	
			네	아니오
위조	1	존재하지 않는 연구자료, 연구결과 등을 허위로 만들거나 기록 또는 보고하였는가?		o
변조	2	연구 재료, 장비, 과정 등을 인위적으로 조작하거나 임의로 변형, 삭제함으로써 연구내용 또는 결과를 왜곡하는 행위를 하였는가?		o
표절	3	타인의 저작물의 전부 또는 일부를 출처를 표시하지 않고 나의 창작물인 것처럼 활용하였는가?		o
	4	타인의 저작물의 단어·문장구조 등을 바꾸어 사용하면서 출처표시를 하지 않았거나 출처를 일부만 표시하였는가?		o
	5	타인의 독창적인 생각 등을 활용할 때 출처표시를 했는가?	o	
	6	타인의 저작물을 번역하여 활용할 때 출처표시를 했는가?	o	
	7	인용 자료의 출처를 올바르게 표기했는가?	o	
	8	[직접인용] 타인의 저작물에 대해 출처를 표시했지만 3줄 이내의 문장을 직접 인용하면서도 인용부호(" ") 없이 그대로를 사용했는가?		o
	9	[직접인용] 타인의 저작물에 대해 출처를 표시했지만, 3줄 이내의 문장을 글자체와 글씨 크기를 달리해 문단을 따로 만들지 않고 그대로 사용했는가?		o
	10	[간접인용] 타인의 저작물에 대해 출처를 표시했지만 자신의 글 속에 인용범위가 명확히 드러나도록 하지 않고 그대로 사용했는가?		o
	11	[재인용] 1차 문헌을 인용한 2차 문헌을 인용하면서 1차 문헌을 직접 인용하는 것처럼 출처를 표시했는가?		o
중복게재	12	자신의 이전 연구결과를 동일 또는 유사하게 사용하면서 출처 없이 게재했는가?		o

2021년 11월 26일

연구책임자(점검인) 최 성 환

한국생산기술연구원장 귀하

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

주 의

1. 이 보고서는 한국생산기술연구원의 기본사업 보고서이다.

2. 이 기본사업 내용을 대외적으로 발표할 때에는 반드시 한국생산기술연구원의 기본사업 결과임을 밝혀야 한다.