국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

최종보고서

보안등급: 일반[ ], 보안[ ]

중앙행정기관명		사업명	사업명		
전문기관명(해당 시 작성)			내역사업명 (해당 시 작성)		
공고번호		총괄연구개발 식별번호 (해당 시 작성)			
		연구개발과제번호			

기술분류	국가과학기술 표준분류	ED0499	30%	OB0103	30%	EA0502	20%	
	부처기술분류 (해당 시 작성)	1순위 소분류 코드명	%	2순위 소분류 코드명	%	3순위 소분류 코드명	%	

총괄연구개발명 (해당 시 작성)	국문	재구성로직 소자 및 아키텍처 기술개발		
	영문	Reconfigurable logic device and architecture development		
연구개발과제명	국문	재구성로직 아키텍처 기술개발		
	영문	Reconfigurable logic architecture technology development		
주관연구개발기관	기관명	울산과학기술원	사업자등록번호	6208206236
	주소	(44919) 유니스트길 50	법인등록번호	
연구책임자	성명	이종은	직위	교수
	연락처 직장전화	052-217-2116	휴대전화	*******
	연락처 전자우편	jlee@unist.ac.kr	국가연구자번호	*******
연구개발기간	전체	2016. 08. 01 - 2021. 07. 31(5년 0개월)		
	단계 1단계	2016. 08. 01 - 2019. 01. 31(2년 6개월)		
	단계 2단계	2019. 02. 01 - 2021. 07. 31(2년 6개월)		

연구개발비 (단위: 천원)		정부지원 연구개발비	기관부담 연구개발비		그 외 기관 등의 지원금				합계			연구개발비 외 지원금
					지방자치단체		기타( )					
		현금	현금	현물	현금	현물	현금	현물	현금	현물	합계	
총계		1,562,900							1,562,900		1,562,900	
1단계	1년차	180,900							180,900		180,900	
	2년차	300,000							300,000		300,000	
	3년차	275,000							275,000		275,000	
2단계	1년차	267,000							267,000		267,000	
	2년차	300,000							300,000		300,000	
	3년차	240,000							240,000		240,000	

공동연구개발기관 등 (해당 시 작성)	기관명	책임자	직위	휴대전화	전자우편	비고 역할	비고 기관유형
공동연구개발기관	건국대	김진태	부교수	02-450-3951	jintkim@konkuk.ac.kr	공동	대학
	서울대	이재욱	부교수	02-883-1836	jaewlee@snu.ac.kr	공동	대학
	성균관대	전정훈	교수	031-299-4596	jhchun@skku.edu	공동	대학

연구개발담당자 실무담당자	성명	이수길	직위	박사과정
	연락처 직장전화	052-217-2183	휴대전화	*******
	연락처 전자우편	sglee17@unist.ac.kr	국가연구자번호	*******

이 최종보고서에 기재된 내용이 사실임을 확인하며, 만약 사실이 아닌 경우 관련 법령 및 규정에 따라 제재처분 등의 불이익도 감수하겠습니다.

2021 년 8 월 10 일

연구책임자: 이 종 은 (인)

주관연구개발기관의 장: 이 용 훈 (직인)
공동연구개발기관의 장: (직인)
위탁연구개발기관의 장: (직인)

중앙행정기관의 장 귀하

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

< 요 약 문 >

※ 요약문은 5쪽 이내로 작성합니다.

사업명					총괄연구개발 식별번호 (해당 시 작성)			
내역사업명 (해당 시 작성)					연구개발과제번호			
기술분류	국가과학기술 표준분류	ED0499	30%	OB0103	30%	EA0502		20%
	부처기술분류 (해당 시 작성)	1순위 소분류 코드명	%	2순위 소분류 코드명	%	3순위 소분류 코드명		%
총괄연구개발명 (해당 시 작성)		재구성로직 소자 및 아키텍처 기술개발						
연구개발과제명		재구성로직 아키텍처 기술개발						
전체 연구개발기간		2016. 08. 01 - 2021. 07. 31(5년 0개월)						
총 연구개발비		총 1,562,900 천원 (정부지원연구개발비: 1,562,900 천원, 기관부담연구개발비 : 천원, 지방자치단체: 천원, 그 외 지원금: 천원)						
연구개발단계		기초[√] 응용[ ] 개발[ ] 기타(위 3가지에 해당되지 않는 경우)[ ]			기술성숙도 (해당 시 기재)	착수시점 기준(2) 종료시점 목표(5)		
연구개발과제 유형 (해당 시 작성)								
연구개발과제 특성 (해당 시 작성)								

연구개발 목표 및 내용	최종 목표	상황판단, 형체인식, 딥러닝 등 복잡한 기능을 효율적으로 실현할 미래형 반도체에서 컴퓨터의 유연성을 더욱 더 향상시키고 확률적 연산을 가능케 하기 위한 하드웨어적인 솔루션을 나노 스위칭 소자를 기반으로 하는 신개념의 재구성 아키텍처를 통해 제공하고자 함. ○ **[나노스위치 소자 기반 재구성 로직 요소회로 개발]** 나노스위칭 소자를 기반으로 하는 디지털 및 아날로그 기반의 재구성 가능한 요소 회로 개발. CLB (Configurable Logic Block), CAB (Configurable Analog Block) 및 프로그래밍 가능 인터커넥트 회로 등을 포함. 재구성가능 회로 및 아키텍처를 분석하고 검증할 수 있는 시뮬레이션 플랫폼을 활용. ○ **[자가재구성 아키텍처 개발]** 재구성 로직 요소회로를 기반으로 구체적인 응용을 실행할 수 있는 디지털 아날로그 혼성의 SoC 아키텍처 개발. 자가재구성 메카니즘을 통하여 상황에 따라 재구성을 통하여 최적의 응용 실행. 이를 이용한 확률적 컴퓨팅을 구현하고 인공지능 연산의 핵심 기능을 구현할 수 있는 반도체 칩을 설계하고 제작하여 시연함.
	전체 내용	○ **나노스위칭 소자를 구비**한 재구성 **디지털/아날로그 회로 아키텍처** 개발 및 모델링 - 나노 스위치가 내장된 비휘발 F/F, Mux 등을 구성요소로 하는 CLB 및 라이브러리 개발 - 나노 스위치를 내장하여 자가적응을 통해 다양한 아날로그 기능을 수행할 수 있는 CAB 개발 - 새로운 자가재구성 회로 아키텍처 제안 및 모델링을 통한 검증 - 고차원 모델을 이용하여 자가적응형 재구성 알고리즘 개발 - 재구성 디지털/아날로그 예측/검증을 위한 모델링 및 시뮬레이션 방법 개발 - 개발된 재구성 디지털/아날로그 회로 및 아키텍처에 대한 지적재산권 확보 ○ 재구성 디지털/아날로그 **시스템의 설계/예측/검증을 위한 플랫폼** 개발 - 나노스위칭 소자를 이용한 재구성 디지털/아날로그 블록의 모델링 개발 및 정확도 향상 - 소자/회로/아키텍처/모델링 기술을 결합하여 프로토타입 자가적응형 재구성 시스템 구현 - 자가적응형 재구성 시스템 구현을 위한 환경인식 논리회로 개발 - 5000개 이상의 나노스위치, 50개 이상의 CAB/CLB, 100개 이상의 programmable I/O를 갖는 FPAA 구성을 통해 컴파일 가능한 8-bit DAC, FIR filter, arbitrary

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

			waveform generator 등과 같은 구체적 기능을 SoC 형태로 구현 및 시현 - 프로토타입 자가적응형 재구성 시스템의 성능 개선 및 전력절감 효과 분석 ○ TRL 2단계로 개시하여 TRL 5단계로 종료를 목표로 함
	1단계	목표	○ 재구성 로직 아키텍처 개발 - 나노스위치가 내장된 디지털/아날로그 요소회로 아키텍처 개발 - 고차원 모델을 이용하여 재구성 회로의 재구성 알고리즘 개발 ○ 재구성 로직 동작 특성 예측/검증 플랫폼 개발 - 재구성 회로의 설계/예측/검증을 위한 모델링 및 시뮬레이션 플랫폼 개발 - 시뮬레이션 정확도 90% 이상 - DAC, FIR, arbitrary waveform generator 등과 같은 구체적 응용의 시뮬레이션을 지원 - 아날로그, 디지털, 및 소프트웨어를 포함하는 SoC 시뮬레이션 지원 - 기존 CMOS 기반 재구성 시스템 대비 성능향상 20% 이상 (시뮬레이션) - 기존 CMOS 기반 재구성 시스템 대비 전력소모 예측치 30% 이상 감소
		내용	○ 재구성 로직 요소회로 - 아날로그 재구성 요소회로: CAB 설계, CLB 설계 - 나노스위치 기반 재구성 요소회로 ○ 재구성 아키텍처 - 아키텍처 탐색/최적화 - 구체적 응용 아키텍처 설계 및 거동모델 검증 ○ 응용 개발도구 - 시뮬레이션 플랫폼 구축: 고차원 모델 이용 재구성 회로 시뮬레이션 - 재구성 알고리즘 ○ 프로토타입 재구성 시스템 - 프로토타입 top-level 설계 - 프로토타입 V.1 칩설계 및 제작 ○ 구체적 응용기반 성능 평가 및 최적화 - 응용기반 테스트 플랫폼 - 응용 기반 테스트 HW
	2단계	목표	○ CMOS 플랫폼 집적 기술 개발 - 재구성 가능한 요소들을 위한 프로그래밍 가능 인터커넥트 개발 ○ 재구성 로직 아키텍처 개발 - 재구성 요소회로 아키텍처 검증 및 고도화 ○ 프로토타입 재구성 로직 시스템 개발 - 프로토타입 재구성 로직 시스템의 제작: 나노스위치 5000개 이상, CAB/CLB 50개 이상, Programmable I/O 100개 이상 - DAC, FIR, arbitrary waveform generator 등과 같은 구체적 응용의 실행 가능한 SoC 형태 - 기존 CMOS 기반 재구성로직 시스템 대비 성능향상 20% 이상 - 기존 CMOS 기반 재구성로직 시스템 대비 전력소모 감소 30% 이상
		내용	○ 재구성 아키텍처 - 재구성 회로/아키텍처 최적화 - 응용 범위 추가 확장 ○ 응용 개발도구 - 오류복구 재구성 알고리즘 - 시뮬레이터 정확도 향상 ○ 프로토타입 재구성 시스템

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

			- 재구성 동작 검증 - FPAA 동작 검증 - 프로토타입 V.2 칩구현: 나노 스위치 통합 마스크 설계 - MPW 통한 Fabout ○ 구체적 응용기반 성능 평가 및 최적화 - 응용 성능평가 및 고도화 - 아키텍처, 회로, 소자의 크로스레이어 최적화

연구개발성과	○ 재구성로직 요소회로 - 2종의 재구성 가능 아날로그 블록(CAB) 설계, 구현 및 검증 - Ring amp 기반의 CAB 및 FPAA fabric 구현: 150 MHz 동작시 전력소모 75 μW - 전하영역 연산을 이용한 벡터행렬곱 연산기 형태의 CAB 구현: 높은 선형성 및 낮은 전력소모 (100 MHz에서 55 μW) ○ 재구성 아키텍처 - PCIe-enabled FPGA 기반 통합 환경 구축하고 딥러닝 프레임워크 및 CNN 응용에 포팅하여 보드 수준 재구성 SoC 테스트 플랫폼 구축 - ReRAM 크로스바를 이용한 행렬 곱셈 및 DNN 추론을 가속하는 기법을 통해 기존 가속회로 대비 3~10배의 성능 향상 ○ 응용 개발도구 - ReRAM 방식의 나노스위치 기반 재구성 아키텍처의 계산 정확도 검증 시뮬레이션 플랫폼 개발 - 폴트를 가지는 ReRAM 크로스바 어레이를 위한 출력 보정 기법 개발. 가중치 재학습이나 재매핑 없이, 최대 20% 정도의 폴트가 발생할 경우에도 정상 동작을 보장 (CIFAR-10 인식 기준) ○ 프로토타입 재구성 시스템 - 모사 나노 스위치와 CMOS 스위치 기반의 재구성 가능한 아날로그 신경망 연산 회로 설계, 제작, 검증 (28 nm 삼성 공정) - CMOS 기반 스위치 131,000개와 모사 나노 스위치 2,048개 포함 - 재구성 가능 CAB 128개 포함 - 프로그래밍 가능 I/O 2,056개 포함 ○ 구체적 응용기반 성능평가 및 최적화 - 응용: 필기체 숫자 분류 (reduced-image MNIST), 이진 뉴럴 네트워크 - 성능 향상: 기존 CMOS 기반 재구성 로직(FPGA) 대비 최대 133% 성능 (GOPs) 향상 - 전력 감소: 기존 CMOS 기반 재구성 로직 대비 90% 이상 전력 (W) 감소 ○ 정량적 연구성과 - 국제 논문 (학술지/학술대회): 25편 (목표치 대비 2배 이상) - 국내 특허: 12건 출원, 6건 등록 (출원 목표치 대비 1.5배, 등록 목표치 달성) - 국외 특허: 1건 출원, 1건 등록 (목표 달성)
연구개발성과 활용계획 및 기대 효과	○ **[인공지능 개발 핵심기술 선점]** 자율주행자동차나 지능형로봇의 핵심기능인 형태인식, 행동인식, 상황인식 등은 확정적 연산을 통해서는 수많은 컴퓨터가 엄청난 에너지를 소비하면서 통계적 소프트웨어 알고리즘을 활용해 제한된 기능만 수행할 수 있으나, 재구성이 가능한 로직 하드웨어가 제공되어 소프트웨어 알고리즘과 공조한다면 인식기능의 통계적 컴퓨팅을 실현할 수 있을 것으로 기대함. 재구성이 가능한 스위치에 대한 원천기술의 확보를 통해 인공지능 개발의 핵심 전략기술을 확보함. ○ **[차세대 반도체 신성장 동력 제공]** 인공지능 기능의 성능에 따라 운명이 좌우되는 자율주행, 지능형로봇으로 전개되는 차세대 초연결사회용 ICT 분야의 핵심 반도체 기술을 확보함으로서 전통적인 반도체에서 공고히 구축한 반도체기술의 주도권을 차세대 반도체에 까지 이어갈 수 있는 신성장 동력을 제공함.
연구개발성과의 비공개여부 및 사유	일반, 보안 과제 아님

연구개발성과의 등록·기탁 건수	논문	특허	보고서 원문	연구시설·장비	기술요약정보	소프트웨어	표준	생명자원		화합물	신품종	
								생명정보	생물자원		정보	실물
	32	7										

연구시설·장비 종합정보시스템 등록 현황	구입기관	연구시설·장비명	규격(모델명)	수량	구입연월일	구입가격(천원)	구입처(전화)	비고(설치장소)	ZEUS 등록번호

국문핵심어 (5개 이내)	재구성로직	나노스위치 소자	나노스위치 모델링	자가적응형 재구성	확률적 컴퓨터 소자
영문핵심어 (5개 이내)	reconfigurable logic	nano-switch devices	nano-switch modeling	adaptive reconfiguration	stochastic computing devices

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

〈 목 차 〉

1. 연구개발과제의 개요 6

2. 연구개발과제의 수행 과정 및 수행내용 16

3. 연구개발과제의 수행 결과 및 목표 달성 정도 53

4. 목표 미달 시 원인분석(해당 시 작성) 60

5. 연구개발성과 및 관련 분야에 대한 기여 정도 64

6. 연구개발성과의 관리 및 활용 계획 64

7. 연구의 신규성, 진보성 65

별첨자료


국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

1. 연구개발과제의 개요

1) 연구 개발 목표

구분	내용
최종목표	고집적, 고성능, 초저전력 자가적응형 재구성 디지털/아날로그 시스템 개발 - CMOS 플랫폼 집적 기술 개발: 재구성 가능한 요소들을 위한 프로그래밍 가능 인터커넥트 개발. - 재구성 로직 아키텍처 개발: 재구성 요소회로 아키텍처 검증 및 고도화. - 프로토타입 재구성 로직 시스템 개발: (i) 나노스위치 5000개 이상, CAB/CLB 50개 이상, programmable I/O 100개 이상 포함하는 프로토타입 재구성 로직 시스템의 제작. (ii) DAC, FIR, arbitrary waveform generator 등과 같은 구체적 응용의 실행 가능한 SoC 형태. (iii) 기존 CMOS 기반 재구성로직 시스템 대비 성능향상 20% 이상, 전력소모 감소 30% 이상.

2) 연구 개발의 개요



- 본 과제에서는 그 동안 개별적이고 제한적으로 진행되었던 기존의 나노스위칭 소자 연구나 디지털 기반의 재구성 아키텍처 연구의 한계를 뛰어 넘어, (i) 아날로그를 포함하는 재구성 아키텍처와 (ii) 나노스위칭 소자를 회로 및 시스템 수준으로 확장하는 것을 주요 특징으로 하는 나노스위칭 소자 기반 재구성 아키텍처의 개발을 주요 목적으로 함
- CMOS 회로와 compatible한 나노 스위칭 소자를 기반으로 한 재구성 소자 및 아키텍처를 개발
- 시뮬레이션을 통해 아키텍처 설계 및 검증 수행
- 프로토타입 제작을 통해 제안된 기술의 우수성과 실효성 입증

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- 제1세부과제에서 개발하는 다양한 자가적응형 재구성로직 소자를 시도하면서도 궁극적으로 회로와 시스템 구현이 가능하도록 수직적 체계의 공동연구로 진행

1-1-1. 재구성 요소회로 개발

- 나노스위칭 소자 기반으로 CAB (Configurable Analog Block), CLB (Configurable Logic Block), PI (Programmable Interconnect) 등을 개발
- 제1세부과제에서 개발된 나노스위칭 소자 상위수준 모델을 활용
- 프로토타입 칩 구현 후 성능 분석 피드백을 받아서 재구성 요소회로 최적화 수행

1-1-2. 재구성 아키텍처 개발

- FPAA (Field-Programmable Analog Array) 등과 같은 재구성 아키텍처의 도출, 검증 및 응용 도메인 최적화 수행
- 재구성 요소회로의 상위수준 모델 및 동작모델(behavioral model)을 활용하여 아키텍처 도출하며, 프로토타입 시스템의 top-level 설계, 구현 및 검증까지 포함
- 포로토타입 칩 구현 후 성능 분석 피드백을 받아서 아키텍처 최적화 수행

1-1-3. 응용 개발도구 개발

- 구체적 응용에 대한 시스템 수준의 성능/전력소모 분석을 위한 시뮬레이션 플랫폼 개발. 프로토타입 칩 구현 결과를 바탕으로 시뮬레이션 정확도 향상.
- 제1세부과제에서 개발된 나노스위칭 소자 모델의 압축모델/동작모델을 활용
- 응용에 대한 최적 재구성 솔루션을 찾아주는 재구성 알고리즘 개발. 칩 제작상의 오류를 발견/회피하는 오류복구 재구성 알고리즘 연구

1-1-4. 프로토타입 시스템 및 테스트 플랫폼 개발

- 성공적인 프로토타입 시스템 구현을 위하여 “소프트웨어 기반 - CMOS 트랜지스터 기반 - 나노스위칭 소자 기반”의 3단계 점진적 개선(refinement) 방식의 테스트 플랫폼 구축
- 나노스위칭 소자 기반의 재구성 아키텍처 뿐만 아니라 자가재구성 응용 구현 및 검증에 필요한 마이크로프로세서 및 테스트 환경을 포함한 시스템온칩(System-on-Chip; SoC)을 포함



1-1-5. 응용기반 성능 최적화

- 신호처리, 영상처리, 또는 물체인식 등의 구체적인 응용을 사용하여 재구성 로직 시스템의 성능 검증
- 초기 응용 분석을 통해 재구성 소자 및 아키텍처의 요구 조건 도출. 프로토타입 칩 구현 이후에는 보드 수준 검증을 통해서 응용 성능 분석 및 개선점 도출









3) 연구 개발 대상의 국내 · 외 현황

가. 국외 기술 수준 및 시장 현황

기술현황

연구그룹	주요결과	연구내용분석	시사점
Monolithic 3D		- Gate-Last Process and proper sequence of "Ion-Cut" - Low Temperature Face-up Layer Transfer	Bonding 기술에 기반한 재구성가능 로직 회로 구성
XILINX		독립적으로 이차원으로 구성된 소자들을 본딩 및 TSV 기술을 이용하여 수직으로 적층함	SRAM과 TSV에 기반한 재구성 가능 로직 회로 구성

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다


ACTEL		Antifuse 방식의 재구성 가능 로직회로 구성	저온 공정이 가능할 시 삼차원 재구성 가능 로직 회로 구현 가능
University of California Berkeley		4단자 NEM 스위치 구현, seesaw 구조의 NEM 스위치 구현, Relay 기반 VLSI application에 필요한 회로 구현	Complementary 논리 회로, 디지털 논리 application, VLSI application
Stanford University		5단자 구조의 금속 코팅된 NEM 스위치 구현, NMOS에 Relay 집적, VLSI application에 필요한 회로 구현	MUX 등의 디지털 논리 component, Low leakage circuit
National Institute for Materials Science in Japan		단결정 Diamond membrane을 이용하여 고속동작이 가능한 NEMS Switch 개발	센서, 구동기, 초고주파 MEMS/NEMS, 마이크로-광기전 장치
University of California Santa Barbara		고종횡비 구조를 이용한 수평 구동 방식의 NEMS switch 개발	디지털 회로
Georgia Tech.		FPAA(Field Programmable Analog Array) 설계를 위한 하드웨어/소프트웨어 인프라 개발	RASP3.0 발표 혼성모드 FIR 필터,신호발생기, 이미지 프로세서 등 구현 가능
Anadigm		재구성가능 FPAA 및 I/O 셀을 포함한 상용 칩 및 시제품 제작용 플랫폼과 EDA 소프트웨어 개발	SRAM 기반 동적 재조합이 가능한 최초의 FPAA 제품을 출시
Cypress		Programmable 아날로그 디지털 블록 및 라우팅, CPU 서브시스템 등으로 구성된 PSoC (Programmable System-on-Chip) 제품 출시. 임베디드 시스템 설계를 위한 소프트웨어 툴 제공.	ARM기반 PSoC 혼성 하드웨어 IP 및 프로토타입 제작 키트

시장현황

- 최근 반도체 시장은 매우 빠르게 변화하고 있으며, 빠르게 변화하는 소비자들의 욕구를 충족시키고 치열한 시장경쟁에서 뒤처지지 않기 위해서는, 그에 발맞춘 빠른 시장 출시가 필수적임.
- 빠른 시간 안에 직접 설계하여 구현이 가능한 방식으로 원하는 logic을 갖는 program-mable logic devices 들을 개발하기 시작함.
- 1970년대 PAL (Programmable Array Logic)의 개발 이후 1980년대에는 CPLD (Complex Programmable Logic Device), FPGA (Field Programmable Gate Array)등의 programmable logic devices들이 개발되어 오고 있음.
- 그림 11 에 의하면 전체 logic device가 가지는 비중 중 programmable logic device가 차지하는 비율은 크지 않지만, 약 14.4%의 높은 연평균 성장률을 보이는 것으로 나타나


국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

고 있으며 2009년을 시점으로 ASIC, ASSP 형태의 design은 감소되고 있으며, PLD, FPGA 형태의 design은 증가하고 있는 것으로 보고되었음. (Ref : iSupply, March 2009)



<그림 11. 반도체 시장에서 logic device와 programmable logic device의 비율, logic device의 연평균 성장률>

● 그림 12 에 보인 것과 같은 programmable logic device 중 FPGA형태의 logic device (그림 13, 14) 는 강력하고 유연한 embedded SoC 구현, 적은 하드웨어 자원으로 고성능 시스템 구현, 짧은 시간에 적은 비용으로 쉽게 수정가능, 시장의 변화에 따른 쉬운 적용 등의 장점으로 인해 많은 연구가 진행되고 있으며, Programmable logic device에서 차지하는 비중 또한 가장 높은 것으로 알려져 있음.




<그림 12. XILINX 社의 대표적인 FPGA 제품군>



<그림 13. ALTERA (now Intel) 社의 대표적인 FPGA 제품군>

<그림 14. Design project에서 각각의 logic device가 차지하는 비중, 2005-2006(왼쪽), 2007-2008(오른쪽), Ref: A. G. Edwards, EE Times and Beacon Technology Partners, 2006>



● 이러한 FPGA 기술 관련 시장 점유율은 크게 해외 업체인 자일링스(Xilinx) 와 알테라 (Altera) 2개 업체에서 전체 시장의 87퍼센트를 점유하고 있음. (그림 15)

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

<table>
<tr><td></td><td>

Worldwide FPGA/PLD vendor revenues and rankings, 2007-2008

2007년도 순위	2008년도 순위	업체명	2007년도 매출 (백만 달러)	2008년도 매출 (백만 달러)	2007년-2008년도 매출 변화	2008년도 시장 점유율
1	1	Xilinx	1,809	1,906	5.4%	51.2%
2	2	Altera	1,216	1,323	8.8%	35.5%
3	3	Lattice Semiconductor	229	222	-3.1%	6.0
4	4	Actel	196	218	11.2%	5.9%
6	5	QuickLogic	28	23	-17.9%	0.6%
5	6	Cypress Semiconductor	32	21	-34.4%	0.6%
7	7	Atmel	14	9	-35.7%	0.2%
8	8	Chengdu Sino Microelectronics System	4	3	-25.0%	0.1%
		기타	0	0	NM	0.0%
		총합	**3,528**	**3,725**	**5.6%**	**100.0%**


출처: Gartner

<그림 15. 2007~2008년 FPGA/PLD 각 업체의 세계 시장에서의 점유율 Ref: 시장 조사 기관 Gartner>


- FPGA 기술은 아직까지는 제조기술 보다는 설계기술에 의해 기술력이 결정되지만, 새로운 소재 및 소자를 도입하여 한번 프로그램 된 FPGA를 재사용함으로써 소자의 활용도를 높이는 기술에 대한 관심이 높아지고 있어, 미래 FPGA 시장을 확보하기위해서는 현재 제품화된 기술보다는 앞으로 개발될 원천기술을 선점 또는 추격 확보하는 것이 매우 중요함.

</td></tr>
<tr><td>경쟁기관 현황</td><td>

- 미국의 산업체 및 연구 그룹 중심으로 Programmable System-on-Chip(PSoC), Field Programmable Analog Array(FPAA)의 형태의 재구성 시스템 연구가 활발히 진행되고 있음.
- 대표적인 선두 연구그룹으로는 미국 Georgia Tech의 Paul Hasler 그룹이 있음. 가장 최근 연구된 것으로는 RASP 3.0이 있음 (TVLSI 논문 게재 예정).
- 하지만 이러한 회로나 아키텍처는 모두 CMOS 트랜지스터 기반으로 하는 것으로서 나노 스위칭 소자 기반의 재구성가능 아키텍처를 목표로 하는 본 연구와는 차이가 있음.



<그림: RASP 아키텍처 다이어그램>





<그림: RASP 3.0 칩 사진>

</td></tr>
<tr><td>지식재산권 현황</td><td>아날로그 기반 재구성 아키텍처는 최근까지도 계속해서 논문이 출판되는 등 연구가 이루어지고 있으나, 나노 스위칭 소자 기반의 재구성가능 아키텍처는 현재 연구 초기 단계이므로 논문이나 지식재산권 현황이 극히 찾기 어려움</td></tr>
<tr><td>표준화 현황</td><td>현 기술 개발이 아이디어 연구 단계에 초점이 맞춰진 상태여서 표준화는 아직 진행되지 않았음.</td></tr>
<tr><td>기타</td><td>아날로그 혼성 ASIC의 설계비용이 급격히 증가하는 있는 상황에서 재구성 시스템의 향후 시장성이 매우 높게 평가됨.</td></tr>
</table>

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

나. 국내 기술 수준 및 시장 현황

기술현황

연구그룹	주요결과	연구내용분석	시사점
서강대학교		NEM 스위치 소자의 히스테리시스 특성을 이용해 비휘발성 메모리 구현, NEM 메모리를 기반으로 한 FPGA 칩 (경로 변경 칩) 구현	NEM 기반 비휘발성 메모리 application, FPGA (경로 변경 회로)
KAIST		나노미터 수준의 기계식 나노집적소자 기술을 개발	나노집적소자
서울대학교		환경의 변화에 따른 동작특성이 유연하게 변화하는 아날로그 회로의 개발과 이의 검증을 위한 플랫폼 연구 (X model)	동작특성이 가변인 아날로그 회로 및 검증 툴

시장현황	● 재구성가능 아키텍처 시장은 거의 100%가 Xilinx, Altera (Intel) 등 해외 기업에서 공급하고 있음
경쟁기관 현황	● 기존 CMOS 트랜지스터 기반의 아날로그 재구성 아키텍처로는 서울대학교의 김재하 교수 연구팀이 환경변화에 적응 가능한 재구성 회로와 그러한 회로의 동작을 분석하기 위한 X model 등을 연구함 ● 하지만 나노 스위칭 소자 기반 재구성 가능 아키텍처로는 현재 국내경쟁기관은 없는 것으로 파악됨
지식재산권 현황	해외 지식재산권 현황과 동일
표준화 현황	현 기술 개발이 아이디어 연구 단계에 초점이 맞춰진 상태여서 표준화는 아직 진행되지 않았음
기타	없음


4) 연구 개발의 추진전략 · 방법 및 추진 체계

(1) 연구개발 추진 전략 · 방법

3-1-1. 나노스위치 소자 및 재구성 회로 개발 추진 전략도

- 1, 2 세부는 나노 스위칭 소자개발 및 재구성 회로개발을 위해 아래와 같이 유기적인 협력 체계를 구성하여 공동연구 체계를 구축함.
- 그 중 1세부인 재구성소자 개발 팀은 5개의 연구기관이 참여하여, 건국대, 서강대, 포항공대에서 각각, 원자스위치, 기계스위치, 신소자에 대한 연구개발을 진행하고, 국민대는 개발된 소자의 모델을 개발하여 회로 및 아키텍처에서 활용할 수 있도록 하며, 성균관대는 개발된 개별소자를 집적하는 공정을 개발하고 개발에 필요한 test vehicle을 제작 및 제공하는 역할을 담당함.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



◎ 고집적, 고성능, 저전력 나노스위칭 소자 개발전략

- 나노 스위칭 소자로 응용가능한 산화물 초박막 또는 유기물의 물리적 및 구조적 특성분석과 활성화 전극과의 전합을 통한 메모리 특성 검증.
- 신개념 나노스위칭 소자 제작을 위해 강유전체 산화물 또는 유기물의 분극전환과 양이온 이동을 동시에 활용하여 메모리 특성 검증.
- 메모리 특성이 확보된 나노스위칭 소자 중 구축된 반도체 측정 장비를 활용하여 고집적, 고성능, 저전력 로직 시스템에 적합한 고성능 나노스위칭소자 선택.
- 구축된 이빔리쏘그라피, 포토리쏘그라피를 이용하여 대면적, 고집적, 고성능, 나노스위칭 array 소자 제작 및 연구

◎ 소자모델링 및 테스트검증

- 나노스위칭 소자의 동작원리 기반 파라미터 set 도출과 그들 간 상관관계를 표현하는 master equation 수립
- 공정, 구조, 재료, 회로 topology 등 각 domain에 맞게 체계화
- parameter set의 uniqueness 보장을 위한 증명

◎ 자가적응형 재구성로직 아키텍처 개발전략

- 로직회로 동작전압 환경에서 동작하는 나노 크기의 스위칭 소자를 개발하는 소자 개발 팀과, 자가적응형 재구성로직을 설계하는 설계팀, 설계 및 검증 방법을 개발하는 CAE팀, 알고리즘 개발 팀을 수직적인 계통조직으로 만들어 융합적인 연구팀 구성.
- 연구기간별 구성 팀들의 역할과 참여도를 탄력적으로 조정함.

3-1-2. 문제점 해결을 위한 연구개발 방법론

◎ 고집적, 고성능, 저전력 나노스위칭 소자 개발전략

- 나노 스위칭 소자로 응용가능한 산화물 초박막 또는 유기물의 물리적 및 구조적 특성분석과 활성화 전극과의 전합을 통한 메모리 특성 검증.
- 신개념 나노스위칭 소자 제작을 위해 강유전체 산화물 또는 유기물의 분극전환과 양이온 이동을 동시에 활용하여 메모리 특성 검증.
- 메모리 특성이 확보된 나노스위칭 소자 중 구축된 반도체 측정 장비를 활용하여 고집적, 고성

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

능, 저전력 로직 시스템에 적합한 고성능 나노스위칭소자 선택.

- 구축된 이빔리쏘그라피, 포토리쏘그라피를 이용하여 대면적, 고집적, 고성능, 나노스위칭 array 소자 제작 및 연구


◎ **소자모델링 및 테스트검증**

- 나노스위칭 소자의 동작원리 기반 파라미터 set 도출과 그들 간 상관관계를 표현하는 master equation 수립
- 공정, 구조, 재료, 회로 topology 등 각 domain에 맞게 체계화
- parameter set의 uniqueness 보장을 위한 증명

◎ **자가적응형 재구성로직 아키텍처 개발전략**

- 로직회로 동작전압 환경에서 동작하는 나노 크기의 스위칭 소자를 개발하는 소자 개발 팀과, 자가적응형 재구성로직을 설계하는 설계팀, 설계 및 검증 방법을 개발하는 CAE팀, 알고리즘 개발 팀을 수직적인 계통조직으로 만들어 융합적인 연구팀 구성.
- 연구기간별 구성 팀들의 역할과 참여도를 탄력적으로 조정함.
- 원천 기술을 개발하고 실효성 있는 지적 재산권 망을 구축함.

(2) 연구개발 추진체계



- 소자의 개발을 마치고 그에 맞는 회로를 설계 한 뒤 시스템 아키텍처를 구성하는 기존의 순차적인 개발 과정은 많은 시간을 필요로 하고, 발견된 문제점을 각각의 연구분야 내에서만 해결해야 한다는 한계를 가진다.
- 이러한 한계를 극복하기 위하여 유기적인 커뮤니케이션을 할 수 있게 하는 하나의 통합된 연구환경의 구축이 필수적며, 위와같은 추진체계를 가져감으로써 극복 할 수 있다.
- 모든 분야의 개발을 동시에 진행 진행함으로써 각각의 분야에서 발생한 문제점과 한계를 다른 분야와의 협업을 통해 서로의 부담을 해소시켜 주고, 더 효율적인 연구를 위한 기반설립을 다른 분야의 연구원에게 미리 요루함으로써 목적 달성에 한 걸음 더 쉽게 다가갈 수 있게 된다.
- 건국대학교, 서강대학교, 포항공대에서는 각각 원자스위치, 나노기계스위치, 나노브릿지를 기반으로한 재구성 소자를 연구하고 개발함. 정기적인 워크숍과 주관기관인 성균관대학교에서 공급하는 집적 소자 평가용 칩에서 측정된 결과를 기반으로 서로의 기술을 교차연구하고 타 연구기관의 성과를 반영한 개발활동을 전개함으로서 상호 보완 및 협력함.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- 성균관대는 1세부에서 CMOS 공정과 재구성 소자의 집적화 공정을 연구하면서 소자를 연구하는 기관간의 협력을 유도하고, 소자의 특성을 집적회로 수준에서 객관적으로 평가하고 그 결과를 피드백하는 기능을 수행함. 또한 평가용 test vehicle에 대학교에서도 집적된 공정에서 단위 소자의 특성을 검증할 수 있는 칩을 제작하여 공급함.
- 국민대학교는 단위소자의 특성과 물리적인 원리에 근간을 둔 소자의 모델링을 개발하고, 2세부에서 진행하는 회로설계 및 아키텍처 연구에 필요한 검증용 소자모델을 제공하는 것을 목적으로 함.

(3) 연구개발 추진일정



5) 연구 개발 성과의 활용 방안 및 기대효과

(1) 연구 개발 성과의 활용 방안



◎ 응용 전망

- **신물질 기반 신소자 기술개발**
- 저차원 산화물 기반 초소형 나노스위칭 소자 제작을 통한 실리콘 기반 나노스위칭 소자의 집적도 한계 극복
- 강유전체 산화물 또는 유기물과 양이온 이동이 가능한 활성화 전극을 동시에 활용하여 기존 활성화전극 기반 나노스위칭 소자의 양이온 이동 제어를 이용하는 동작원리로 인한 소자의 특성 한계를 극복하여 고집적, 저전력, 고성능 재구성로직시스템에 적합한 신개념 나노스위칭 소자 개발 및 연구를 통한 새로운 패러다임 제시.
- 강유전체 기반의 트랜지스터를 이용하여 미세화에 어려움을 겪고 있는 DRAM에 기술적 돌파구를 제시.
- CMOS 소자와 공정적합성이 뛰어난 강유전체 특성을 갖는 신규 이원계 산화물 물질을 통해,

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

DRAM뿐만 아니라, MVL과 기타메모리에 적용할 수 있는 신물질, 공정, 구조, 소자 및 어레이 동작원리에 대한 기술을 확보하여, 미래 전자소자의 포트폴리오 확대.

- **자가적응형 재구성 로직 기술개발**
- 사용자의 특성이나 환경의 변화에 능동적으로 적응하는 bio-inspired 시스템의 핵심 기술을 확보하여 지적재산권 망을 구축함으로서, IoT나 웨어러블 디바이스 개발을 선도함.
- 터미널 수준에서 자가적응을 통해 1차 가공된 표준데이터만을 전송함으로서, 서버나 다른 터미널과의 데이터 전송량을 줄일 수 있어 초저전력의 기반을 마련함.

- **재구성 로직 요소회로 설계 기술**
- CMOS 공정 기반의 아날로그 및 나노 스위치 기반 재구성 로직 요소회로 기술의 성공적인 개발을 통해, 향후 재구성 컴퓨팅 플랫폼 개발에 경쟁우위를 점할 수 있는 다양한 IP 설계 원천 기술을 확보함.

- **재구성 로직 아키텍처 설계 및 모델링 기술**
- 재구성 로직 요소회로를 활용한 아키텍처 설계와 시스템 레벨에서 타당성이 검증된 프로토타입은 국내 대기업 및 팹리스 중소기업의 산업체를 위한 기술이전에 활용될 수 있음.
- 아날로그 및 나노 스위칭 소자를 위해 개발한 성능모델과 시스템 레벨 시뮬레이터는 오픈소스 소프트웨어로 공개하여, 커뮤니티 피드백을 통해 지속적으로 그 품질을 개선하고, 커뮤니티 연구 활성화에 공헌할 수 있음.

- **재구성 로직을 활용한 응용 최적화 기술**
- 모바일, IoT등의 플랫폼 벤더들의 경우 중요 응용에 대한 성능 및 전력효율 향상에 많은 관심을 가지고 있어, 기존의 확정적(deterministic) 컴퓨팅의 한계에 돌파구를 가져올 본 연구에 주목할 것으로 예상됨. 제안한 기술이 성공적으로 개발될 경우, 본 연구진과 긴밀한 산학공동연구를 수행해 온 기업체를 중심으로 기술이전을 적극 추진할 계획임.

◎ **지적 재산권 창출**
- **재구성 로직 기반 회로, 아키텍처 및 응용 최적화 기술**
- 로직회로와 같이 동작할 수 있는 나노 스위칭 소자의 구조 및 제조 공정, 나노 스위치를 포함하는 재구성 로직의 구조 및 아키텍처, 재구성로직을 포함한 설계 기법, 설계 및 검증 도구, 소프트웨어와 접목 방법 등 다양한 계층별 분야별 지적 재산권 포트폴리오 창출.

(2) 기대효과

구분	기대 효과
기술적 측면	• 현재 반도체 분야의 주요 화두 중 하나는 자가적응형 재구성로직의 구현임. 사용자의 특성이나 환경의 변화에 따라 능동적으로 적응하는 bio-inspired 시스템은 미래컴퓨터가 추가하는 자율주행자동차시스템, 형체 및 행동인식, 지능형로봇, 개인맞춤형 모바일기기, IoT를 구현하는 핵심 ICT 기술임. • 미래의 확률적 컴퓨팅의 핵심 기술을 확보하여 지적재산권 망을 구축함으로서, IoT나 지능형로봇, 자율주행시스템 개발을 선도함. 또한 자가적응형 재구성로직으로 간단한 구조에서 초저전력을 소모하면서 고성능을 구현하는 기술을 확보함. 따라서 본 연구는 전자분야의 한계를 넘어설 수 있는 새로운 패러다임을 창출하는 계기가 될 것이다.
경제적 산업적 측면	• 본 연구과제는 단순히 일개 반도체 제품의 경쟁력을 강화시키는 차원이 아닌 이를 사용하는 모든 시스템의 성능향상과 전력소모를 개선하며 신뢰성과 유연성을 비약적으로 향상시킬 것으로 기대됨. 결과적으로 본 기술의 개발은 반도체 산업과 전자 산업의 경쟁력을 강화하고 국제적 통상 분쟁에의 능동적 대처와 직결될 것임. • 선진국들이 국가적 자존심을 걸고 경쟁하고 있는 군사기술과 우주항공기술 개발 분야에서 기존의 자가적응형 재구성로직 기술로는 대응할 수 없는 극한의 상황에서도 동작하는 핵심 기술을 보유하게 될 수 있음.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

2. 연구개발과제의 수행 과정 및 수행 내용

1) 과제별 연구개발 목표

구분	내용
최종목표	고집적, 고성능, 초저전력이 가능한 재구성 디지털/아날로그 시스템
세부목표	**1단계(2016~2018)** ○ 재구성 로직 아키텍처 개발 – 나노스위치가 내장된 디지털/아날로그 요소회로 아키텍처 개발 – 고차원 모델을 이용하여 재구성 회로의 재구성 알고리즘 개발 ○ 재구성 로직 동작 특성 예측/검증 플랫폼 개발 – 재구성 회로의 설계/예측/검증을 위한 모델링 및 시뮬레이션 플랫폼 개발 – 시뮬레이션 정확도 90% 이상 – DAC, FIR, arbitrary waveform generator 등과 같은 구체적 응용의 시뮬레이션을 지원 – 아날로그, 디지털, 및 소프트웨어를 포함하는 SoC 시뮬레이션 지원 – 기존 CMOS 기반 재구성 시스템 대비 성능향상 20% 이상 (시뮬레이션) – 기존 CMOS 기반 재구성 시스템 대비 전력소모 예측치 30% 이상 감소 **2단계(2019~2020)** ○ CMOS 플랫폼 집적 기술 개발 – 재구성 가능한 요소들을 위한 프로그래밍 가능 인터커넥트 개발 ○ 재구성 로직 아키텍처 개발 – 재구성 요소회로 아키텍처 검증 및 고도화 ○ 프로토타입 재구성 로직 시스템 개발 – 프로토타입 재구성 로직 시스템의 제작: 나노스위치 5000개 이상, CAB/CLB 50개 이상, Programmable I/O 100개 이상 – DAC, FIR, arbitrary waveform generator 등과 같은 구체적 응용의 실행 가능한 SoC 형태 – 기존 CMOS 기반 재구성로직 시스템 대비 성능향상 20% 이상 – 기존 CMOS 기반 재구성로직 시스템 대비 전력소모 감소 30% 이상

2) 연차별 연구내용 및 일정

(1) 상반기

구분	년도	세부 연구목표	세부 연구개발 내용	평가목표 및 착안점	가중치 (연구비)	추진일정			
						1분기 (1/4)	2분기 (2/4)	3분기 (3/4)	4분기 (4/4)
1차년도	2016	아날로그 재구성 요소회로	CAB 설계 CLB 설계	재구성 가능 CAB/CLB 종류 2가지 이상	34% (77,500)				
		시뮬레이션 플랫폼 구축	고차원 모델 이용한 재구성 회로 시뮬레이션	타겟 응용 1종 지원 여부	33% (77,500)				
		응용기반 테스트 플랫폼	SW 기반 테스트 플랫폼 구축 재구성 응용 레퍼런스 코드 수집 및 포팅	SW 환경에서 레퍼런스 코드 및 Unit Test 정상 동작 여부	33% (77,500)				

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

2차년도	2017	나노스위치 기반 재구성 요소회로	나노소자 동작 모델링 요소회로 블록 동작 모델링	동작 모델링 정확도 95% 이상	50% (155,000)		■	■	■
		재구성 알고리즘	재구성 솔루션 정확성 검증 재구성 솔루션 품질 최적화	재구성 솔루션 품질이 최적치 대비 80% 이상	25% (77,500)		■	■	
		아키텍처 탐색/최적화	구체적 응용 아키텍처 설계 구체적 응용 아키텍처 거동모델 검증	구체적 응용 1종에 대한 재구성 로직 거동 모델의 정상동작 여부	25% (77,500)			■	■
3차년도	2018	프로토타입 top-level 설계	아키텍처 동작 모델링 아키텍처 레벨 칩 설계	프로토타입 시뮬레이션 검증을 통한 동작 정확도 95%이상	25% (77,500)	■	■	■	
		프로토타입 V.1 칩설계 및 제작	CMOS 마스크 설계 MPW 통한 fabout	마스크 설계 에러율 1% 이하	50% (155,000)	■	■	■	■
		응용기반 테스트 HW	RTL 수준 시스템 통합 에뮬레이션 FPGA를 활용한 싸이클 수준 응용 성능 평가	기존 FPGA 재구성 로직 대비 성능 20% 향상, 전력소비 30% 향상 (모델 기반)	25% (77,500)		■	■	■

(2) 하반기

구분	년도	세부 연구목표	세부 연구개발 내용	평가목표 및 착안점	가중치 (연구비)	추진일정			
						1분기 (1/4)	2분기 (2/4)	3분기 (3/4)	4분기 (4/4)
1차년도	2019	보드수준 테스팅 1	재구성 동작 검증 FPAA 동작 검증	재구성 FPAA 블록 동작 성공률 90%이상	25% (77,500)	■	■	■	
		포로토타입 V.2 칩구현	나노 스위치 통합 마스크 설계 MPW 통한 Fabout	마스크 설계 에러율 1% 이하	50% (155,000)	■	■	■	■
		재구성 회로/아키텍처 최적화	응용 범위 추가 확장 보드 수준 통합 및 응용 성능 평가	기존 FPGA 재구성 로직 대비 성능 20% 향상, 전력소비 30% 향상 (실측 기반)	25% (77,500)		■	■	■
2차년도	2020 ~ 2021	보드수준 테스팅 2	재구성 동작 검증 FPAA 동작 검증	재구성 FPAA 블록 동작 성공률 90%이상	25% (77,500)	■	■	■	
		응용 성능평가 및 고도화	아키텍처, 회로, 소자의 크로스레이어 최적화	크로스레이어 최적화를 통한 성능 향상	25% (77,500)		■	■	■
		오류복구 재구성 알고리즘	폴트 회피 재구성 기법 폴트맵 작성 알고리즘	폴트맵 1종오류 10% 이하, 2종 오류 1% 이하	25% (77,500)	■	■	■	
		시뮬레이터 정확도 향상	실측데이터 기반 성능 정확도 제고 실측기반 전력소모 정확도 제고	시스템 성능/전력소모 정확도 90% 이상	25% (77,500)		■	■	■

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

(3) 최종평가

구분	년도	세부 연구목표	세부 연구개발 내용	평가목표 및 착안점	가중치 (연구비)	추진일정				
						1차 년도	2차 년도	3차 년도	4차 년도	5차 년도
최종 평가	2021	재구성로직 요소회로	재구성 가능 CLB 재구성 가능 CAB	재구성 가능 동작하는 CAB 블록 2개 이상, 성공률 90% 이상	20% (294,500)	■	■		■	
		재구성 아키텍처	재구성 로직 아키텍처 거동 모델 크로스레이어 최적화가 적용된 아키텍처	재구성 로직 아키텍처 설계서, 논문 및 특허	20% (294,500)		■	■	■	
		응용 개발도구	시뮬레이션 플랫폼 재구성 알고리즘	시뮬레이션 정확도 90% 이상, 재구성 솔루션 품질은 최적치 대비 80% 이상	20% (294,500)	■	■		■	■
		프로토타입 재구성 시스템	프로토타입 재구성 로직 구현 및 제작 프로토타입 시스템의 성능개선, 전력절감	5000개 이상 나노스위치, 50개 이상 CAB/CLB, 100개 이상의 I/O	20% (294,500)	■		■	■	■
		구체적 응용기반 성능평가 및 최적화	재구성 로직 기반 시스템 테스트 베드 재구성 로직 활용 응용 3종	기존 CMOS 기반 재구성 로직 대비 성능향상 20% 이상, 전력소모 감소 30% 이상	20% (294,500)	■		■	■	■

3) 연구수행내용 및 성과

○ **재구성로직 요소회로**

▪ **연차별 연구 수행 내용 및 성과**

목 표	달성도 (%)	내 용
[1차년도] 재구성 가능 벡터행렬 연산기 설계	100	○ 8-bit 해상도의 아날로그 벡터 행렬 연산기 (Vector-Matrix Multiplier, VMM) 설계
[1차년도] 재구성 가능 스위치 커패시터 DAC 설계	100	○ Switched-Capacitor 8-bit DAC 설계
[1차년도] 저전압 CLB 로직 요소 블록	100	○ 0.6V의 낮은 전압 구동이 가능한 CLB의 저전압 로직 기본 블록 설계
[1차년도] 평탄형 메모리를 이용한 CLB 인터커넥트	100	○ CLB 재구성을 위한 설정값을 저장하는 비휘발성 메모리 설계
[1차년도] 디지털 벡터행렬 연산기(VMM) 설계	100	○ 처리 비트수와 해상도를 가변적으로 설정할 수 있는 디지털 입력, 디지털 출력의 VMM 설계
[2차년도] CAB 개발 1: 재구성 가능 아날로그 벡터 연산기 설계	100	○ 28 nm 공정이용 ring amp 기반의 회로 설계 및 검증 완료 ○ 150 MHz로 동작시 전력 소모 75 uW 달성
[2차년도] CAB 개발 2: 전하영역을 이용한 재구성 가능 혼성 신호 벡터 연산기 설계	100	○ 28 nm 공정이용 회로 설계 및 검증 ○ 100 MHz로 동작시 전력 소모 70 uW 달성
[2차년도] CLB 개발: 재구성 가능 디지털 벡터 연산기 설계	100	○ 65 nm 공정이용 회로 설계 및 검증 ○ 100 MHz로 동작시 전력 소모 70 uW 달성
[3차년도] 전하영역 연산을 이용한 혼성신호 벡터행렬곱 연산기의 칩 제작	100	○ 아날로그 재구성회로인 FPAA의 핵심 모듈인 벡터행렬곱 회로를 재검증하고 설계 개선하여 칩 제작 완료
[4차년도] 축차비교형 아날로그 디지털 변환기를 이용한 인터페이스 수신기	100	○ 28nm CMOS 공정을 이용하여 회로 설계

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- **핵심 내용**

- 재구성 가능 벡터행렬 연산기 설계

- 인공 신경망 연산은 근사 컴퓨팅(Approximate Computing)의 개념으로 접근이 가능하기 때문에 16bit 이상의 고해상도 곱셈/덧셈기를 이용하지 않아도 의미있는 결과를 추출할 수 있음




그림 1. 벡터 행렬 연산기의 블럭도




그림 2. switched-capacitor 적분기

- 기능 검증을 위해 입력 8bit, 곱셈 계수 8bit으로 구성됨
- 저전력 구현을 위해 스위치 캐패시터 (Switched-Capacitor) 적분기로 구현됨
- 나노미터 공정에서도 설계가 가능하도록 최대한 간단한 구조의 적분기를 설계하려고 함. 따라서 그림 2에서 제안된 인버터 기반의 적분기를 이용하여 벡터 행렬 연산기를 구현함




그림 3. W = 0, ±32, ±64, ±96, ±127 에 대해 출력한 그래프

- 0.18um CMOS 공정을 이용하여 설계하고 이를 10MHz clock으로 구동시키면서 성능을 검증하였음.
- 성능 검증을 위하여 예상되는 입력과 계수를 다양하게 블록에 인가하고 이 출력 결과를 이상적인 벡터행렬 연산 결과와 비교하였음 (그림 17).
- 시뮬레이션 결과 최대 2.09 LSB 정도의 오차가 발생. 이는 0.82%의 오차에 해당.

Resolution	8-bit
Output rate	20 MHz
Supply	1.8 V
Power	377.1 uA
Efficiency	53.03 GOPS

- 재구성 가능 스위치 커패시터 DAC 설계

- 또다른 CAB 블록으로 재구성 가능한 D/A 변환기를 설계하였음 (그림 18)
- 나노 공정으로의 적용을 위해 벡터 행렬 연산기와 마찬가지로 인버터 기반의 적분기를 이용하여 D/A 변환기 설계하였음
- 0.18um CMOS 공정에서 설계하여 10MHz의 속도로 구동하여 성능을 검증 하였음 (그림 19)
- DAC의 특성 시뮬레이션 결과 최대 0.82%의 선형성 오차가 발생함.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 4 재구성 가능한 Switched-Capacitor D/A 변환기




그림 5. DAC의 특성 시뮬레이션 결과

- 저전압 CLB 로직 요소 블록

- 0.6 V 전원 전압 하에 동작하는 디지털 회로의 합성에 필요한 standard cell을 제작하고, 이에 필요한 characterization 진행.
- **0.6V standard cell characterization 스크립트 제작**: Standard cell characterization을 수행할 스크립트를 제작하고 검증함. 제작한 스크립트로 기존의 1.8V 용 standard cell의 characterization을 진행하고 그 결과를 기존 characterization 내용과 비교하는 방법으로 스크립트를 검증.
- **0.6V slope time table을 정의**: 미리 정해준 slope table에 따라 standard cell의 characterization을 통해 여러 파라미터를 추출하게됨. 그림 6과 같이, 기존의 1.8V 용 slope time table의 slope list가 등비인 계차로 구성됨에 따라 이를 차용하여 새로운 slope table을 꾸밈. 첫 시작점이 되는 slope time은 intrinsic cap에 의한 최소 지연 시간만 나타내는 slope time으로 설정. 새로 완성된 6V slope time table을 통해 standard cell의 characterization 진행.




그림 6. Slope table 구성

- **사용할 standard cell을 선별**: Monte Carlo 시뮬레이션으로 산포가 작고 안정적인 standard cell들을 선별함.
- Combinational logic gate와 sequential gate를 구별하여 characterization 진행. Combinational gate의 경우 delay에 관한 정보가 주를 이룸. 예로, clock-to-Q delay, rising/falling transition delay가 있음. Sequential gate의 경우는 delay 정보를 포함하여 setup time, hold time 그리고 recovery time 등의 정보가 있음.
- Characterization된 cell list는 다음과 같음:
  Combinational logic을 구성하는 cell들 (NAND, NOR, AND, OR, INVERTER, BUFFER, OA, OAI, AOI, MUX),
  Clear, Set등의 옵션을 가진 여러 종류의 D-F/F와 Latch,
  Sequential logic을 구성하는 clock에 의해 동작되는 combinational gate 들.

- 평탄형 메모리를 이용한 CLB 인터커넥트

- **Planar non-volatile memory**: 먼저 1세부의 나노스위치 소자를 개발/집적하기까지 다소 오랜 시간이 걸리므로, CAB/CLB block을 검증하기 위해 다른 타입의 스위칭소자로써 planar non-volatile memory를 자체 개발/검증함. Planar non-volatile memory 구조는 아래 그림과 같으며, capacitor

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

의 비율과 gate tunneling을 이용하여 charge를 trapping/de-trapping 함. Charge들을 gate에 모아두거나 없애면서 MOS threshold voltage를 조절하게 되고, 이로써 memory switching 소자로 사용할 수 있음.




그림 7 Planar non-volatile memory 구조 및 program/erasure 동작 전압

- **Behavioral Modeling**: Gate tunneling leakage를 이용할 수 있도록, 적절한 gate thickness를 가지고 있기 공정을 선택함. Program/erasure 동작을 검증하기 위해 leakage 측정값을 전달받아 behavioral model을 만듦.




그림 8 Gate tunneling leakage (a) 측정값, (b) Verilog-A를 이용한 behavioral model

- **Program/Erasure 검증**: 제작한 behavioral model을 통해 planar non-volatile memory cell 검증을 진행. 그림 10(a)와 같이 unit cell 검증을 위한 회로를 구성하였고, 그림 10(b)와 같이 program/erasure 동작을 확인 함. Unit cell들로 array를 구성하였을 때 발생하는 leakage, stress, retention, 등 여러 신뢰성 문제들을 보안하기 위한 추가 설계/검증이 필요.




그림 9 Program/Erasure 동작확인을 위한 (a) schematic 및 (b) simulation

- **CLB/CLB 위한 array 구현계획**: Magna Chip 0.18um GFL 공정을 이용하여 CAB, CLB interconnect를 위한 array를 구현 중. 3월 말 tape-out 예정.

- 디지털 벡터행렬 연산기 (Vector matrix multiplier; VMM) 설계

- **기존 VMM 아키텍처**: 그림 10은 기본적인 벡터행렬의 곱을 연산하는 아키텍처임.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 10 General architecture for fully parallel vector-matrix multiplication (VMM)

- **새로운 VMM 아키텍처**: 그림 11은 제안하는 벡터 곱셈 연산기 (VMM) 의 설계도를 나타냄. 제안하는 VMM은 digital block, 3-bit multiplier, ADC, shifter, adder로 구성되어있으며 3-bit부터 6-bit 까지의 벡터 곱셈을 연산함.




그림 11 3-bit부터 6-bit input 까지 처리 가능한 전체 VMM 설계도.

- 그림 12는 제안하는 3-bit multiplier 회로도로써, 전하 재분배를 이용하여 multiplication 연산 동작을 수행함. RESET, INW, NULL, SHARE, INX, SHARE phase 순서로 동작.




그림 12 제안하는 3-bit multiplier의 회로도.

- 그림 13은 구현한 3-bit multiplier의 출력에 대해 DNL을 측정한 시뮬레이션 결과로, 모든 경우의 입력에 대한 출력의 DNL은 0.05 미만임.




그림 13 3-bit MUL의 Differential non-linearity

- CAB 개발 1 (가): 재구성 가능 아날로그 벡터 연산기 설계 (28nm 공정, Ring Amp 기

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

반)




그림 14. DAC 2개로 구성된 neural network 연산기 및 동작 타이밍

- Multiplying DAC 두 개를 pipe-lined 구조로 연결시켜서 data와 weight를 곱하는 구조에 SAR ADC를 추가하여 더해진 결과값을 출력하는 Neural Network 연산기를 완성시킴. 이 구조의 장점은 결과값이 더해질 때 charge형태로 저장되어 digital 방식에 비해 메모리 접근에 드는 에너지가 적다는 것임.
- 그림 15의 왼쪽 그림은 Multiplying DAC 1개의 schematic이고 오른쪽 그림은 Ring AMP의 schematic임. 연산기의 AMP를 기존의 Inverter based AMP에 비해 전력효율이 높고 속도가 빠른 Ring AMP로 설계를 변경함. 기존논문과 다르게 2nd inverter에서 주는 skew를 capacitor가 아닌 hvt device로 발생시켜 안정성을 높임.




그림 15. 세부 회로도

- Voltage error 기준으로 봤을 때 가장 안좋은 경우 0.5 LSB 안쪽으로 결과가 나옴. AMP의 load capacitor와 전력소모를 줄이기 위해 LSB에 해당하는 sampling capacitor를 series로 구성하면서 발생한 error가 대부분을 차지함. 연산효율은 cadence 시뮬레이션 상에서 4.5 TOPS/W로 측정됨.

- CAB 개발 1 (나): 재구성 가능 디지털 벡터 연산기 설계 (65nm 공정, VCO 기반 VMM)





그림 16. VCO 기반의 VMM의 핵심 모듈

- 그림 16은 VCO 기반의 VMM을 구성하는 두 모듈을 보여줌: 왼쪽 그림은 입력 전압 값에 비례하는 주파수를 생성하는 Voltage Controlled Oscillator part이며, 오른쪽은 특정 시간 동안 입력 pulse의 개수를 세는 Digital Counter part임.
- VCO part에서는 data를 디지털 값으로 받아 DAC을 거쳐 analog voltage로 바꾼 후 이를 Ring oscillator의 supply로 연결하여 Ron 저항을 조절하여 출력 주파수를 변경함.
- Digital Count part에서는 weight를 디지털 값으로 받아 이에 비례하는 폭을 가지는 pulse를 만들어내는 pulsegen의 출력을 EN 신호로 하여 해당 EN=high인 동안 VCO의 pulse rising edge를 세는 digital counter가 존재함. 결과적으로 입력 weight값에 정비례하며, 입력 data값에는 다소 비선형적으로 비례하는 곱셈 결과값을 출력하는 Neural Network 연산기를 완성시킴. 이 구조의 장점은 ADC part가 따로 필요하지 않으므로 area가 적으며, 전체적으로 간단한 구조로서 전력 소모도 작다는 것임.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다






그림 17. 비선형적 입출력 특성　　그림 18. 보정을 통하여 선형화된 결과

- 위 그림은 고정된 weight에서 data 변화에 따른 연산 결과를 출력한 그래프임. 그림 29에서 Regulator의 출력 voltage headroom과 ring oscillator의 비선형적 Kvco 특성으로 인하여 곱셈 특성 곡선이 비선형적으로 나타나는 모습을 확인 가능.
- 이를 보정하기 위하여 앞단의 DAC의 특성을 비선형적으로 만들어 보상하는 방법을 사용하였으며 그림 30은 이에 해당. DAC part의 전력소모를 줄이기 위해 Charge based 구조를 채택함.

- CAB 개발 2: 전하영역계산을 이용한 재구성 가능 혼성신호 벡터 연산기 설계 (28nm 공정)




그림 19. 벡터곱셈기의 전제구조




그림 20. 구현된 벡터곱셈기 회로의 layout

- **전체 구조**: VMM을 위한 벡터곱셈기(dot-product)의 구조는 연산 16개의 CDAC을 기반으로 한 전하영역 곱셈기와 축차 비교형 아날로그-디지털 변환기(SAR ADC)로 구성됨. 총 16쌍의 8-bit input vector X와 8-bit weighting factor W를 이용하여 계산함.




그림 21. 전하영역 곱셈기의 상세 schematic

- **CDAC 기반의 전하영역 곱셈기**: 전하영역 곱셈기는 7-bit CDAC을 기반으로 한 차등(differential) 구조를 하고 있음. 총 6-phase를 통하여 동작을 하며, 최종적으로 다음 식과 같은 아날로그 전압을 출력함 (α, β는 unit capacitor의 top&bottom plate parasitic constant).

$$V_{OD} = \frac{1}{(1+\alpha)^2(1+\beta)^2}\frac{WX}{(2^B-1)^2}V_{DD}$$

- 곱셈기의 CDAC에는 약 1.4fF의 unit capacitor가 사용되었음.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 22. SAR ADC 회로도




그림 23. SAR ADC의 상세 schematic

- **축차비교형 아날로그-디지털 변환기(SAR ADC)**: 전하영역 곱셈기의 아날로그 출력을 다시 디지털로 복원하기 위해 ADC를 사용, 그 중 전력 소모가 낮은 축차비교형 아날로그-디지털 변환기를 사용함. 그림 35 및 그림 36에 보인 바와 같이, 2개의 8-bit CDAC와 SAR logic block, 그리고 comparator로 구성됨. 연산과정에서의 오류 발생을 방지하기 위하여 자동 offset보정을 하는 구조를 comparator에 도입하고, SAR ADC에서 가장 중요한 역할을 하는 CDAC의 capacitor를 Mortise-Tenon 구조를 도입하여 사용함.




그림 24. 샘플링시 신호의 왜곡을 줄이기 위한 plate 구성방식

- 그림 24는 아날로그 신호를 샘플링 하는 top plate의 parasitic을 줄여주기 위한 plate 구성 방식을 보여줌. 신호의 샘플링은 곱셈기의 CDAC과 ADC의 CDAC간 전하 재분배로 진행이 되는데, 이 때 신호의 왜곡을 줄이기 위하여 작은 unit capacitor(0.77fF)를 사용함.




그림 25. Worse case bit error




그림 26. 시뮬레이션 결과 (선형성 분석)

- **시뮬레이션 결과**: 그림 38의 그래프는 축차비교형 아날로그 디지털 신호변환기의 선형성을 분석한 것이고, DNL, INL 모두 1 LSB 이하의 결과를 보여주었음.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- 그림 39의 그래프는 weighting factor에 대하여 몇 가지 조건에 대해(32, 64, 96, 127) input vector X를 sweep하며 출력 비트를 확인한 그래프이며, 전체 영역 중 worst case bit error = 4 LSB임을 확인하였음.

- 전하영역 연산을 이용한 혼성신호 벡터행렬곱 연산기의 칩 제작

- 3차년도에는, 2차년도에 설계를 진행한 벡터행렬곱 연산기를 실제 칩 제작을 통해 재검증하고 전력 소모를 줄이기 위하여 재차 칩 설계 및 제작 완료하였음 (현재 측정 진행 중).




그림 27. 벡터행렬곱 연산기의 레이아웃




그림 28. 재설계한 벡터행렬곱 연산기의 시뮬레이션 결과


@ 100-MHz	1차 설계	2차 설계
ADC	16 μW	10 μW
Total operation	70 μW	55 μW

표 1. 재설계한 회로의 전력 소모 분석


- 그림 63는 새로 제작 된 칩과 내부의 백터행렬곱 연산기의 레이아웃이며 그림 64은 그림 63 회로의 시뮬레이션 결과.
- 벡터행렬곱 연산기에 사용되는 축차비교형 아날로그 디지털 신호변환기의 선형성은 DNL에서 -0.473~0.342 LSB. INL에서 -0.573~0.688 LSB정도의 결과를 보이며 이전 설계 대비 향상된 모습을 보임.
- 전체 연산의 transfer characteristic은 전체 입력 범위에서 최대 4 LSB를 보였고, 이전 설계와 비슷한 결과임.
- 표 1을 통하여 1차 및 2차 설계의 전력소모를 비교하였으며, 이전 설계 대비 전력 효율을 높였음을 확인함.
- FPGA를 통하여 칩 내부의 scan-chain 및 벡터곱연산기 에 필요한 신호들을 조절하며 측정 진행함.

- 축차비교형 아날로그 디지털 변환기를 이용한 인터페이스 수신기 설계

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



<고속 축차비교형 아날로그 디지털 변환기의 구조>



<구현된 고속 축차비교형 아날로그 디지털 변환기의 layout>

- 기존보다 power 소모가 적으면서 비교적 간단하게 회로 구성할 수 있는 축차비교형 아날로그 디지털 변환기를 사용하여 인터페이스 수신기의 설계 진행.
- 고속 인터페이스 환경에서 동작을 위하여 다수의 아날로그 디지털 변환기를 time-interleaving하였음.
- 28nm CMOS 공정을 이용하여 회로 설계.

○ 재구성 아키텍처

▪ 연차별 연구 수행 내용 및 성과

목 표	달성도 (%)	내 용
[1차년도] 재구성 가능 아키텍처를 위한 DNN 응용 분석	100	○ 극단적으로 낮은 bitwidth를 이용하는 Log2 양자화 기법을 통해 기존 대비 최대 13배의 상대 정확도 향상
[1차년도] 재구성 가능 아키텍처를 위한 DNN 최적화 기법 고안	100	○ Log2 양자화 표현을 유지하면서도 정확도 손실이 없는 DNN의 새로운 fine-tuning 기법 고안
[1차년도] HLS를 이용한 DNN 응용의 테스트 모듈 구현	100	○ Software 수준에서 접근할 수 있는 DNN 응용의 테스트 모듈 구현
[2-3차년도] 재구성 아키텍처의 RTL 수준 통합 에뮬레이션 플랫폼 구축	100	○ 새로이 고안된 재구성 아키텍처를 Intel 호스트 CPU와 PCIe FPGA로 확장한 SW/HW 테스트 환경 구축 ○ RTL 수준에서 재구성 아키텍처를 구현하고, 테스트 플랫폼과 연동하여 응용에서 PCIe FPGA 기반 가속기까지 통합된 성능 평가 환경을 구축함
[4차년도] 보드 수준 통합 및 응용 성능 평가	100	○ PCIe 기반 FPGA 환경의 통합 평가 플랫폼 구축 ○ MNIST dataset을 사용하는 CNN에 대해 Sequential baseline 대비 4.64배의 성능 향상을 이끌어냄

▪ 핵심 내용

- 재구성 가능 아키텍처를 위한 DNN 응용 분석

- DNN에서 convolutional layer는 매우 널리 쓰이지만, 다른 layer들보다 많은 연산량을 필요로 함. 일반적으로 프로그램 수행시간의 90% 정도가 convolution 연산을 하는데 사용된다고 알려져 있음.
- 기존 연구들에서는 DNN을 최적화하기 위해 weight에 양자화를 적용하는 등의 연구가 진행되었음. 양자화는 정확도-성능-에너지 trade-off를 이용하여 고성능-고에너지 효율을 이끌어낼 수 있는 기법임. 재구성 가능 아키텍처는 이러한 기법을 동적으로 적용할 수 있게 해줄 수 있을 것으로 기대됨. 따라서, 양자화된 DNN을 재구성 가능 아키텍처의 중요한 응용으로 선정함.
- Log2 양자화 기법은 그림 20과 같이 multiply를 효과적으로 제거하기 때문에, 여타 양자화 기법들 중에서 DNN의 latency를 가장 효과적으로 줄일 것으로 기대됨. 따라서, 다양한 기법들 중 Log2 양자화를 가장 중요한 응용으로 선정함.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 31. Log2 양자화 기법

- LeNet, cuda-convnet, AlexNet에 대하여 Log2 양자화 기법들을 적용하고 정확도 손실량을 분석하였음. LeNet에서 Log2 양자화 기법이 극단적으로 낮은 bitwidth (2-bit) 에서 다른 양자화 기법 대비 최대 9배 좋은 Top-1 정확도를 낸다는 것을 확인함. AlexNet에서 역시 4-bit에서 가장 높은 정확도를 보여주었음. (그림 20)




그림 32. 비트 수에 따른 Log2 양자화 기법의 정확도 결과 (LeNet)

- 하지만, cuda-convnet의 경우에는 dynamic-fixed 양자화 기법 대비 3배 낮은 정확도를 보였음. 이를 통해, Log2 양자화 기법이 DNN의 구조 혹은 dataset의 크기에 민감하게 영향 받을 수 있다는 결론을 도출함. 또한, AlexNet에서는 Log2 양자화를 적용하면 높은 bitwidth에서도 양자화하지 않은 모델 대비 5%의 정확도 손실이 나타나면서 상대적으로 크고 복잡한 모델에서는 정확도가 어느 정도 손실될 수 있다는 한계점을 확인함.

- 재구성 가능 아키텍처를 위한 DNN 최적화 기법 고안

- Log2 양자화 기법의 한계점을 극복하기 위하여 이미 훈련이 완료된 full-precision DNN으로부터 Log2 양자화 기법을 적용하면서 점진적으로 fine-tuning하는 새로운 훈련 기법을 고안함.
- DNN을 부분적으로 Log2 양자화한 뒤, re-training하고 다시 양자화하는 방식으로 전체 Convolutional layer의 전체 weight가 Log2 양자화 되도록 유도함. 이전 실험결과 기존에 1~3 bit에서 높은 정확도 손실량을 나타내던 cuda-convnet에 대해서, 매우 높은 정확도 회복이 가능함을 확인할 수 있었음. 또한, 기존에 8% 정도의 손실률을 기록했던 4 bit 이상의 양자화에 대해서는 무손실에 가까운 정확도 회복량을 확인함.

Bitwidth	Log2. Weight.	Log2. ITQ. Weight.
1	88.44%	23.11%
2	86.96%	13.52%
3	73.57%	4.26%
4	10.40%	1.46%
5	10.31%	1.38%
6	10.31%	1.74%

Full-precision 모델 대비 정확도의 상대 손실률

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- HLS (High-level synthesis)를 이용한 DNN 응용의 테스트 모듈 구현

- SW 플랫폼을 구축하기 위해, 재구성 가능 아키텍처를 가정하고 그와 유사한 FPGA를 사용하는 DNN 응용의 테스트 모듈을 구현함.
- Xilinx 사의 High-Level Synthesis (HLS)는 C로 작성된 코드를 RTL 수준의 모델로 합성이 가능한 툴임. C 수준에서 작성된 코드에서 fine-grained HW pipelining 등의 dataflow 최적화가 가능하고, C 수준 operation 간의 scheduling을 통해 고성능의 하드웨어 및 소프트웨어를 동시에 설계하는 것이 가능함.
- AlexNet의 각 convolutional layer에 대하여 layer를 추상화하는 C레벨 function을 작성하였고, 이를 통해 unit test 모듈을 작성함. 이를 HLS를 통해 합성한 뒤, functional model이 정상적으로 작동하는 것을 확인 및 검증함.
- 본 연구에서 작성한 SW 테스트 플랫폼을 후속 연구에서 다음과 같이 사용할 수 있을 것으로 기대됨. Caffe와 같은 상위 레벨 프레임워크에서 C 레벨 function을 실행하면, HLS를 통해서 합성된 FPGA 모듈에서는 host CPU에서 명령 및 데이터를 전달받고 수행함으로써 수직적으로 통합된 테스트 플랫폼을 완성함.




그림 33. Caffe와 유기적으로 연동되는 SW 테스트 플랫폼

- 재구성 아키텍처의 RTL 수준 통합 에뮬레이션 플랫폼 구축

- 기존의 응용 기반 테스트 플랫폼은 재구성 아키텍처를 평가하기 위한 CNN 응용의 수집 및 포팅, 그리고 재구성 아키텍처 모델과의 통합을 통한 1차적인 평가였다면, 본 연구에서는 모델을 고도화하여 RTL 수준에서 보다 현실적인 하드웨어 평가 플랫폼을 구성하는 것을 목표로 함.
- Xilinx FPGA 보드를 활용하여 에뮬레이션 시스템을 구축하는 것을 목표로 함. 또한, CNN 응용이 사용되고 있는 다수의 컴퓨팅 시스템 환경을 고려하여 PCIe 지원이 가능한 FPGA에서 재구성 아키텍처의 동작을 모사하도록 설계함.





그림 34. Xilinx 사의 FPGA를 활용한 재구성 아키텍처의 RTL수준 시스템 구현

- Verilog를 통해서 재구성 아키텍처의 RTL 수준의 동작을 모사하고, Vivado 툴을 이용하여 합성하였고, 이를 지원하는 디바이스 드라이버 및 응용 소프트웨어와 성공적으로 연결함. 이를 통해 통합 시스템이 응용에서부터 End-to-end로 정상 동작하는 것을 확인함.
- 구체적으로 Tiling 기법이 적용된 행렬 연산기를 RTL 모델을 제작하였고, Processing Element 모듈을 다수 병렬적으로 배치하여 효율적인 연산이 가능하도록 설계하였음. 재구성 아키텍처의 Cycle-accurate한 동작 모델로써 검증이 완료됨.


- 보드 수준 통합 및 응용 성능 평가

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- PCIe 기반 FPGA 환경의 통합 평가 플랫폼 구축
- Loop tiling 및 병렬화를 통한 최적화 적용 완료.
- MNIST dataset을 사용하는 CNN에 대해 Sequential baseline 대비 4.64배의 성능 향상을 이끌어냄.
- 추가적으로 SiFive 등의 보드를 이용하여 Object detection 등의 복잡한 최신 모델(YOLOv3)에 대한 지원을 테스트 하였음.
- 웹 기반의 UI를 제공하는 디바이스-응용 통합 데모 시스템을 성공적으로 구축함.



<Web UI를 제공하는 FPGA-Caffe 기반 추론 데모 시스템>



<SiFive 보드 기반의 CNN 가속기 (RISC-V & NVDLA)>

○ 응용 개발도구

▪ 연차별 연구 수행 내용 및 성과

목 표	달성도 (%)	내 용
[1차년도] 고차원 모델 기반 재구성 시뮬레이션 플랫폼 구축	100	○ 간단한 재구성 로직을 포함하는 시뮬레이션 플랫폼
[1차년도] 재구성 시뮬레이션 플랫폼의 핵심기능 검증	100	○ 구체적 응용의 시뮬레이션 실행 결과 및 성능 분석
[2차년도] 나노스위치 기반 재구성 요소회로 모델링	100	○ 나노소자 기반 MUX를 제안하고 동작 특성치를 파라미터화함 ○ 상용 FPGA 스타일의 재구성 요소회로를 Verilog로 모델링하고 나노소자의 동작 특성치를 사용함으로써 100% 정확한 모델 확보
[2차년도] 재구성 알고리즘의 정확성 검증 및 재구성 품질 최적화	100	○ Verilog로부터 FPGA로 매핑하는 재구성 회로 매핑 플로우를 구축하고 정확성 검증 ○ Exhaustive search 모드 사용시 최상의 재구성 품질 지원
[3차년도] 나노스위치 기반 재구성 아키텍처의 계산 오차 예측 플랫폼 개발	100	○ ReRAM 방식의 나노스위치 기반 재구성 아키텍처의 계산 오차를 빠르면서도 SPICE 수준의 정확도로 예측할 수 있는 시뮬레이션 기반 플랫폼 개발
[3차년도] 나노스위치 기반 재구성 아키텍처의 계산 오차 보정을 위한 재구성 기법 개발	100	○ 딥러닝 응용을 타겟으로 ReRAM 방식의 나노스위치 기반 재구성 아키텍처 사용시 계산 오차를 최소화할 수 있는 학습/재구성 기법 개발. 재구성 기법을 통하여 95% 이상의 정확도를 달성.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

[4차년도] 시뮬레이터 오차 분석	100	○ 저항 기반 나노스위치의 Verilog-A SPICE 시뮬레이션을 통하여 read 연산 중의 저항값의 변화(read disturbance) 분석 ○ Noise를 배제한 상황에서도 출력값에 변화가 있음을 확인
[5-6차년도] 오류복구 재구성 알고리즘	100	○ 폴트가 존재하는 ReRAM 어레이의 가중치 재구성 기법 연구 ○ 기존의 가중치 재매핑 기법보다 더 높은 인식률을 보이며, CIFAR-10 데이터셋의 경우 20% 까지의 폴트가 발생할 경우에도 정상동작을 보임
[6차년도] 시뮬레이터 정확도 향상	100	○ 전압-전류간 비선형성과 선저항을 동시에 고려하는 시뮬레이터 설계 ○ 어레이 레벨에서 SPICE 수준 시뮬레이션과 거의 같은 수준(에러 1% 미만)의 정확도를 확인 ○ MNIST 응용에서 SPICE 수준 시뮬레이션과 비교하여 90~98%이상 일치하는 최종 추론 결과를 얻음

- **핵심 내용**

- 고차원 모델 기반 재구성 시뮬레이션 플랫폼 구축

- **재구성 로직 모델링**: 재구성 로직은 디지털, 아날로그, 나노스위치 기반 등 여러 가지가 될 수 있으므로, 현 단계에서는 간단한 고차원 모델로 재구성 재구성 로직을 대신하고, 나머지 부분 (예: CPU, 메모리 등)을 포함하는 SoC (System-on-Chip) 형태의 시스템을 시뮬레이션할 수 있는 컴퓨터 프로그램을 작성

- **시뮬레이션 되는 시스템의 범위**: 시뮬레이션에 포함되는 시스템의 범위는 그림 37과 같이 크게 CPU, 메모리, 재구성 로직의 세 부분으로 구성됨. 재구성 로직 부분은 고차원 모델로서 구현 세부사항은 반영되지 않고, 입출력 기능(function)과 타이밍 정보 정도만 반영 가능함. 대신 추후 하드웨어 구현이나 구현 특성이 나올 때에 변경이 용이한 장점이 있음.




그림 37 시뮬레이션 플랫폼에서 지원되는 시스템의 범위

- **재구성 시뮬레이션 플랫폼의 동작 개념도**: 그림 38은 재구성 시뮬레이션 플랫폼을 사용하는 과정을 보여줌.

1) 응용 프로그램을 CPU, 디지털 로직, 아날로그 소자 등 재구성 시스템의 각 부분 별로 매핑
2) 재구성 로직의 configuration을 탑재 (재구성 로직에 직접 탑재할 수도 있고, 메모리에 탑재할 수도 있음. 후자의 경우 동적 재구성이 가능하다는 장점 있음)
3) CPU 및 재구성 로직을 이용하여 응용 프로그램을 실행
4) 응용 프로그램 실행에 따른 결과 출력 및 시뮬레이션 통계 출력
5) 시뮬레이션 결과를 활용하여 기능 및 성능 검증

- **응용 매핑 예제**: 그림 39는 구체적인 응용의 예로서 디지털 필터 예제를 사용하여 이러한 응용이 어떻게 재구성 로직을 포함하는 SoC에 매핑되어서 시뮬레이션 되는지를 보여줌. 응용 프로그램은 C 언어로 기술되며 (그림 오른쪽 하단), 응용 프로그램 중 재구성 로직에 매핑되는 부분은 빨간색 점선으로 표시. 나머지 부분은 CPU에서 소프트웨어로 매핑되어 실행됨.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 38. 재구성 시뮬레이션 순서도




그림 39. 타겟 응용 매핑 및 시뮬레이션 예시

- 재구성 시뮬레이션 플랫폼의 핵심 기능 검증

- 시뮬레이션 플랫폼의 주된 목적은 하드웨어가 나오기 이전에 아키텍처 변경에 따른 성능, 기능상의 영향을 조기에 정량적으로 파악하기 위함.
- 시뮬레이션 플랫폼의 기능 확인을 위하여 신호처리 분야에서 많이 사용되는 응용 프로그램 3가지에 대해서 시뮬레이션 수행하였으며, 그림 40은 그 결과를 보여줌. 그래프에서 케이스 A는 CPU만을 사용해서 실행할 경우, 케이스 B는 재구성로직을 사용한 경우, 케이스 C는 재구성로직의 configuration 방법을 개선한 경우임. 그래프의 세로 축은 응용에서 소모되는 사이클 수를 비교하고 있으며 (케이스 A에 대한 상대적인 수치), 사이클 수가 낮을수록 높은 성능을 의미함. 또한 재구성 로직 부분의 configuration 방법을 개선할 경우 응용 성능에 어느 정도의 영향을 미치는지도 정량적인 분석이 가능함을 확인 가능.




그림 40. 응용 3가지에 대한 재구성 로직
시뮬레이션 실행 결과
(세로 축: 상대적 실행 시간)

- 나노스위치 기반 재구성 요소회로 모델링




그림 41. NEM 기반의 재구성소자

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다



그림 42. 나노소자 기반의 configuration cell

- **나노소자 동작 모델링**: 제1세부 과제에서 개발하는 나노소자 중 ReRAM 소자 기반의 나노소자의 경우에는 ReRAM이 기본적으로 메모리이기 때문에 고밀도(high-density) configuration cell로 활용.
- 한편, NEM 기반의 나노소자는 그림 41에서 보여주는 것처럼 2-to-1 MUX로서의 활용이 매우 자연스러움. MUX는 VDD와 GND 메탈라인을 활용한다면 그림 42과 같이 configuration cell로도 활용 가능함.
- 두 종류의 나노소자 모두 기존 CMOS 소자에 비해서 실리콘 면적 비용이 현저하게 줄어든다는 장점이 있으며, 본 연구에서는 현재 제1세부과제에서 개발 중인 다양한 나노소자의 특성이 점점 개선되고 있는 중임을 고려하여, 다양한 특성치에서의 분석을 진행함 (면적과 지연시간 측면에서 기존 CMOS 기반 회로 대비 0~30%의 오버헤드를 가지는 것으로 가정).
- 나노스위치의 오버헤드가 존재하는 이유: NEM 기반의 나노스위치는 실리콘 면적은 차지하지 않으나, 나노스위치를 제어하기 위한 신호가 CMOS 트랜지스터와 연결될 필요가 있음 (FPGA의 프로그래밍에 활용). 이러한 오버헤드는 크지 않을 것으로 예상되지만, 정확한 수치는 칩 설계, 제작 및 최적화 과정을 통해서 변경되는 값이기 때문에 본 연구에서는 이를 파라미터화 함.




그림 43. CLB 구조 예




그림 44. CLB를 구성하는 LUT의 상세 구조 예시

- **요소회로 블록동작 모델링**: FPGA를 구성하는 가장 중요한 블록은 CLB(Configurable Logic Block)으로서 하나의 CLB는 그림 51과 같이 통상 여러 개의 LUT(Look-Up Table)이라 불리는 메모리 소자를 중심으로 구성됨.
- 따라서 본 연구에서 가장 중요한 부분은 LUT 하나를 나노소자를 통해 모델링하는 것이며, 이 정보와 알려진 CLB 회로 정보를 활용하여 요소회로 블록동작 모델링 수행.
- 모델링 기법은 Verilog 프로그램을 사용하였고, library cell에서 MUX 등 기본적인 회로의 면적과 지연시간을 수정할 수 있음. 이러한 방법을 통하여, 기존 알려진 요소회로 블록의 구조를 100% 정확히 반영하면서도 다양한 나노소자 특성치를 반영한 요소회로 블록동작 모델링 확보.
- 본 연구에서 수행한 나노소자 기반 요소회로 블록동작 모델링은 LUT, MUX, crossbar switch를 포함.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 45. VTR 기반의 응용 매핑 알고리즘

- 제1세부에서 연구하고 있는 나노 소자들중 서강대 최우영 교수 연구팀의 NEM 스위치를 동작 모델링하여 기존의 CMOS회로와 같이 Co-Design 및 Co-Simulation할수 있는 방법을 연구함.




그림 46. NEM 나노 스위치와 소자의 전기적 모델

- 그림 46은 NEM 나노스위치의 전기적 모델을 나타내었음. NEM 스위치의 동작은 게이트 전극에 가해주는 전업이 풀인전압(Vpi) 보다 크면 Drain과 Source가 연결되고, 게이트 전압이 릴리즈 전압 (Vrl) 보다 다시 낮아지면 연결이 끊어지는 식으로 움직임. 따라서 NEM 스위치를 회로 시뮬레이션에 사용하기 위해서는 풀인 전압과 릴리즈 전압을 정확하게 모델링 하는 것이 필요함.
- 따라서 Verilog-A를 이용하여 매스-스피링 댐퍼 모델을 이용한 2차 전기-기계 시스템 동작을 모델링 하여 NEM 나노 스위치 동작을 정확하게 구현하도록 모델링 함.

- 재구성 알고리즘의 정확성 검증 및 재구성 품질 최적화

- **재구성 솔루션**: 디지털 회로 설계에 가장 많이 사용되는 언어인 Verilog로 기술된 회로를 FPGA에 매핑하는 툴을 활용. 재구성 알고리즘의 품질은, 본 연구에서와 같이 회로의 크기가 작은 경우에는 exhaustive search를 사용함으로써 최적치를 찾을 수 있음 (즉, 재구성 회로의 동작 품질이 최적치 대비 100% 수준).
- **나노소자 기반의 재구성 영향 분석**: 다양한 나노소자 기반의 FPGA 매핑 결과가 회로의 지연시간과 면적에 끼치는 영향을 분석하기 위해서, 상용 FPGA 스타일의 재구성 아키텍처를 모델링하고 나노소자 모델링을 대입하여 영향 분석을 수행함.

- **분석결과 - 면적 감소 측면**: 나노소자를 사용할 경우 FPGA의 면적은 기존 CMOS 기반 FPGA 대비, 나노소자 특성치에 따라 최대 63%에서 최소 44%까지 감소할 수 있을 것으로 기대됨.
- 그림 47은 FPGA 스타일의 재구성 아키텍처에서 각 회로 요소 별 면적 분포를 보여줌 (Synopsys

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 47. FPGA 아키텍처의 면적 분포

Design Compiler와 45nm FREEPDK 사용). 그래프가 보여주는 바와 같이 대부분의 면적는 CLB 및 CLB 내에서도 MUX에서 소모되며, 그렇기 때문에 나노소자를 사용하여 MUX를 대체할 경우 훨씬 더 나은 특성을 얻을 수 있게 됨. 단, 위의 분석 결과는 configuration cell를 포함하지 않은 것으로서, configuration cell을 포함할 경우 면적 감소 효과는 더 커질 것으로 예상됨.




그림 48. FPGA의 지연시간 분포




그림 49. FPGA 지연시간 분석에 포함된 경로의 예시

- **분석결과 - 지연시간 감소 측면**: 8x8 어레이의 경우 나노소자를 사용한 FPGA의 지연시간은 그렇지 않은 CMOS 기반 FPGA 대비, 나노소자 특성치에 따라 최대 74.6%에서 최소 52.2%까지 감소될 수 있는 것으로 나타남.
- 이러한 지연시간 감소가 발생할 수 있는 근본 원인은 그림 55에서 보인 바와 같이 FPGA의 대부분의 지연시간이 MUX 및 LUT에서 발생하기 때문임. 그림 56는 critical path의 발생 예시를 보여줌.
- 단, 위의 면적감소 및 지연시간 감소 분석 결과는 나노소자의 특성치 뿐만 아니라 라이브러리, FPGA 아키텍처, 매핑 알고리즘 등 여러 가지 변수에 따라 변동될 수 있음.

- 나노스위치 기반 재구성 아키텍처의 계산오차 예측 플랫폼 개발

- ReRAM 방식의 나노스위치 기반 재구성 아키텍처의 계산 오차를 빠르면서도 SPICE 수준의 정확도로 예측할 수 있는 시뮬레이션 기반 플랫폼 개발.
- ReRAM을 메모리가 아닌 계산 소자로 사용하면 면적 대비 높은 계산 밀도를 얻을 수 있음. 대표적으로 ReRAM crossbar array를 이용한 행렬-벡터 곱 (matrix-vector multiplication) 연산이 가능.
- 그림 67과 같이 음수의 행렬 원소값을 표현하기 위하여 두 개의 ReRAM 셀을 사용하거나 (왼쪽), 하나 또는 몇 개의 reference column을 사용하는 방법(오른쪽) 등이 있음.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 50. ReRAM을 이용한 행렬-벡터 곱 연산 (행렬은 ReRAM conductance로, 입력 벡터는 입력 전압으로 구현됨)

- 하지만 ReRAM crossbar array에서 여러 행을 동시에 drive하게 되면, sneak path의 영향으로 이상적인 전류값과 상당히 다른 값이 나오게 됨. 메모리로 사용할 경우에는 한 번에 한 행만 drive하기 때문에 sneak path 문제를 피하는 것이 가능하지만, 계산소자로 사용할 경우에는 피하기가 매우 어려움.
- 그림 51은 sneak path로 인한 전류값의 왜곡 정도를 보여줌. ReRAM crossbar array의 정상상태에서의 동작을 resistive network으로 모델링한 것이며(SPICE 시뮬레이션), 그래프는 crossbar array에서의 상대적인 위치에 따라 셀의 전류값이 상당히 다르게 관측된다는 것을 보여줌. 두 그래프의 차이는 선저항(wire resistance) 값의 차이이며 (왼쪽이 상대적으로 더 큰 선저항), 오른쪽 그래프와 같이 선저항이 극단적으로 작은 경우에도 전류값의 차이가 상당히 존재함을 볼 수 있음.




그림 51. ReRAM crossbar array의 위치 및 선저항 값에 따른 전류 관측값의 차이 (왼쪽 그래프: Rw = LRS/500, 오른쪽 그래프: Rw = LRS/10^4, Rw는 선저항)

- 나노스위치 기반 재구성 아키텍처 계산 오차 보정을 위한 재구성 기법 개발

- 딥러닝 응용을 타겟으로 ReRAM 방식의 나노스위치 기반 재구성 아키텍처 사용시 계산 오차를 최소화할 수 있는 학습/재구성 기법 개발. 재구성 기법을 통하여 95% 이상의 정확도를 달성.
- ReRAM 기반 나노스위치 재구성 아키텍처에 프로그래밍하는 저항값과 실제로 계산결과를 통하여 관측되는 저항값 사이에는 괴리가 발생하는데, 이러한 괴리는 crossbar array가 이상적으로 동작하지 않기 때문에 발생되는 것이므로 비이상성(non-idealities)이라고 칭함.
- 계산 응용에서 발생하는 ReRAM crossbar array의 비이상성을 하드웨어적인 방법으로 보정하게 되면 비용/전력 등의 증가가 불가피하기 때문에, 소프트웨어적인 방법으로 해결할 수 있다면 최선임.
- 본 연구에서는 BNN (Binarized Neural Network) 응용에 대하여 ReRAM crossbar array의 특성을 감안하여 BNN의 학습을 진행함으로써 비이상성에 의한 전류값의 왜곡을 상당히 보정할 수 있음을 SPICE 수준 시뮬레이션으로 확인. 기본적인 아이디어는 sneak path에 의한 전류값의 왜곡 정도를 미리 예측하고, 그 예측치를 BNN 학습 공식에 반영하는 것임.
- 그림 52는 MNIST 필기체 숫자인식 BNN에 대한 학습 및 테스트 결과를 보여줌 (세로 축은 BNN 인식률). 각 그래프는 두 개의 구간으로 나뉘어 있는데, 패턴표시가 되어 있지 않은 부분이 sneak path 보정을 하지 않은 경우로서 대부분의 경우에 10% 정도로 매우 낮게 나옴. 반면 패턴표시가 되어 있는 부분은 BNN 학습에 sneak path 보정을 한 경우로서 일부 예외가 있긴 하지만

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

(reference column의 개수가 1인 경우 중 일부), 대부분의 경우에 95% 이상의 인식률을 보여줌.

- 이는 ReRAM crossbar array 기반의 재구성회로로 BNN과 같은 계산 응용을 수행할 경우에, 재구성 알고리즘 상의 수정을 통하여 하드웨어의 비이상성을 상당 부분 보정할 수 있음을 의미.




그림 52. ReRAM의 동작특성을 학습에 반영함에 따른 BNN 정확도의 향상 (r = LRS/Rw, 좌: array 전체 사용, 우: array 일부만 사용)

- 그림 53은 아키텍처 변경에 따른 전력, 면적 등을 분석한 결과임. 선저항(wire resistance)이 작을수록 프로그래밍은 용이하지만 (sneak path로 인한 비이상성이 더 적게 나타남), 전력소모 또한 훨씬 큰 것을 알 수 있음.
- 한편 reference column의 개수를 늘리는 경우에는 전력소모도 늘어나지 않으면서 계산의 정확도도 높일 수 있으므로, 더 바람직한 방법이라고 결론을 내릴 수 있음.





그림 53. ReRAM crossbar array의 아키텍처 탐색 (왼쪽 그래프에서 r = LRS/Rw)

- **시뮬레이터 오차 분석**: 저항 기반 나노스위치의 Verilog-A SPICE 시뮬레이션을 통하여 read 연산 중의 저항값의 변화(read disturbance) 분석 (아래 그림 참고).
- 실제 device에서는 확률적인 noise에 의한 오차도 발생하겠지만, 그런 noise를 배제한 상황에서도 나노스위치 자체의 물리적 특성 내지는 크로스바 회로 구조의 특성 때문에 출력값에 어느 정도의 변화가 있음을 확인.
- 이러한 저항 기반 나노 스위치의 특성을 반영하여 시뮬레이션의 정확도를 향상할 필요가 있음을 확인 (5차년도 연구목표에 포함).
- ReRAM crossbar array에는 다양한 비이상성이 있음. 대표적으로 wire resistance에 의해 생기는 voltage drop 때문에 write disturbance, effective weight와 읽을 때마다 ReRAM의 저항 값이 바뀌는 read disturbance가 있음.



<저항 스위치 crossbar 구조의 read disturbance 예시>

- 오류복구 재구성 알고리즘

- 폴트가 존재하는 ReRAM 어레이의 가중치 재구성 기법 연구

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 55. 전압 강하를 고려한 DNN 모델 훈련 과정




그림 56. Batch normalization 파라미터 튜닝 방법

- ReRAM 어레이의 선저항에 의한 전압 강하 패턴을 예측하는 별도DNN 모델 훈련 (그림 55의 h2에 해당)
- DNN 모델의 가중치 훈련 시 전압 강하 패턴을 예측 모델을 통해 반영하여 가중치를 재구성
- 훈련 과정에서 이미 가중치를 보정하므로 ReRAM 어레이에 매핑한 후 별도의 후처리를 위한 하드웨어 장치가 필요하지 않음
- ReRAM 어레이 상에서 일부 저항값이 특정 값으로 고착되는 stuck-at 폴트 (SAF)를 Batch Normalization (BN) 레이어의 평균, 표준편차 값을 재구성하여 DNN 성능 향상
- 최대 128x128 크기의 ReRAM 어레이에서 다양한 선저항 값을 고려하여 실험 진행하였음
- MNIST와 CIFAR-10, SVHN 분류 응용에서 제시한 재구성 알고리즘을 적용하여 폴트가 없는 이상적인 때와 유사한 수준의 성능을 확인함 (SPICE 수준 시뮬레이션 결과)




그림 57. 선저항을 고려한 DNN 시뮬레이션 결과
(RCN, SCN이 본 연구에서 제안한 방법임)

- 기존의 선저항 보정 기법보다 월등한 성능을 보이며, 특히 128x128 크기의 ReRAM 어레이와 1옴 이상의 선저항을 갖는 어려운 조건에서 기존 방법들은 대부분 10%의 매우 나쁜 정확도를 보이나 우리 방법은 Baseline 수준의 성능을 달성함
- SAF에도 기존의 가중치 재매핑 기법보다 더 높은 인식률을 보이며, CIFAR-10 데이터셋의 경우 20% 까지의 폴트가 발생할 경우에도 정상동작을 보임
- 하드웨어적 변경 및 추가사항이 없으므로 실제 ReRAM 어레이에서의 연산결과를 본 재구성 알고리즘에 그대로 사용할 수 있음

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- 시뮬레이터 정확도 향상

- 선저항으로 인한 전압 강하와 I-V 비선형성을 함께 고려한 ReRAM 어레이의 가중치 재구성 기법 연구
- 이전에 고려하였던 전압 강하와 더불어 입력 전압(V)과 출력 전류(I)간의 비선형성을 추가로 고려하는 시뮬레이터 설계




그림 58 I-V 비선형성 예측 모델(실선)과 실측 데이터(원)




그림 59 ReRAM 어레이의 비이상성을 고려한 DNN 모델 훈련 과정

- 그림 58에서와 같이 비선형성 예측 모델과 실측 데이터가 거의 일치함을 확인
- MNIST와 Fashion-MNIST 응용 BNN에 적용. 64x64, 128x128 크기의 어레이에서 선저항과 전압값을 달리하며 실험
- 어레이 레벨에서 SPICE 수준 시뮬레이션과 거의 같은 수준(에러 1% 미만)의 정확도를 확인
- BNN 응용에서 각 레이어별로 적용시 출력 활성값이 SPICE 수준 시뮬레이션과 100% 동일함을 확인
- BNN 응용에서 전체 네트워크에 적용시 정확도가 SPICE 수준 시뮬레이션과 비슷한 수준(3% 미만 차이)임을 확인
- DNN 모델의 가중치 훈련시 본 모델을 이용하여 ReRAM 어레이의 비이상성의 영향을 보상할 수 있음
- MNIST와 Fashion-MNIST 응용 BNN 모델을 비이상성을 고려하여 훈련한 결과 선저항과 I-V 비선형성으로 인한 성능 저하를 상당히 보상할 수 있음을 확인
- 훈련된 MNIST 응용의 경우 SPICE 수준 시뮬레이션과 비교하여 90~98%이상 일치하는 최종 추론 결과를 얻음

○ 프로토타입 재구성 시스템

▪ 연차별 연구 수행 내용 및 성과

목 표	달성도 (%)	내 용
[2차년도] Prototype FPAA 개발: general purpose CAB, CLB를 이용하여 재구성 가능한 아날로그 신호처리 구조 설계	100	○ 180nm 공정이용 회로 설계 및 검증 ○ CAB와 switch matrix CLB를 이용하여 아날로그 신호처리 회로 구현 및 동작 검증
[3차년도] 아날로그 벡터행렬곱 연산기 성능 측정	100	○ 성공적인 연산 동작을 확인. 마스크 에러율 1% 이하 검증. ○ 에너지 효율성 측면에서 상용 FPGA 대비 2.28 ~ 2.77배 우수
[4차년도] 전하영역계산을 이용한 벡터 곱셈기 설계 및 검증	100	○ 시뮬레이션 결과: DNL, INL 모두 1 LSB 이하의 결과를 보여주었음. weighting factor에 대하여 몇 가지 조건에 대해(32, 64, 96, 127) input vector X를 sweep하며 출력 비트를 확인하여 전체 영역 중 worst case bit error = 4 LSB임을 확인 ○ 28nm CMOS 공정을 이용하여 회로 설계 및 보드제작 완료
[4차년도] 보드수준 테스팅 1 (재구성 동작 검증)	100	○ 측정 결과 곱셈기 선형성 오차가 3LSB 이내로 근사 컴퓨팅 응용분야에 적용 가능함을 검증

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

[4차년도] 프로토타입 V.2 칩구현	100	○ 회로 설계, 마스크 제작 및 검증. 나노스위치 5000개 이상 포함. ○ 마스크 설계 에러율 1% 이하임을 확인하고 tapeout.
[5-6차년도] 보드수준 테스팅 2 (프로토타입 재구성 로직 시스템 개발)	100	○ 6T-SRAM기반의 인공 신경망 연산기 칩 제작 ○ 보드 수준 테스팅에서의 스캔을 통한 FPAA 재구성 동작은 100%의 성공함을 확인함
[5-6차년도] 프로토타입 재구성 로직 시스템 개발	100	○ 16kByte의 크기를 갖는 SRAM기반의 어레이로 28nm CMOS공정으로 설계 ○ 보드 수준 테스팅에서 100%의 가중치 재구성 성공률을 보임 ○ HSPICE 시뮬레이션을 통해 WL/BL/SL driver와 controller의 동작을 검증함

- **핵심 내용**

- Prototype FPAA (Field Programmable Analog Array) 개발 (0.18um)




그림 60. FPAA 전체구조




그림 61. 구현된 FPAA의 layout

- **전체 구조**: Prototype FPAA는 각 소자들을 연결시켜주는 switch들을 프로그래밍하기 위한 scan-chain, CAB와 switch matrix로 구성된 FPAA fabric, 그리고 fabric와 외부의 I/O를 위한 buffer로 구성.

- FPAA fabric는 4개의 CAB와 CAB간 연결을 위한 4개의 switch matrix로 구성 (그림 60 참조).




그림 62. CAB 어레이의 회로도




그림 63. 구현된 CAB 어레이의 layout

- **CAB (Configurable Analog Block) 어레이**: CAB는 Operational Amplifier, 2종의 resistor, 그리고 capacitor로 구성함. 각각의 구성요소 간 연결을 위한 CAB 내부 switch matrix가 있고, 11개의 row, 10개의 column, 총 110개의 switch가 있다. CAB 간 연결을 위해 블록 간에는 connection block(switch matrix)이 존재, row와 column 모두 CAB와 8개의 I/O로 연결되어 총 64개의 switch로 구성함 (그림 62 및 그림 63).

- CAB는 function generator와 같은 목표로 하는 어플리케이션을 구성할 수 있는 요소들을 가지며 switch를 통해 연결하여 전체 회로의 구성에 필요한 간단한 구조들을 만들어 냄. 여러 구조들을 조합하여 원하는 전체 회로를 구성 할 수 있고, CAB 간 연결을 외부 switch matrix(connection block)를 통하여 진행함.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- **Connection Block (switch matrix)**: 하나의 switch는 transmission gate와 inverter로 구성되고 9.5um × 7.5um의 크기를 가짐. switch matrix (connection block)는 80um × 70um, CAB는 157um × 80um의 크기이고, 전체 FPAA fabric의 크기는 442um × 270um임.
- **Prototype FPAA 측정 진행**: 180nm공정을 이용한 prototype FPAA 측정을 위하여 PCB 설계하였음.
- 벡터곱 연산기와 같이, FPGA를 통하여 칩에 필요한 신호들을 조절하며 측정을 진행.

- 재구성 로직을 위한 PCIe 기반 테스트 환경 구축




그림 64. Prototype FPAA 측정을 위한 PCB schematic




그림 65. PCIe기반 재구성 아키텍처 시스템 예시

- 재구성 아키텍처가 성공적으로 시스템에 통합되기 위해서는 PCIe 등의 고성능 인터페이스를 사용하는 것이 필수적임. 기존의 GPU, FPGA 등의 가속기 시스템은 PCIe 인터페이스를 통해 딥 러닝 응용을 가속하는데 적극적으로 활용하고 있음.
- 그림 65은 재구성 아키텍처가 PCIe interface를 통해 시스템에서 통합된 하나의 예시를 보여줌. 기존의 Digital Logic Block을 통해 연산이 오프로딩되면 이와 연결된 나노소자 및 아날로그 회로에서 특정 연산 부분을 더욱 효과적으로 실행하는 형태를 기대할 수 있음.
- 본 연구에서는 그림 65과 같은 시스템의 기반이 되는 Digital Block을 실제 PCIe interface에 연결하고, 실제 커맨드 라인에서 동작 검증을 마쳤음. 현재는 Xilinx사의 FPGA를 이용하고 있기 때문에 해당 회사의 SDAccel 툴체인을 사용하였으며, 추후에 나노소자 등을 이용한 칩이 나오면 이를 통합하여 더욱 높은 성능 향상을 기대함.
- 뿐만 아니라, 이러한 테스트 환경은 기존에 다수의 딥 러닝 응용을 실행할 수 있는 소프트웨어 플랫폼에 포팅되어 기능적으로 end-to-end로 동작할 수 있는 테스트 환경을 구축함.

- 아날로그 벡터행렬곱 연산기 성능 측정

- 3차년도에는, 2차년도에 설계한 아날로그 타입의 벡터 행렬 연산기의 성능을 실제 칩을 제작하여 성능을 측정하였음. 행렬곱의 계수를 디지털적으로 재구성하여 동작을 측정하여 검증하였음 (그림 66).
- 아날로그 Multiplier의 특성상 반복 연산시 가우시안 분포를 따르는 연산 오차가 발생함. 이는 시뮬레이션에서 예측하였던 결과로 인공신경망 연산에 사용될 경우 전체 성능에 미치는 영향이 거의 없음.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 66. 측정된 아날로그 벡터-행렬곱 연산기의 곱셈 동작 결과

	저속 모드	고성능 모드
CLK Frequency	**50 MHz**	**75 MHz**
Efficiency	**1.22 TOPS/W**	**1.48 TOPS/W**
Convolution Engine	68 μW	80 μW
CLK Generator	10 μW	15 μW
ADC	3.5 μW	6 μW


그림 67. 측정된 성능 지표 정리

- 성공적인 연산 동작의 측정을 통해 3차년도 성능 지표인 마스크 에러율 1% 이하를 검증하였음.
- 측정된 성능은 1 TOPS/W를 넘는 연산 효율을 나타내고 있어(그림 60) 디지털 프로세서를 이용하는 상용 연산기 대비 대폭 향상된 연산 효율을 가지고 있음.
- **성능 및 에너지 비교**: Convolution 응용에 대해 상용 FPGA인 Virtex-7과의 에너지 효율성 비교 수행. Virtex-7은 Xilinx의 flagship FPGA로서 최신 28 nm 공정 사용.
  다음 표에서 알 수 있듯이 본 과제에서 개발된 프로토타입 아날로그 연산기가 상용 FPGA 대비 에너지 효율성 면에서 2.28~2.77배 우수. 단, 상용 FPGA에는 수율을 향상시키기 위한 redundancy 회로 및 사용/디버깅의 편의를 위한 각종 부가 회로로 인한 오버헤드가 있으며, 따라서 실제 에너지 효율성 이득은 이보다 낮아질 수 있음.

Metric	Xilinx Virtex-7
Peak DSP Performance	5,335 GMAC/s
Power	~20 W
Peak Efficiency	0.5335 TOPS/W
Process Technology	28 nm digital CMOS
Die Area	Not publicly available

- 상용 FPGA와 본 연구에서 개발한 프로토타입 칩의 성능을 직접 비교하기에는 무리가 있음. 첫째, die area가 크게 다르고, 둘째 상용 FPGA의 die area는 trade secret으로서 공개되지 않으며, 셋째, 상용 FPGA에는 block RAM, 각종 configurable I/O port 등 부가 회로의 오버헤드가 상당하며 이 또한 공개되지 않음.
- 하지만, FPGA 지연시간을 결정하는 경로의 분석 결과에 따르면 대부분의 지연시간이 MUX에서 발생함을 알 수 있음. 따라서, 나노스위치를 사용할 경우 지연시간은, 나노소자 특성치에 따라 다르지만, 50% 이상 향상될 수 있을 것으로 기대됨.

- 전하영역계산을 이용한 벡터 곱셈기 설계 및 검증



<제작한 VMM 칩의 top level 구조>

- VMM을 위한 벡터곱셈기(dot-product)의 구조는 연산 16개의 CDAC을 기반으로한 전하영역 곱셈기와 축차 비교형 아날로그-디지털 변환기(SAR ADC)로 구성됨. 총 16쌍의 8-bit input vector X와 8-bit weighting factor W를 이용하여 계산함.
- 각각의 곱셈기는 한 쌍의 입력을 받아 곱셈을 진행한 뒤 내부 CDAC에 그 값을 저장함. Φ에서, 16쌍 곱셈기의 CDAC는 서로 전하를 공유하며(charge-redistribution), 이 때, CDAC 간 전하 공유를 통해 덧셈 연산을 진행, 아날로그 신호 형태 아웃풋의 dot product 연산을 수행함. 최종적으로

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

축차 비교형 아날로그-디지털 변환기(SAR ADC)를 이용하여 9-bit 아웃풋을 만들어 냄.


- **CDAC 기반의 전하영역 곱셈기**: 7-bit CDAC을 기반으로 한 차등(differential) 구조임. 총 6-phase를 통하여 동작을 하며, 최종적으로 다음 식과 같은 아날로그 전압을 출력함 (α, β는 unit capacitor의 top&bottom plate parasitic constant).

$$V_{OD} = \frac{1}{(1+\alpha)^2(1+\beta)^2}\frac{WX}{(2^B-1)^2}V_{DD}$$

- 시뮬레이션 결과: DNL, INL 모두 1 LSB 이하의 결과를 보여주었음. weighting factor에 대하여 몇 가지 조건에 대해(32, 64, 96, 127) input vector X를 sweep하며 출력 비트를 확인하여 전체 영역 중 worst case bit error = 4 LSB임을 확인하였음.
- 28nm CMOS 공정을 이용하여 회로 설계 및 보드제작 완료.


- 보드수준 테스팅 1 (재구성 동작 검증)

- 아날로그 인메모리(in-memory) 프로세서 동작 검증



- 링 증폭기 기반의 인메모리 프로세서를 65 nm CMOS 공정으로 설계 및 구현 완료.
- 스위치를 이용하여 convolution 연산의 계수들을 재구성 가능하도록 설계 되었음
- 마스크 설계 오차율 1%이하를 달성한 후 tapeout을 하였고, 설계된 칩의 정상 동작 검증.
- 측정 결과 곱셈기 선형성 오차가 3LSB 이내로 근사 컴퓨팅 응용분야에 적용 가능함을 검증하였음.

- 프로토타입 V.2 칩구현



<제작한 프로토타입 칩의 top-level 구조>

- 나노 스위치 통합 마스크 설계 및 MPW 통한 Fabout
- 제한된 칩 면적에 가능한 최대 크기의 나노스위치 기반 재구성 어레이 아키텍처 탐색
- 시스템 구조는 입력에서 출력까지 3개의 레이어를 거치도록 하고, 각 레이어의 크기 및 입력의 개수는 DNN 응용 시뮬레이션을 통해 최적의 성능이 나올 수 있도록 선정.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- 아키텍처 탐색 파라미터: 입력신호의 개수, 중간 레이어의 크기, 중간 신호(즉, neuron activation)의 정밀도, batch normalization 구현 방식 등. 주어진 면적 하에서 최적의 성능을 가지는 아키텍처는 400-128-128-10 크기에 1 bit 활성화 정밀도를 가지는 것으로 결정됨.
- 1세부와 협업을 통하여 회로 설계, 마스크 제작 및 검증. 나노스위치 5000개 이상 포함, 마스크 설계 에러율 1% 이하임을 확인.

- 보드수준 테스팅 2

- 재구성 가능한 메모리 일체형 인공신경망 연산기를 설계 및 제작하였음




그림 71. 보드 사진 및 제작된 Chip의 Layout

- 16kByte의 크기를 갖는 SRAM기반의 어레이로 28nm CMOS공정으로 설계되었고, 가중치 재구성 실험 결과 보드 수준 테스팅에서 100%의 재구성 성공률을 보임.
- 개발된 CMOS기반의 연산기에 개발된 기술은 ReRAM과의 플랫폼 집적을 통하여 인공지능 알고리즘 연산과 같은 응용이 실행 가능한 SoC형태로 제작됨. 현재 성능의 향상을 위해 일부 회로 수정 후 칩 제작을 다시 의뢰한 상태임.
- 6T-SRAM기반의 인공 신경망 연산기 칩 제작
- 28nm CMOS공정을 이용하여 16kByte 크기의 SRAM과 인공 신경망 연산기가 집적된 형태의 칩을 설계 후 제작하였음.
- 제작된 신경망 연산기는 입력 8b, 가중치 8b의 해상도를 가지고 이를 SRAM의 Bit Line상에서 아날로그적으로 곱셈 연산을 한후 전하 공유 기법을 통하여 Convolution 연산을 수행하고, 이를 ADC를 통하여 디지털 정보로 변환하는 새로운 개념의 혼성신호 PIM(Processing-In-Memory)의 일종임.
- 제작된 보드는 COB작업후 자체 설계한 PCB위에 실장하여 테스트하였음.
- 설계된 Chip에는 FPAA동작을 하는 인공 신경망 연산기, 이 연산기의 가중치와 입력에 해당하는 값들을 디지털 적으로 재구성하기 위한 스캔 버스가 내장되어 있음. 과제의 5차년도 목표인 재구성 FPAA동작 성공률은 스캔 버스에 정보가 잘 읽고 쓸 수 있는지 여부로 판단함.
- 설계된 칩의 측정 및 성능 평가




그림 72. 측정 셋업의 구성도




그림 73. 측정 셋업의 실제 사진

- 제안하는 측정 셋업은 Programmable 가능한 input feature data 및 weight가 NiDAQ이라는 디바이스를 거쳐서 CPU에서 IC로 전달되고, FPAA로 사용되는 연산기의 최종 convolution 연산 결과

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

인 ADC output이 다시 NiDAQ을 통하여 IC에서 CPU로 전달되는 형태로 구성됨.

- Oscilloscope를 통해 ADC only mode를 측정하여 ADC의 ENOB 확인하였고, 8-bit의 출력에서 7-bit정도의 유효 해상도가 관측됨을 실험으로 확인하였음.
- 스캔체인(scan chain)은 총 2080-bit으로 input data, weight, read/write mode select, global reset, pvt tacking용 DAC의 입력 디지털 값 등을 읽고 쓸수 있고, 이를 재구성로직의 테스트 케이스로 활용함.
- 실험 결과 보드 수준 테스팅에서의 스캔을 통한 FPAA 재구성 동작은 100%의 성공함을 확인함
- 정밀 칩 측정 결과 세계 최고 수준 달성을 위해서는 연산기 출력의 선형성에 개선이 약간 필요함을 확인하였고, 이를 위한 일부 디자인의 수정을 하여 칩 제작을 2020년 11월에 다시 진행하였음.

- 프로토타입 재구성 로직 시스템 개발

- 재구성 가능한 메모리 일체형 인공신경망 연산기를 설계 및 제작하였음
- 16kByte의 크기를 갖는 SRAM기반의 어레이로 28nm CMOS공정으로 설계되었고, 가중치 재구성 실험 결과 보드 수준 테스팅에서 100%의 재구성 성공률을 보임.
- 개발된 CMOS기반의 연산기에 개발된 기술은 ReRAM과의 플랫폼 집적을 통하여 인공지능 알고리즘 연산과 같은 응용이 실행 가능한 SoC형태로 제작됨. 현재 성능의 향상을 위해 일부 회로 수정 후 칩 제작을 다시 의뢰한 상태임.
- 전압기반 ReRAM 연산기 설계 및 검증
- 180nm CMOS공정을 이용하여 6.4kByte 크기의 ReRAM과 MAC(multiply and accumulation) 연산기가 집적된 형태의 칩을 pre-layout 단계까지 설계함.
- 제작된 MAC 연산기는 1bit/1bit의 입력/가중치 해상도를 가지며 1T-1R(1 transistor- 1 resistor) 셀 내에서 곱셈 연산을 수행함. 각 셀들의 연산결과는 bit-line 상에서 하나로 더해지며, 16to1 multiplexer 하단의 pull-up 트랜지스터와 함께 bit-line 전압을 형성함. 이 전압을 sense amplifier를 이용하여 디지털 정보로 변환하는 혼성신호 메모리 내 연산장치 (PIM, Processing-In-Memory)의 일종임.




그림 74 전압 기반 ReRAM 연산기의 구조




그림 75 (a)1T-1R 셀의 구조(b)입력과 가중치(ReRAM state)에 따른 곱셈결과(c)덧셈연산이 수행되는 bit-line의 간단화된 구조

- ReRAM 연산기를 구성하는 각 셀은 한개의 트랜지스터와 한개의 ReRAM으로 구성되어 있으며, word-line(WL), selection-line(SL), bit-line(BL)의 조합에 따라 set/reset/read 동작이 수행됨.
- Read 동작시, WL에 인가되는 전압은 입력에 해당하며 ReRAM의 상태(HRS/LRS)는 가중치에 해당함. 이 때 SL(GND)과 BL 사이의 컨덕턴스가 입력과 가중치의 곱에 해당함. 하나의 BL 상에서 WL(입력)과 ReRAM 상태(가중치)의 곱들이 컨덕턴스로서 더해지며, 더해진 전체 컨덕턴스와 pull-up 트랜지스터의 컨덕턴스에 의해 BL의 전압은 ($G_{PU}/G_{PU}+G_{EFF}$) *VDD 으로 결정됨.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 76 (a)MAC 연산 결과값에 따른 BL 전압(b)LRS variation에 따른 BL 전압

- HSPICE 시뮬레이션을 통해 9개 셀의 MAC 연산 결과 값에 따른 BL 전압을 비교함. ReRAM 소자간 variation이 없을 경우, 인접한 연산값 간에 최소 140mV의 마진을 확보함. 활성화 된 WL이 sense amplifier에서 멀 경우, 모델링된 BL 기생 저항에 의해 sense amplifier에서 가까운 경우 보다 BL 전압이 높게 형성됨을 확인함.

- 실제 ReRAM 소자에 대해 set/reset을 할 때 생기는 LRS의 random variation에 의한 BL 전압의 변화를 비교함. LRS의 variation이 커질 수록 마진이 작아져, ± 6%에 도달하면 인접한 연산 결과 값을 구분할 수 없어짐.




그림 77 (a)Forming/set/reset/read시 WL/BL/SL driver의 동작(b)Controller의 read 동작에 대한 시뮬레이션

- HSPICE 시뮬레이션을 통해 WL/BL/SL driver와 controller의 동작을 검증함

○ 구체적 응용기반 성능평가 및 최적화

▪ 연차별 연구 수행 내용 및 성과

목 표	달성도 (%)	내 용
[2차년도] 구체적인 응용의 FPGA 기반 아키텍처 설계 및 최적화	100	○ 다수의 딥 러닝 응용을 구동가능한 FPGA 기반 가속기 아키텍처를 설계하고 및 양자화를 통한 재구성 적용
[2차년도] 딥러닝 응용 테스트용 SW 프레임워크 구현	100	○ 재구성 로직 연산 이외의 레이어를 FPGA내의 ARM 코어에서 실행가능한, Caffe 기반의 경량 딥러닝 SW 프레임워크를 성공적으로 구현
[4차년도] FPAA 동작 검증	100	○ 180nm CMOS 공정을 이용 회로 설계 및 검증 ○ FPAA 검증용 보드 제작완료
[4차년도] 응용 범위 추가 확장	100	○ Convolutional Neural Network 7종(LeNet, Cuda-convnet, AlexNet, GoogleNet, ResNet-50, VGG-16, Network-in-Network) 외 포팅 ○ 7종의 모델을 Strip-down version of Caffe를 이용하는 자

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

		체 테스트 베드에 통합함. ○ 7종의 모델에 대하여 Sequential 버전과 일치하는 정확도 및 100%의 단위 테스트 성공률을 달성하였음
[5-6차년도] 응용 성능평가 및 고도화: 아키텍처, 회로, 소자의 크로스레이어 최적화	100	○ 설계한 ReRAM 기반 가속 회로를 DNN 모델을 위한 연산으로 확장 구현 ○ ResNet-18, VGG에 대해 3~10배의 연산 쓰루풋 성능 향상 (1%의 정확도 손실)
[5-6차년도] 패턴인식을 위한 Neuromorphic chip 회로 설계 개선	100	○ Write 성능을 높인 Cell 구조& I-V converter revision ○ 측정 정밀도와 안정성을 높이는 Neuromorphic 시스템 분할 설계 ○ 기생 저항의 영향을 줄이기 위한 Array 구조 변경 및 sub Array control 회로 설계 ○ Input interface 속도 향상을 위한 I2C 설계

- **핵심 내용**

- 구체적인 응용의 FPGA 기반 아키텍처 설계 및 최적화

- CNN 응용의 가속기 설계를 목표로, FPGA 기반 디지털 로직에 적용 가능한 기본적인 최적화 방안을 탐색함. High-level synthesis 상에서 적용할 수 있는 기법으로 loop unrolling, pipelining, memory partitioning 등을 적용하고, 이에 대한 성능 모델을 구축함.




그림 78. CNN을 실행하는 FPGA 기반 가속기의 성능 모델링 예시

- 최적화 적용시 병렬성(parallelism)을 지나치게 높일 경우, 그림 78에 보인바와 같이 data dependence로 인한 pipeline 간의 initiation interval 증가로 성능 저하를 일으키는데, 본 연구에서는 tiling parameter를 튜닝함으로써 이를 성공적으로 해결함.
- 재구성 로직에 적합한 최적화 방안으로써, 양자화(quantization)을 적용한 새로운 재구성 아키텍처를 제시함. 이를 통해, 다수의 딥 러닝 응용에 대해서 High-Level Synthesis(HLS) 시뮬레이션을 수행하였고, 설계된 가속기 아키텍처가 기존의 full-precision 아키텍처 대비 최대 3.18 배의 성능 향상을 달성함.
- 양자화에 따른 DNN 모델 크기의 변화를 계산하여 DNN의 성능을 유지하는 동시에 모델 크기를 압축하는 양자화 소프트웨어 툴을 개발함. 이러한 툴에 기반한 새로운 FPGA 로직 및 아키텍처를 이용하여 고성능 및 고효율을 달성함.
- 결과적으로, 최신 딥 러닝 응용에 대하여 DNN(Lenet, Cuda-convnet, Alexnet, Darknet, Tiny-YOLO) 7.01배의 높은 데이터 압축율과 HLS 시뮬레이션 기준 2.08배의 성능 향상 효과를 이끌어낼 수 있었음.

- 딥러닝 응용 테스트용 SW 프레임워크 구현

- 기존에 사용되는 Caffe는 다양한 라이브러리 의존성을 갖기 때문에, FPGA내의 ARM 코어와 같은 embedded CPU에서 수행되려면 운영체제 및 라이브러리에 대한 지원이 추가적으로 필요하는 등 다수의 문제점이 발생함.
- 또한, PCIe 기반 호스트 플랫폼을 가정하더라도 본 연구의 1~3차년도 단계에서는 설계 단계에서 많은 양의 디버깅을 필요로 하기 때문에 Caffe를 이용하는 것은 기피됨. Caffe는 자체적으로 소프트웨어 자체의 복잡성이 높고, 내부적으로 사용되는 비공개 상용 라이브러리들이 많기 때문에 FPGA에서 실험하기 위해선 많은 부분을 다시 설계해야 된다는 문제점 있음.
- 따라서, 본 연구에서는 1차적인 테스트 플랫폼으로써 딥러닝 프레임워크를 간소화하여 모든 소프트웨어 의존성을 없애고, 아키텍처 설계에 앞서 테스트를 위해 응용을 단순화시킴. 하지만,

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

MNIST와 CIFAR-10과 같은 작은 데이터셋과 ImageNet과 같이 큰 데이터셋을 실행할 수 있고, 주요 코어 연산부의 기능은 유지함으로써 기능 및 성능 모두 기존의 응용과 최대한 유사하도록 설계됨 (그림 58).





그림 79. 간소화된 딥 러닝 프레임워크의 실행 순서도


- 이러한 연구를 바탕으로, 추후에 1차적인 테스트 환경에서 안정화 작업이 이루어지고 난 다음에는 최종적으로 PCIe 기반 시스템으로까지 고성능 가속기를 포팅할 수 있을 것으로 기대됨.

- FPAA 동작 검증



<제작한 Prototype FPAA의 top level 구조>

- Prototype FPAA는 각 소자들을 연결시켜주는 switch들을 프로그래밍하기위한 sacn-chain, CAB와 switch matrix로 구성된 FPAA fabric, 그리고 fabric와 외부의 I/O를 위한 buffer로 구성
- CAB (Configurable Analog Block) 어레이: CAB는 Operational Amplifier, 2종의 resistor, 그리고 capacitor로 구성함. 각각의 구성요소 간 연결을 위한 CAB 내부 switch matrix가 있고, 11개의 row, 10개의 column, 총 110개의 switch가 있다. CAB 간 연결을 위해 블록 간에는 connection block(switch matrix)이 존재, row와 column 모두 CAB와 8개의 I/O로 연결되어 총 64개의 switch로 구성함.
- CAB는 function generator와 같은 목표로 하는 어플리케이션을 구성할 수 있는 요소들을 가지며 switch를 통해 연결하여 전체 회로의 구성에 필요한 간단한 구조들을 만들어 냄. 여러 구조들을 조합하여 원하는 전체 회로를 구성 할 수 있고, CAB 간 연결을 외부 switch matrix(connection block)를 통하여 진행함.



<FPAA를 이용한 웨이브폼 생성기 동작의 예>


- Connection Block (switch matrix): 하나의 switch는 transmission gate와 inverter로 구성되고 9.5um X 7.5um의 크기를 가짐. switch matrix(connection block)는 80um X 70um, CAB는 157um X 80um의 크기이고, 전체 FPAA fabric의 크기는 442um X 270um임.
- Prototype FPAA는 scan-chain을 통하여 switch들을 mapping 할 수 있다. 활용 예시로 Arbitrary Waveform Generator로 맵핑하여 시뮬레이션 결과를 확인하였음.
- 180nm CMOS 공정을 이용 회로 설계 및 검증

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- FPAA 검증용 보드 제작완료.

- 응용 범위 추가 확장

- Convolutional Neural Network 7종 외 포팅
- Target models: LeNet, Cuda-convnet, AlexNet, GoogleNet, ResNet-50, VGG-16, Network-in-Network 등
- 7종의 모델을 Strip-down version of Caffe를 이용하는 자체 테스트 베드에 통합함.
- 7종의 모델에 대하여 Sequential 버전과 일치하는 정확도 및 100%의 단위 테스트 성공률을 달성하였음.



<Strip-down version of Caffe>

- 아키텍처, 회로, 소자의 크로스레이어 최적화 및 응용 고도화

- ReRAM 어레이 기반의 DNN 가속기에서 셀 저항의 variation에 따른 오류를 동적 전류 보상으로 완화하는 기술 개발
- ReRAM 어레이를 이용한 행렬-벡터 연산 가속기 개발
- 기존의 Convolutional Neural Network (CNN)뿐만 아니라, 최근 자연어처리, 기계번역등에 널리 사용되는 attention mechanism을 근사화(approximation)하여 가속하는 최적화 기술 개발
- IACC (Input-Aware Current Comensation)




그림 83. IACC 회로 구성

- IACC는 ReRAM 크로스바의 bitline 전류에서 HRS 셀 전류의 영향을 동적으로 제거함으로써 고정된 기준 전류 세트를 가진 ADC로도 정확한 전류의 readout을 돕는 것을 목표로 함.
- 기존의 ReRAM 기반 행렬-벡터 곱 연산은 신뢰성 (Accuracy) 문제 때문에 wordline 수준의 병렬성이 제한됨. 1) ReRAM 셀의 저항값 변이 2) HRS 셀 축적 전류에 의한 오류
- 따라서, IACC는 이러한 문제의 해결을 위해 Compensation Current Generator 및 Current Subtractor를 추가하는 구조를 제안함.
- 레이어 수준 MAW (Maximum number of Activated Wordlines) 튜닝
- IACC는 MAW를 증가시킬 수 있게 함으로써 시스템의 병렬성을 높임. 하지만, 이 파라미터가 DNN 모델 연산 과정에서 어떤 역할을 나타내는지에 대한 연구가 필요함.
- 따라서, 본 연구에서는 MAW를 DNN 모델의 레이어 별로 다르게 설정하고, 최적의 MAW set를 찾는 systematic한 방법을 제안함.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 84. 레이어 수준의 MAW 선택 과정 예시

- MAW 탐색 과정은 1) 레이어 별 sensitivity를 profiling하는 단계 2) Iterative하게 MAW를 탐색해 나가는 단계로 구성됨.
- 그림 100-(b)는 이러한 과정을 (좌상단) MAW가 초기값 8-8-8-8로 설정되어있는 상태에서부터 한 레이어씩 탐색해나가는 과정을 보여줌.
- 사용자는 목표 정확도를 설정하여 탐색 과정이 언제 끝날 지를 설정할 수 있도록 설계됨.
- 본 과제에서는 설계한 ReRAM 기반 가속 회로를 DNN 모델을 위한 연산으로 확장 구현하여 ResNet-18, VGG에 대해 3~10배의 연산 쓰루풋 성능 향상 (1%의 정확도 손실)을 이끌어냄.




그림 85 일반적인 ReRAM 기반의 Sparse Matrix Multiplication 가속기 회로 및 아키텍처




그림 86 Blocked Sparse Matrix Indexing의 Matrix 단위의 개념도 (우).

- 전년도의 ReRAM 기반 가속기 아키텍처를 확장하여 Sparse Matrix Multiplication을 수행하는 아키텍처로 확장하는 연구를 진행함.

Model	Blk size	Bit overhead	Bit overhead(-fc)
resnet18	128	94KB	90KB
	64	194KB	185KB
	32	393KB	374KB
resnet50	128	199KB	181KB
	64	430KB	391KB
	32	893KB	814KB
vgg16	128	1551KB	123KB
	64	3119KB	251KB
	32	6255KB	505KB

그림 87 Bit-indexing 최적화 이후의 meta data overhead. Baseline은 Resnet50 기준 778KB.

- 기존의 ReRAM 기반 Sparse Matrix Multiplication 가속기는 SRT indexing을 사용함. 본 연구에서는 이를 개선하여 Matrix element 단위의 Sorting 및 Greedy Reordering 알고리즘 등을 활용하는 효율적인 Sparse Matrix 표현을 새로이 제안함. 이를 통해 일반적인 ReRAM 가속기에 적용할 수 있

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

는 Blocked Sparse Matrix Indexing 기법을 제안함.

- 실험결과 Bit-indexing 최적화 이후 128 by 128의 block size를 사용하면 Resnet50에 대하여 최대 3.9배의 storage overhead를 절감할 수 있었음. 이는 ReRAM Array를 모바일향 DNN 추론 디바이스에 활용한다 가정하였을 때, 높은 성능과 에너지 효율성을 도출 할 수 있을 것으로 기대됨.
- ReRAM Array의 MAW (Maximum number of Activated Wordlines) 파라미터를 튜닝하는 다양한 알고리즘을 추가적으로 탐색하였고, 레이어 단위로 Greedy하게 탐색하는 알고리즘이 비용 효율적임을 확인함. 이를 기반으로 MAW tuning 성능을 개선하고 시스템의 고도화를 진행하는 등 ReRAM 연산 결과의 품질을 향상시킴.
- 전년도에 개발하였던 FPGA 가속기 기반 Web Demo 시스템을 개선하여 가속기의 크로스 레이어 최적화 및 Compute-to-Communication overlapping 등의 기법을 적용하였고, 이를 통해서 CNN 이미지 분류 성능을 향상시킴.

- 패턴인식 위한 Neuromorphic Chip 수정 설계

- **Neuromorphic chip 구동을 위한 회로 설계** : 1세부에서 1차로 tape-out한 나노 스위칭 소자를 활용한 BNN chip의 문제를 파악하고 해결하기 위해 설계 개선을 진행함. Array structure를 변경하고 메모리내 연산 블록을 클러스터로 분할하였다. 주요 설계 개선 사항을 아래에 요약함.
- Cell 구조의 변화: write 시 나노 스위칭 소자의 programming 성능을 높이기 위해 transistor를 추가하여 threshold voltage drop 없이 원활한 write를 수행하도록 설계함.
- I-V converter : Rail-to rail amp 의 closed-loop 을 이용해서 만들어진 회로는 word line 에서 입력된 큰 크기를 가지는 전류를 받아들이면서 word line 의 전위를 유지하고 이를 전압으로 변환함. 나노 스위칭 소자의 spec 조건에 stable 한 I-V converter을 설계하여 sensing 안정성을 확보함. 아래 그림의 (b), (c)에서 보인 것과 같이 LRS비율에 따라 선형적으로 변하는 전류를 생성하고, 이 선형성을 최종 전압에도 유지함.




그림 88 (a) I-V converter (b) LRS 비율 별 흐르는 (b) 전류와 (c) 전압의 변화

- Read mode(inference) : 20x20 MNIST input을 받아들이고 연산하는 나노 스위칭 소자 어레이는 높은 전류를 생성하게 되며, 이는 전류가 흐르는 제한된 너비의 연결선에 스트레스를 인가함. 기존 설계한 칩의 최대 전류 예상치를 바탕으로, 메모리 어레이 전체를 한번에 read하는 것이 아닌 16 line씩 순차적으로 read하는 방식으로 설계 변경함. 시스템을 분할하여 측정의 정밀도를 높이고 회로의 안정성을 높임.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 89 Inference 시스템 분할

- Twin Array: MNIST 인식을 인식을 위한 세 개 레이어 중 첫 번째 어레이의 크기는 400x128로 매우 크기 때문에, 인터커넥트의 기생 저항의 영향이 또한 크게 나타남. 기생 저항의 영향을 줄이기 위해 아래 그림과 같이 Twin 어레이로 구성하고 각 서브 어레이를 control 할 수 있도록 설계함.




그림 90 Twin Array 구조

- 그 외 Testability 향상을 위한 설계 개선을 진행함. 각 레이어 별로 동작을 확인하기 위해 각 레이어의 인풋을 외부에서 관장할 수 있는 모드를 추가하고, register를 I2C로 read/write하도록 peripheral 회로를 갖춤.
- Neuromorpic chip의 구동을 위한 아키텍처의 재설계, 각종 요소블록의 설계를 진행하고 이를 1세부에 제공하여, 전체 칩의 CMOS 공정 집적, 그리고 이종 공정을 통한 나노스위칭 소자와 집적이 순차적으로 이루어지도록 함.




그림 91 I2C architecture




국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

3. 연구개발과제의 수행 결과 및 목표 달성 정도


1) 연구수행 결과

(1) 정성적 연구개발성과

(1-1) 연구 목표 및 성과

<table>
<tr><th>연구 목표</th><th>달성도 (%)</th><th>내 용</th></tr>
<tr><td>재구성로직 요소회로</td><td>100</td><td>○ Ring amp 기반의 재구성 가능 아날로그 블록(CAB)을 설계, 검증하고 28 nm 공정으로 칩 제작.
- 하나의 CAB는 4개의 input, 4개의 output을 지원
- FPAA fabric은 CAB 4개 및 CAB간의 연결을 위한 switch matrix를 포함
- 낮은 전력 소모: 150 MHz로 동작시 전력 소모 75 μW 달성
 
<구현된 FPAA의 chip layout>
○ 전하영역 연산을 이용한 벡터행렬곱 연산기 형태의 CAB 설계, 검증 및 칩 제작.
- 낮은 전력 소모: 전체 연산기 55 μW, 그 중에서 ADC는 10 μW (@100 MHz)
- 높은 선형성: DNL에서 −0.473~0.342 LSB (Least Significant Bit), INL에서 −0.573~0.688 LSB
 
<벡터행렬곱 연산기의 chip layout></td></tr>
<tr><td>재구성 아키텍처</td><td>100</td><td>○ PCIe-enabled FPGA 기반 통합 환경을 구축하고, 널리 사용되는 딥러닝 프레임워크 (Caffe) 및 CNN 응용에 포팅하여 보드 수준 재구성 SoC의 테스트 플랫폼을 구축함.
 
<Caffe와 유기적으로 연동되는 SW 테스트 플랫폼>
○ 양자화 기법을 이용한 재구성 아키텍처를 활용하여 11개의 딥러닝 벤치마크에 대하여 평균 3.79배의 성능 향상.
○ ReRAM 크로스바를 이용한 Matrix Multiplication 및 DNN 추론을 가속하는 기법을 통해 기존의 가속 회로 대비 3~10배의 성능 향상. Sparse Matrix Multiplication에 대한 연구로 확장.
○ 재구성 아키텍처에 관한 다수의 논문 및 특허 출판.</td></tr>
</table>

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

<table>
<tr><td></td><td></td><td>- 최우수 국제 학술대회: HPCA 2020, ISCA 2020, DAC 2020, ICCAD 2020 등
- 해외 SCI급 저널: IEEE Trans. on CAD 2편, IEEE Trans. on Nanotechnology 1편, IEEE TCAS-II 1편 등
- 8건의 국내 특허 출원</td></tr>
<tr><td>응용
개발도구</td><td>100</td><td>○ ReRAM 방식의 나노스위치 기반 재구성 아키텍처의 계산 정확도 검증 시뮬레이션 개발
- SPICE 수준의 정확도로 예측할 수 있는 빠른 시뮬레이션 기법 개발.
- 계산 오차를 최소화할 수 있는 학습/재구성 기법 개발. 재구성 기법을 통하여 95% 이상의 정확도를 달성 (MNIST handwritten digit classification을 위한 이진 뉴럴넷 기준, ReRAM 어레이 크기: 128x128)
○ Verilog로부터 FPGA로 매핑하는 재구성 회로 매핑 플로우를 구축하고 정확성 검증.
- Exhaustive search 모드 사용시 최적의(optimal) 재구성 품질 지원
- 재구성 솔루션 품질은 최적치 대비 100%
○ 폴트를 가지는 ReRAM 크로스바 어레이를 위한 출력 보정 기법 개발.
- 가중치 재학습이나 가중치 재매핑 없이, 최대 20% 정도의 폴트가 발생할 경우에도 정상 동작을 보장 (CIFAR-10 이미지 인식 CNN 네트워크의 경우)</td></tr>
<tr><td>프로토타입
재구성
시스템</td><td>100</td><td>○ 모사 나노스위치와 CMOS 스위치 기반의 재구성 가능한 아날로그 신경망 연산회로를 28nm 공정으로 설계하여 검증하였음.
- CMOS기반 스위치 131,000개와 모사나노스위치 2,048개 포함
- 재구성 가능한 CAB 128개 포함
- 프로그래머블 I/O 2,056개 포함
- 가중치 재구성 실험결과 보드 수준에서 100% 재구성 성공률을 보임
 
<보드 사진 및 제작된 chip의 layout></td></tr>
<tr><td>구체적
응용기반
성능평가 및
최적화</td><td>100</td><td>○ 응용: 필기체 숫자 분류 (reduced-image MNIST), 이진 뉴럴 네트워크
○ 기존 CMOS 기반 재구성 로직 (FPGA) 대비 성능향상 20%이상, 전력소모 30% 감소
○ 최대 133% 성능 향상: 기존 재구성 로직(SFC-max, LFC-max, MFX-max, FP-BNN)과 비교하여 성능(GOPs) 기준 12%~133% 향상 달성
○ 90% 이상 전력 소모 감소: 기존 재구성 로직(SFC-max, LFC-max, MFX-max, FP-BNN)과 비교하여 전력(W) 기준 90% 이상 감소
<table>
<tr><th>이름</th><th>보드</th><th>정밀도</th><th>Err(%)</th><th>동작속도</th><th>성능(GOPs)</th><th>전력(W)</th><th>효율(GOPs/W)</th></tr>
<tr><td>SFC-max</td><td>zc706</td><td>1 bit</td><td>4.17</td><td>200MHz</td><td>8265.5</td><td>21.2</td><td>389.88</td></tr>
<tr><td>LFC-max</td><td>zc706</td><td>1 bit</td><td>1.60</td><td>200MHz</td><td>9085.7</td><td>22.6</td><td>402.02</td></tr>
<tr><td>MFX-max</td><td>zc706</td><td>1 bit</td><td>2.31</td><td>200MHz</td><td>11612.9</td><td>28.5</td><td>407.47</td></tr>
<tr><td>FP-BNN</td><td>Stratix V</td><td>1 bit</td><td>1.76</td><td>150MHz</td><td>5904.4</td><td>26.2</td><td>225.35</td></tr>
<tr><td>FP-BNN(peak)</td><td>Stratix V</td><td>1 bit</td><td>1.76</td><td>150MHz</td><td>12219.4</td><td>26.2</td><td>466.39</td></tr>
<tr><td>Ours(peak)</td><td>x</td><td>1 bit</td><td>4.28</td><td>100MHz</td><td>13772.8</td><td>24.7e-3</td><td>558.01e+3</td></tr>
</table></td></tr>
</table>

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

(1-2) 개발한 칩 별 성능 평가

1번 칩 제작 (삼성 65nm 공정): Switched-capacitor 기반의 VMM으로 재구성 가능한 단위 벡터곱 연산기의 성능 측정이 완료되었고, SCI 저널인 IEEE ACEESS에 아래와 같이 출판 되었음.

- J. Kim, B. Seo, Y. H. Oh, J. Chun, J. Lee, and Jintae Kim, "An 8-bit Ring-Amplifier based Mixed-signal -MAC Circuit with FUll Digital Interface and Variable Accumulation Length," IEEE ACCESS, vol. 9, pp. 5887-5894, Dec. 2020.




그림 1. (a) 제작된 칩과 보드 (b) 측정 결과

2번 칩 제작 (삼성 28nm공정): 6T SRAM을 이용한 신경망 연산기 칩으로 아래와 같이 칩 제작 및 보드를 구성하였음.





그림 2. 제작된 재구성 가능한 신경망 연산기 칩과 보드



	Our chip	Reference [1]	Reference [2]
Process/VDD	28nm/1V	28nm/1V	65nm/1V
Architecture	In memory (6T Dual-port SRAM)	Switched Capacitor	In-memory (6T SRAM)
Application	MobileNet	MNIST	SVM
Resolution [bit]	8	8	8
Output Rate[MHz]	100	2.4	32
Efficiency[TOPS/W]	>10 (시뮬레이션)	9.61	3.12
Area [um x um]	675 x 605	113 x 102	1200x1200

(b)

그림 3: (a) 시뮬레이션 결과 (b) 예상되는 성능 지표

2번 chip의 경우는 좋은 성능이 기대되나 칩 측정의 결과가 예상에 미치지 못하여 성능 개선 작업을 거쳤음. 다시 제작된 칩을 이용하여 성능을 측정하고 논문 출판을 계획하고 있음.

(1-3) 시뮬레이션 기반 성능 예측

본 연구에서는 ReRAM cell의 전류보상회로 (IACC) 및 Maximum number of Activated Wordlines (MAW)의 레이어 단위 튜닝 기법을 제안하고, 기술의 우수성을 입증하기 위해 상세한 회로 수준 시뮬레이션을 수행하였고, BK21 기준 최우수학술대회 중 하나인 ICCAD 2020에 논문을 게재함

- Yeonhong Park, Seung Yul Lee, Hoon Shin, Jun Heo, Tae Jun Ham, Jae W. Lee, "Unlocking Wordline-level Parallelism for Fast Inference on ReRAM-based DNN Accelerator", The 39th IEEE/ACM International Conference on Computer-Aided Design (ICCAD), November 2020.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




그림 1. IACC(전류보상회로)만을 적용했을 때, 병렬성 증가에 따른 Accuracy 손실률 비교




그림 2. 레이어 단위의 MAW 튜닝을 통해 Accuracy 손실을 최소화했을 시, 성능 비교

그림 1에서는 IACC를 사용한 ReRAM Array가 Baseline 대비 병렬성에 따른 Accuracy 손상률을 대폭 줄일 수 있지만, 여전히 일부 모델 및 데이터세트에 따라 Accuracy 손상률이 상당한 수준으로 증가할 수 있음을 확인함. (빨간색 박스)
그림 2에서는 이러한 문제를 해결하기 위해 DNN의 레이어 수준 MAW (Maximum number of Activated Wordlines)를 제안하고, 레이어 간의 iterative search 알고리즘을 통해 적절한 performance-accuracy trade-off를 발견할 수 있다는 것을 실험적으로 입증함. (1% 이하의 Accuracy 손실률을 보이면서도 최대 10배에 이르는 성능 향상을 달성)

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

(1-4) 원천 특허

번호	지식재산권 등 명칭 (건별 각각 기재)	국명	출원			등록				기여율	활용 여부
			출원인	출원일	출원 번호	등록 번호	등록인	등록일	등록 번호		
1	이중층 산화물에서 누설 전류 특성으로 구현된 저산포 스위칭 전압을 가지는 필라멘트 기반 소자	대한민국	건국대학교 산학협력단	2020.08	10-2020-0102824					30	

내용 : 필라멘트 기반 나노스위칭 소자의 문제점인 불안정한 스위칭 현상을 줄이고자 싱글에 가까운 필라멘트를 형성해 안정성과 신뢰성을 동시에 확보함
의의 : 고성능, 고집적, 저전력이 가능한 재구성 로직 소자로의 응용이 가능한 소자 개발

번호	지식재산권 등 명칭 (건별 각각 기재)	국명	출원			등록				기여율	활용 여부
			출원인	출원일	출원 번호	등록 번호	등록인	등록일	등록 번호		
2	펄스폭 기반 전류 영역 인 - 메모리 신경망 연산기의 천이 오차 교정 기법	대한민국	건국대학교 산학협력단	2021.08	10-2020-0102824					50	

내용 : 나노스위치를 이용한 재구성 가능한 신경망 연산기 시스템을 구현할 때 발생하는 불확실성으로 생기는 연산 오차를 자가 교정하는 기법
의의 : 나노 스위치를 이용한 재구성 아키텍처를 상용화하기 위해 꼭 필요한 핵심 특허

번호	지식재산권 등 명칭 (건별 각각 기재)	국명	출원			등록				기여율	활용 여부
			출원인	출원일	출원 번호	등록 번호	등록인	등록일	등록 번호		
3	선택기능층을 포함하는 저항 변화 메모리	대한민국	포항공대 산학협력단	2017.03.23	10-2017-0037128					50	

내용 : 활성 금속(Cu,Ag...)의 diffusivity가 다른 2개 두 층을 전해질로 사용하는 저항변화 메모리를 구현하여 sneak path 문제 해결
의의 : 대면적 어레이에서 sneak path 전류를 억제하는 기술로 응용

번호	지식재산권 등 명칭 (건별 각각 기재)	국명	출원			등록				기여율	활용 여부
			출원인	출원일	출원 번호	등록 번호	등록인	등록일	등록 번호		
4	멤리스터 소자의 모델링 방법 및 장치	대한민국	국민대학교산학협력단	2020.06.23	10-2020-0076227					50	

내용 : 멤리스터의 전압에 따른 컨덕턴스 변화를 물리적 파라미터 기반으로한 모델링 기법
의의 : 나노스위칭 소자의 모델링 구현

번호	지식재산권 등 명칭 (건별 각각 기재)	국명	출원			등록				기여율	활용 여부
			출원인	출원일	출원 번호	등록 번호	등록인	등록일	등록 번호		
5	저항성 메모리 기반의 뉴럴 네트워크 가속기에 적용되는 연산 오차 보정 장치 및 그 방법	대한민국	울산과학기술원	2020.06.05	10-2020-0068134					50	

내용 : 저항성 메모리 어레이의 비이상성으로 인한 영향을 타겟 뉴럴 네트워크의 훈련 과정에 접목하여 보정하는 기법
의의 : 추가 하드웨어 비용이 필요없는 고성능 연산오차 보정 방법

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

(2) 정량적 연구개발성과(해당 시 작성하며, 연구개발과제의 특성에 따라 수정이 가능합니다)

(단위 : 건, 명)

성과지표명				연도	1차년도 (2016)	2차년도 (2017)	3차년도 (2018)	4차년도 (2019)	5차년도 (2020)	6차년도 (2021)	계	가중치 (%)
전담기관 등록·기탁 지표[1]	논문	국외	SCI	목표(단계별)	0	2	3	3	3	0	11	
				실적(누적)	0	5	8	9	10	10	10	
			비SCI	목표(단계별)	0	0	0	0	0	0	0	
				실적(누적)								
			계	목표(단계별)	0	2	3	3	3	0	11	
				실적(누적)	0	5	8	9	10	10	10	
		국내	SCI	목표(단계별)	0	1	1	1	1	0	4	
				실적(누적)	0	0	1	1	1	1	1	
			비SCI	목표(단계별)	0	0	0	0	0	0	0	
				실적(누적)	0	0	1	3	3	3	3	
			계	목표(단계별)	0	1	1	1	1	0	4	
				실적(누적)	0	0	2	4	4	4	4	
	학술발표			목표(단계별)	-	-	-	-	-	-	-	
				실적(누적)	0	5	10	13	18	19	19	
	특허	출원	국내	목표(단계별)	0	2	2	2	2	0	8	
				실적(누적)	1	3	6	9	12	12	12	
			국외	목표(단계별)	0	1	0	0	0	0	1	
				실적(누적)	0	0	0	1	1	1	1	
			계	목표(단계별)	0	3	2	2	2	0	9	
				실적(누적)	1	3	6	10	13	13	13	
		등록	국내	목표(단계별)	0	0	2	2	2	0	6	
				실적(누적)	0	0	1	3	5	6	6	
			국외	목표(단계별)	0	0	0	0	1	0	1	
				실적(누적)	0	0	0	0	0	1	1	
			계	목표(단계별)	0	0	2	2	3	0	7	
				실적(누적)	0	0	1	3	5	7	7	
연구개발과제 특성 반영 지표[2]	인력양성 (전문 연구인력)		석사	목표(단계별)	1	4	5	4	5	0	19	
				실적(누적)	0	1	5	11	18	22	22	
			박사	목표(단계별)	0	0	0	2	4	0	6	
				실적(누적)	0	0	0	4	6	8	8	
			계	목표(단계별)	1	4	5	6	9	0	25	
				실적(누적)	0	1	5	15	24	30	30	
계												

- JCR 기준 상위 논문 비율



JCR(%)	10%이내	10%~30%	30%~50%	50%~70%	70%~100%
국외 논문	0	5	4	1	0
국내 논문	0	0	0	0	4
계	0	5	4	1	4

< 연구개발성과 성능지표. (지표 가중치) 성능 : 전력 = 50 : 50 >

이름	보드	정밀도	Err(%)	동작속도	성능(GOPs)	전력(W)	효율(GOPs/W)
SFC-max	zc706	1 bit	4.17	200MHz	8265.5	21.2	389.88
LFC-max	zc706	1 bit	1.60	200MHz	9085.7	22.6	402.02
MFX-max	zc706	1 bit	2.31	200MHz	11612.9	28.5	407.47
FP-BNN	Stratix V	1 bit	1.76	150MHz	5904.4	26.2	225.35
FP-BNN(peak)	Stratix V	1 bit	1.76	150MHz	12219.4	26.2	466.39
Ours(peak)	x	1 bit	4.28	100MHz	13772.8	24.7e-3	558.01e+3

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

2) 목표 달성 수준

추 진 목 표	달 성 내 용	달성도 (%)
○ 프로토타입 재구성 로직 시스템 개발 - 프로토타입 재구성 로직 시스템의 제작: 나노스위치 5000개 이상, CAB/CLB 50개 이상, Programmable I/O 100개 이상	○ 모사 나노스위치와 CMOS 기반 스위치를 이용한 메모리 일체형 연산회로 제작 - 131,000개의 CMOS 스위치 및 2,048개의 모사 나노스위치 포함 - 128개의 재구성 가능한 CAB 포함 - 2,056개의 프로그래머블 I/O 포함 - 보드 수준에서 100% 재구성 성공률 달성 검증  <보드 사진 및 제작된 chip의 layout>	90%
- DAC, FIR, arbitrary waveform generator 등과 같은 구체적 응용의 실행 가능한 SoC 형태	○ 구체적 응용(MLP, CNN)의 수행이 가능한 소프트웨어 및 FPGA 보드 수준 통합 에뮬레이션/테스트 환경 구축 - Strip-down version의 Caffe를 활용하는 단위 테스트 환경 구축 (2,085개의 테스트 중 100%의 성공률 달성) - 11종의 CNN 및 MLP 모델에 대한 테스트수트 구축 완료 - PCIe 기반 디바이스 인터페이스를 활용하여 동작 검증 완료 - 재구성 가속기 기반 웹 데모 시스템 구축  <Web UI를 제공하는 FPGA-Caffe 기반 추론 데모 시스템>	100%
- 기존 CMOS 기반 재구성로직 시스템 대비 성능향상 20% 이상 - 기존 CMOS 기반 재구성로직 시스템 대비 전력소모 감소 30% 이상	○ 기존 CMOS 기반 재구성 로직 (FPGA) 대비 성능향상 20%이상, 전력소모 30% 감소 - 응용: 필기체 숫자 분류 (reduced-image MNIST) - 성능 향상 : 기존 재구성 로직(SFC-max, LFC-max, MFX-max, FP-BNN)과 비교하여 성능(GOPs) 기준 12%~133% 향상 - 전력 소모 감소 : 존 재구성 로직(SFC-max, LFC-max, MFX-max, FP-BNN)과 비교하여 전력(W) 기준 90% 이상 감소 이름 | 보드 | 정밀도 | Err(%) | 동작속도 | 성능(GOPs) | 전력(W) | 효율(GOPs/W) SFC-max | zc706 | 1 bit | 4.17 | 200MHz | 8265.5 | 21.2 | 389.88 LFC-max | zc706 | 1 bit | 1.60 | 200MHz | 9085.7 | 22.6 | 402.02 MFX-max | zc706 | 1 bit | 2.31 | 200MHz | 11612.9 | 28.5 | 407.47 FP-BNN | Stratix V | 1 bit | 1.76 | 150MHz | 5904.4 | 26.2 | 225.35 FP-BNN(peak) | Stratix V | 1 bit | 1.76 | 150MHz | 12219.4 | 26.2 | 466.39 Ours(peak) | x | 1 bit | 4.28 | 100MHz | 13772.8 | 24.7e-3 | 558.01e+3	90%

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

4. 목표 미달 시 원인분석(해당 시 작성합니다)

1) 목표 미달 원인(사유) 자체분석 내용

- 정량적 목표

논문 목표는 국외 SCI 11편이지만 현재 국외 SCI 10편만 게재됨. 단, 원래 목표에는 없었던 국제 학술대회 논문 15편을 포함하면 논문 실적은 목표를 훨씬 초과 달성한 것으로 볼 수도 있음.

- 정성적 목표

프로토타입 재구성 로직 시스템의 당초 목표는 5,000개 이상의 나노스위치를 CMOS와 집적하는 것이었으나 나노 스위치 집적을 위한 공정기술의 기술적 난이도가 높아, CMOS 스위치 131,000개 및 ReRAM 동작을 모사하는 모사 스위치 2,048개를 재구성 가능한 아날로그 연산블럭(CAB)과 집적하는 것으로 대체하였음. 집적도 면에서는 당초의 목표를 훨씬 상회하는 수준이지만 해당 칩은 나노 스위치 대신 나노 모사 스위치를 사용한 것이라는 차이가 있음.

기존 CMOS 대비 성능/전력 향상 목표 관련해서는 현재 얻은 성능/전력 향상치는 칩의 실측 결과가 아닌 회로 시뮬레이션 결과라는 한계가 있음.

2) 자체 보완활동

- 정량적 목표

국제 학술대회 논문이 훨씬 중요한 연구 분야의 특성상 연구 결과의 상당수는 우수/최우수 국제 학술대회 논문으로 발표하였음. 19편의 학술대회 논문 중 15편이 국제 학술대회 논문으로서, SCI 논문 미달 1편을 훨씬 상회함.

- 정성적 목표

상기의 목표의 미비한 점을 보완하기 위해, 나노 스위치 기반의 프로토타입 재구성 로직 시스템을 이진 뉴럴넷 응용 타겟으로 설계, 검증 및 칩 제작 완료하였고, 기존 CMOS만 사용하는 재구성 로직 시스템 대비 높은 성능 향상 및 전력 소모 감소를 가짐을 확인함 (12%~133% 성능 향상, 90% 이상 전력소모 감소, 회로 시뮬레이션 기반). 단, 이 성능 지표는 회로 시뮬레이션을 통해 얻은 결과로서 상당히 신뢰할 수 있는 숫자이긴 하지만, 칩의 실측 결과는 아니라는 한계가 있음 (현재 보드 수준에서 칩 성능 측정 중).

또한, 새로운 방식의 ReRAM 기반 Matrix Multiplication 아키텍처를 개발하고, 상세한 모델링 및 시뮬레이션을 통해 성능 및 효율성 향상 가능성을 보였음. 본 연구는 우수 학회 중 하나인 ICCAD '20에 발표하였고 국내 특허로도 출원 예정임[1].

나아가, Sparse Matrix Multiplication 등의 확장 연구를 통해 해당 제안이 후속 연구로도 활용될 수 있는 가능성을 보여줌. ReRAM 기반 가속기의 상세한 모델링 및 시뮬레이션을 수행하였고, 설계된 구체적 응용 테스트 플랫폼에서 ReRAM 기반 가속기의 실효성을 입증함.

[1] Park et al., "Unlocking Wordline-level Parallelism for Fast Inference on ReRAM-based DNN Accelerator", ICCAD '20.

3) 연구개발 과정의 성실성

아래와 같이 본 연구팀은 연구개발 과정에서의 높은 성실성을 보여주었음.

- Chip 설계 및 제작 회수: 6번

아래 표와 같이 지난 5년 동안 매년 1개 이상의 chip을 tape-out하고 보드 수준에서 테스팅 수행함. 사용한 공정도 삼성 65 nm, 삼성 28 nm, Magna 180 nm로 다양함. 특히 neuromorphic chip은 스펙 검증, 회로 설계/구현, 칩/디바이스 제작 및 테스팅에 이르기까지 여러 기관이 참여하는 복잡한 작업으로서 칩당 최소 9개월~1년 이상을 필요로 하는 고난이도, 고비용의 작업임.

번호	연도	공정	주요사항
1	2017 (2년차)	삼성 65 nm	Swtiched-capacitor 기반의 VMM
2	2018 (3년차)	삼성 28 nm	SRAM 기반의 재구성 로직 어레이
3	2019 (4년차)	Magna 180 nm	CBRAM 기반의 binary neuromorphic chip
4	2020 (5년차)	Magna 180 nm	OxRAM 기반의 binary neuromorphic chip
5	2020 (5년차)	삼성 28 nm	모사 ReRAM 기반의 재구성 로직 어레이
6	2021 (6년차)	Magna 180 nm	Binary neuromorphic chip (400-128-10)

- 총 국제 논문 (학술지/학술대회) 편수: 25편 (목표치 11편을 2배 이상 초과 달성)
- 총 논문 (국내 및 국외 학술지/학술대회) 편수: 32편 (목표치 15편을 2배 이상 초과 달성)
- 국내 특허 출원 건수: 12건 (목표치 8건을 1.5배 초과 달성)

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- 프로토타입 재구성 시스템의 개발: 2종류 (목표치 1종류를 초과 달성)
  원래 목표였던 FPAA 타입의 재구성 로직 시스템을 성공적으로 설계, 개발하였을 뿐만 아니라, 추가로 이진 뉴럴 네트워크 기술을 응용한 이진 뉴로모픽 타입의 재구성 시스템을 개발하였음.

4) 프로토타입 재구성 로직 시스템 구현 과정


- 프로토 타입 재구성 로직 시스템 설계 정보
  - 나노 스위칭 소자

			On/OFF 저항비	Cycling endurance	Data retention	Switching Speed	Device Size	비고
목표			> 10^4	> 10^3	10 year @ 85℃	< 100 us	< 500 nm	
1차	Bi-Layer electrolyte/ Te-filament 나노스위칭 소자	Cu/HfO_2/Cu_2S/WPt	>10^4	>10^3	-	<100 us	250 nm	측정값
		ZeTe/Al_2O_3/Pt	10	-	10 year @ 177℃	-	250 nm	측정값
2~3차	산소공공 기반 나노스위칭 소자	Al/TiO_x/W (OxRAM)	10^4	>10^3	10 year @ 60℃	20 us	260 nm	측정값


  - 재구성 아키텍처

	Technology	Reconfigurable Processor	# of Synapse cell	# of CLB	Write Speed	Weight precision	System Clock	Chip Area
1차	180nm CMOS	BNN (400x128x128x10)	68864	68864	> 10ns	> 1bit	> 175MHz	6x3.85mm^2
2차	180nm CMOS	BNN (400x128x128x10)	68864	68864	> 10ns	> 1bit	> 175MHz	8.1x7mm^2
3차	180nm CMOS	BNN (400x128x128x10)	68864	68864	> 10ns	> 1bit	> 175MHz	4.6x9mm^2


- 설계 과정
  - 1차
    나노스위칭 소자를 CMOS 회로 위에 집적하기 위해 CMOS 회로 부분은 마그나 공정으로, 나노스위칭 소자는 학교 기관에서 후속공정을 통해 집적하는 과정을 거침. 한 칩을 두 번의 공정과정을 통해 집적하는 과정에서 write-bonding에 damage를 지속적으로 가해짐. 이러한 문제로 Pad abnormality가 발생하였고 pad metallization이 약하게 증착이 이루어짐



국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




<1차 CBRAM 나노스위칭 소자 집적 공정 process>



<Pad metalization issue>

이로 인해 Chip을 Sawing&Packaging 하는 과정에서 한 wafer 당 낮은 수율로 칩을 얻음. 이러한 공정상의 문제로 제작된 칩 측정 결과 원하는 결과를 얻지 못하여 이를 모니터링하고 보완할 수 있는 회로들을 추가하여 2차 칩을 revision함.




<1차 뉴로모픽 회로 (좌) 아키텍처 (우) 레이아웃>

- 2차


1차 칩의 wire-bonding breakdown 문제를 해결하기 위해 CBRAM에서 증착이 더 잘되는 OxRAM 나노스위칭 소자를 개발하여 집적을 진행. 8인치 웨이퍼에 안정적인 스위칭 특성을 갖는 OxRAM 나노스위칭 소자를 대규모 집적에 성공하였음. 집적에 성공한 chip을 sawing&packaging 하여 높은 수율로 칩을 얻음. 정해진 die size안에 대규모 뉴로모픽 시스템을 밀도 높게 설계하다 보니 low capacitance 등의 문제점을 확인하였고, input control의 효율을 높이기 위해 추가했던 I2C가 제대로 clk에 동기화하지 못하여 원하는 input이 제공이 안 되는 것을 측정을 통해 파악하였음. 집적된 OxRAM의 단일 나노스위칭 소자의 특성은 높은 on/off ratio, high data retention, 원활한 스위칭 특성, programming 등을 확인함.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다




<2차 OxRAM 나노스위칭 소자 집적 공정 process>

1차의 원인을 분석하기 위해 각 Layer에 analog와 digital buffer를 추가해 monitoring 하는 요소를 대거 추가함. 또한 회로 내부에 sneak path, 기생저항 문제로 인해 accuracy가 낮아지는 요소를 보완하기위해 current tap, half select mode. I2C 등 여러 회로를 보완함.



<2차 뉴로모픽 회로 (좌) 아키텍처 (우) 레이아웃>




<2차 뉴로모픽 회로 칩 사진>

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

- 3차

2차의 문제점을 보완하기 위해 I2C를 제거하고 cap을 보완하고, 각 Layer의 동작을 독자적으로 control하기 위해 forced logic을 추가하고 세부 주변회로의 stability를 높여 시뮬레이션 상으로 신뢰성이 높은 뉴로모픽 아키텍처를 설계함.



<3차 뉴로모픽 회로 (좌) 아키텍처 (우) 레이아웃>

현재 나노스위칭 소자의 집적은 안정화를 이미 마친 상황, 안정성을 위주로 재구성 가능 회로 성능을 개선하여 칩 제작 중에 있음. 제작이 완료되는 즉시 후속 실험을 통해 나노스위치 소자와 CMOS 칩의 연결을 통한 프로토타입 재구성 로직 시스템 성능평가를 진행하여 완료하겠음.

5. 연구개발성과의 관련 분야에 대한 기여 정도

본 과제의 가장 중요한 연구개발성과로는 ReRAM 기반의 이진 뉴럴네트워크 칩의 성공적인 설계 및 제작으로서, 기존 연구들이 ReRAM 어레이 수준에서 그친 것과는 달리, 본 연구팀은 하나의 ReRAM 어레이가 아니라, 여러 개의 ReRAM 어레이들을 포함하고 여러 개의 layer를 구현하였으며, I/O 및 주변 회로까지 포함한 end-to-end 응용을 구현한 neuromorphic chip을 개발하였다는 점에서 큰 의의가 있음.

디지털 방식의 재구성 아키텍처는 많은 상용 제품이 나와 있지만, 아날로그 방식의 재구성 소자 및 아키텍처는 아직까지도 학계에서 기초 연구 단계이고, 그마저도 세계적으로 연구하고 있는 곳이 매우 적음. 본 과제에서 개발한 FPAA 칩은 세계적 수준의 성능을 달성하였음.

본 과제의 연구를 통해 최근 들어 각광받고 있는 메모리 일체형(in-memory computing) 인공신경망 연산회로 설계 기술의 수준을 한층 높일 수 있었고, 과제를 통해 배출되는 인력들이 앞으로 산업계에서 세계 수준의 인공지능 반도체를 설계할 수 있는 역량을 갖게 됨.

기존에 재구성 로직과 같이 새로운 종류의 저수준 디바이스를 개발하는 분야에서는 실제 응용 수준 평가 및 모델링을 목표로 하는 연구가 미진한 상황임. 본 연구에서는 회로 수준에서 설계된 디바이스를 실제 딥러닝 응용 소프트웨어 수준에서 평가할 수 있는 End-to-End 테스트 플랫폼을 설계하였으며, 정확도 및 성능 검증을 성공적으로 완료하였음. 뿐만 아니라, 이러한 방식의 테스트 플랫폼은 손쉽게 다른 가속기 연구로 확장 가능하므로 해당 연구 분야에서 널리 활용될 수 있을 것이라 기대됨.

6. 연구개발성과의 관리 및 활용 계획

- 정량적 성과

본 연구를 통해 발표된 논문과 특허를 바탕으로 향후 고도화된 인공지능 반도체 설계에 적용할 계획임.

- 정성적 성과

본 과제에서 개발한 재구성 아키텍처, 칩/보드 및 소자 기반 테스트 환경을 재사용하여 향후 ReRAM 및 유사 나노소자 기반 재구성/뉴로모픽 아키텍처 및 응용 연구 플랫폼으로 활용할 계획임.

본 과제에서 개발한 시뮬레이션 플랫폼, 기능 및 성능 검증 툴 및 재구성 생성기 등의 설계 도구들은 향후 다양한 메모리 기반 재구성/뉴로모픽 아키텍처 및 응용 연구에 활용할 계획임.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

7. 연구의 신규성, 진보성

1) 기존 연구 대비 신규성, 진보성

- 본 연구에서 제안한 ReRAM 기반 재구성 아키텍처의 계산오류 예측 및 보정 기법은 기존 연구들보다 월등한 성능을 보이며 다양한 이미지 분류 DNN 응용에서 계산오류로 인한 성능저하를 효과적으로 보상함. 기존 연구들이 10% 정도로 매우 나쁜 정확도를 보이는 어려운 조건에서도 제시한 기법은 baseline 성능 수준의 매우 높은 정확도를 보임.
- *S. Lee, G. Jung, M. E. Fouda, J. Lee, A. Eltawil and F. Kurdahi, "Learning to Predict IR Drop with Effective Training for ReRAM-based Neural Network Hardware," 2020 57th ACM/IEEE Design Automation Conference (DAC), 2020, pp. 1-6, doi: 10.1109/DAC18072.2020.9218735.*
- *출원번호: 10-2020-0068134, 특허명: 저항성 메모리 기반의 뉴럴 네트워크 가속기에 적용되는 연산 오차 보정 장치 및 그 방법, 출원일자: 2020. 06. 05*

- 본 연구에서 최초로 제안한 ReRAM cell의 전류 특성을 활용하는 병렬성 개선회로(IACC)는 기존의 메모리 디바이스로 범위를 확장시키더라도 알려진 선행된 연구가 없으며, 기존 회로 대비 매우 작은 수정을 필요로 하기 때문에 실용적인 기술이 될 수 있을 것으로 예상됨. 실측을 통해 검증이 다소 부족하나, 상세한 시뮬레이션 환경과 모델링, 분석을 통해 실험 성과를 우수한 국제학술대회에서 인정받았음.
- *Yeonhong Park, Seung Yul Lee, Hoon Shin, Jun Heo, Tae Jun Ham, Jae W. Lee, "Unlocking Wordline-level Parallelism for Fast Inference on ReRAM-based DNN Accelerator", The 39th IEEE/ACM International Conference on Computer-Aided Design (ICCAD), November 2020.*
- *출원번호: 10-2021-0116052, 특허명: 비휘발성 메모리 크로스바 구조에서 고신뢰성 인메모리 연산을 위한 입력값을 고려한 전류 보상 기법, 출원일자: 2021. 09. 01*

2) FPGA 대체 기술로서의 나노재구성 로직

- ReRAM 기반 나노재구성 로직은 기존의 FPGA의 주요 타겟 중의 하나인 디지털 회로 검증 및 프로토타이핑 용도로는 부적절함.
- 하지만 최근 부상하고 있는 FPGA의 또 다른 용도인 계산 응용 가속기로서의 기능은 나노재구성 로직으로 상당 부분 대체가 가능함. 특히 FPGA 기반 뉴럴 네트워크 가속기 응용이나 일반 인공지능 응용(예: SVM 기반 classifier)의 경우, FPGA에서 수행되는 대부분의 연산이 Matrix 곱셈 연산으로서, 본 연구에서 제안한 나노재구성 로직은 Matrix 곱셈 연산에 한해서는 기존 FPGA보다 수 배 높은 효율성을 보여줌.
- 본 연구에서 개발한 ReRAM 기반 뉴럴넷 가속기는 학습을 통하여 상당히 많은 다른 응용에도 활용될 수 있으며, 이런 의미에서 뉴럴넷 가속기 하드웨어는 재구성 아키텍처와 일맥 상통하는 면도 있음.
- 결론적으로, 나노재구성 로직이 현재 FPGA의 모든 응용을 대체할 수는 없지만, FPGA가 사용되고 있는 응용의 상당히 많은 부분을 대체할 수 있고, 그 경우 효율성 향상은 매우 높다고 할 수 있음.

국가연구개발 보고서원문 성과물 전담기관인 한국과학기술정보연구원에서 가공·서비스 하는 연구보고서는 동의 없이 상업적 및 기타 영리목적으로 사용할 수 없습니다

주 의

1. 이 보고서는 과학기술정보통신부에서 시행한 나노 · 소재 원천기술개발사업 재구성로직 소자 기술개발 과제 최종보고서이다.

2. 이 연구개발내용을 대외적으로 발표할 때에는 반드시 과학기술정보통신부에서 시행한 나노 · 소재 원천기술개발 사업의 연구 결과임을 밝혀야 한다.

3. 국가과학기술 기밀 유지에 필요한 내용은 대외적으로 발표 또는 공개하여서는 안 된다.