# 同济大学计算机系

## 数字逻辑课程实验报告




学	号 _	2252707	_
姓	名	陈艺天	
专	业	计算机科学与技术	
授课老师		张冬冬	

## 一、实验内容

在本次实验中,我们将使用 Verilog HDL 语言实现 32 位桶形移位器的设计和仿真。并且使用 logisim 画出电路逻辑图

## 二、硬件逻辑图



三、模块建模

### 四、测试模块建模

```
module barrelshifter32_tb;

reg [31:0]a;

reg [4:0]b;


reg [1:0]aluc;


wire [31:0]c;
                                                                                a=32'b00000001000000100000010000000;
aluc=2'b00;
barrelshifter32 instshifter(a,b,aluc,c);
initial begin
a=32'b1000000010000001000000010000000;
                                                                                #20 b=5'b01;
      aluc=2'b00;
                                                                                #20 b=5'b0;
#20 b=5'b11111;
      #20 b=3'b000;
      #20 b=5'b01;
      #20 b=5'b110;
                                                                                #20 b=5'b01;
#20 b=5'b110;
      #20 b=5'b0;
#20 b=5'b11111;
                                                                                #20 b=5'b0;
#20 b=5'b11111;
      #20 b=5'b01;
#20 b=5'b110;
                                                                                #20 b=5'b01;
#20 b=5'b110;
#20 b=5'b0;
      #20 b=5'b0;
#20 b=5'b11111;
      #20 b=5'b110;
                                                                                #20 b=5'b01;
#20 b=5'b110;
      #20 b=5'b0;
#20 b=5'b11111;
                                                                                #20 b=5'b11111;
      #20 b=5'b01;
#20 b=5'b110;
      #20 b=5'b0;
#20 b=5'b11111;
```

### 五、实验结果


1) logisim 逻辑验证图

#### 算数右移验证:







#### 逻辑右移验证:





#### 算数左移验证:



#### 逻辑左移验证:







#### 2) modelsim 仿真结果图

