Homework 5

Trapezoid Rendering Engine


一、 作業要求

請設計一四邊形描繪產生器。此產生器在 testbench 依序輸入 4 組座標(x1,y1), (x2,y2), (x3,y3) and (x4,y4)作為四邊形的頂點後執行描繪的計算,接著把座標序列依序從 xo 及 yo 輸出。

設計的規格(如:系統方塊圖、輸入/輸出介面、功能描述、與時序規格)將於 其後的章節說明。

二、 硬體規格描述

1. 系統方塊圖



圖一、系統方塊圖

2. 輸入/輸出介面


表一、輸入/輸出信號

訊號名稱	方向	位元數	描述
reset	input	1	Active-High 的非同步重置訊號。
clk	input	1	時脈訊號,此電路為 clk 正緣觸發的同步電路設計。
nt	input	1	控制此電路開始描繪一四邊形的訊號,當 busy 訊號為 low 時,若此訊號為 high, testbench 將依序輸入四個頂點座標作為四邊形的四個頂點,接著便開始描繪此四邊形。
xi	input	8	梯形頂點的X座標輸入埠,輸入值為二補數型態。
yi	input	8	梯形頂點的y座標輸入埠,輸入值為二補數型態。
busy	output	1	當此訊號為 high,代表電路正在執行繪圖的動作,此時不能再輸入新的頂點座標。
po	output	1	標記所輸出的(x,y)座標為有效輸出的信號,當此訊號為 high,表示 xo 和 yo 所輸出的(x,y)座標值是屬於此四邊形 的有效作標。
xo	output	8	將此梯形的所有X座標輸出的埠,輸出值為二補數型態。
yo	output	8	將此梯形的所有 y 座標輸出的埠,輸出值為二補數型態。


3. 功能描述

此電路在 *reset* 訊號為 high 時重置,且其為非同步重置(asynchronously reset)。 當 *reset* 訊號變回 low 時,便開始等待 *nt* 訊號為 high。

nt 只有在 busy 訊號為 low 時才可能為 high,當 nt 為 high 時 testbench 將給予四邊形的四個頂點,依序為(x1,y1), (x2,y2), (x3,y3), (x4,y4),輸入的四邊形可能如下。



接著,在最後一個頂點的座標(x4,y4)輸入前,trapezoid rendering engine 就得將 busy 訊號設為 high,直到處理完所有座標為止,以免還沒將此梯形的所有座標輸出,testbench 就試著要輸入下一個四邊形的四個頂點座標。在座標輸出的過程中, po 是用來指出 xo 和 yo 目前的輸出是否為有效值,也就是說當 po 為 high 時,testbench 才會將(xo,yo)的輸出和 EXPECT.DAT 裡的預期資料比較,若為 low,




testbench 將忽略此時(xo,yo)的輸出。

(xo, yo)的有效輸出順序應與以下所列之參考用演算法一致。


X xl, xr, end x, j, dxl and dxr are real numbers

下圖是一個四邊形描繪的例子,依序給予十六進制的二補數格式座標(02,0C), (09,0C), (00,00), (10,00) 作為四邊形的四個頂點,則此電路描繪出來的梯形就如下圖綠色部分所示。



當四個頂點如上圖所示,則 trapezoid rendering engine 的有效輸出依序為以下 162 個座標: (00,00), (01,00), (02,00), (03,00), (04,00), (05,00), (06,00), (07,00), (08,00), (09,00), (0A,00), (0B,00), (0C,00), (0D,00), (0E,00), (0F,00), (10,00), (00,01), (01,01), (02,01), (03,01), (04,01), (05,01), (06,01), (07,01), (08,01), (09,01), (0A,01), (0B,01), (0C,01), (0D,01), (0E,01), (0F,01), (00,02), (01,02), (02,02), (03,02), (04,02), (05,02), (06,02), (07,02), (08,02), (09,02), (0A,02), (0B,02), (0C,02), (0D,02), (0E,02), (00,03), (01,03), (02,03), (03,03), (04,03), (05,03), (06,03), (07,03), (08,03), (09,03), (0A,03), (0B,03), (0C,03), (0D,03), (0E,03), (00,04), (01,04), (02,04), (03,04), (04,04), (05,04), (06,04), (07,04), (08,04), (09,04), (0A,04), (0B,04), (0C,04), (0D,04), (00,05), (01,05), (02,05), (03,05), (04,05), (05,05), (06,05), (07,05), (08,05), (09,05), (0A,05), (0B,05),(0C,05), (0D,05), (01,06), (02,06), (03,06), (04,06), (05,06), (06,06), (07,06), (08,06), (09,06), (0A,06), (0B,06), (0C,06), (01,07), (02,07), (03,07), (04,07), (05,07), (06,07), (07,07), (08,07), (09,07), (0A,07), (0B,07), (01,08), (02,08), (03,08), (04,08), (05,08), (06,08), (07,08), (08,08), (09,08), (0A,08), (0B,08), (01,09), (02,09), (03,09), (04,09), (05,09), (06,09), (07,09), (08,09), (09,09), (0A,09), (01,0A), (02,0A), (03,0A), (04,0A),(05,0A), (06,0A), (07,0A), (08,0A), (09,0A), (0A,0A), (01,0B), (02,0B), (03,0B), (04,0B),(05,0B), (06,0B), (07,0B), (08,0B), (09,0B), (02,0C), (03,0C), (04,0C), (05,0C), (06,0C), (07,0C), (08,0C), (09,0C).

4. 時序規格



Symbol	Description	Value
T _{cycle}	Clock (clk) period with duty cycle 50%	User define
Treset	Reset pulse width, active between negative edges of clk.	= T _{cycle}
T _{nt}	New trapezoid pulse width, active between negative edges of clk.	= T _{cycle}
T_{si}	Time period from valid signal to positive edge of clk.	=0.2 T _{cycle}
Thi	Time period from positive edge of clk to invalid signal.	=0.2 T _{cycle}
T _{so_p}	Setup time from valid output to positive edge of clk.	>0.5ns
T _{ho_p}	Hold time from positive edge of clk to invalid output.	>0.5ns
T _{so_n}	Setup time from valid output to negative edge of clk.	>0.5ns
T _{ho_n}	Hold time from negative edge of clk to invalid output.	>0.5ns

三、 注意事項

- (1)完成設計的兩項要求:
 - a. 完成上述演算法(Trapezoid Rendering Engine)的模組
 - b. 必須通過作業所附的 testbench,完成 Pre-sim、Post-sim。
- (2)此題為循序電路,請特別注意是否有 latch
- (3)請附上Flow Summary (Processing -> Compilation Report)於報告中
- (4)於 Post-sim 時,可調整 "testfixture.v"內之`define CYCLE 100,請將可測試通過的最小值記錄於報告

四、 作業繳交方式

(1)請將作業上傳到 Moodle 作業區 HW5,並且壓縮成以下格式:

HW5_學號_姓名.zip or HW5_學號_姓名.rar

附註:

第一版為HW5 學號 名字 001.zip

若有更改則為HW5_學號_名字_002.zip,以此類推

(2)請將繳交檔案分成三個資料夾,如下表分別為說明文件、Pre_Sim

與Post Sim

目錄名稱	檔案名稱
Pre_sim	trapezoid.v
Post_sim	trapezoid.v, trapezoid_v.sdo

HW5_學號_名字_版本.doc 附註: 請於報告內說明設計概念、技巧、使用<mark>面積、電路</mark> 操作速度...

(3)為避免網路擁塞影響作業繳交,請盡早上傳作業

五、 評分方式

- (1)作業DEMO 的時間公佈在網頁。
- (2)評分比例: Pre-Sim (70%)、Post-Sim (30%)。
- (3)遲交或上傳檔案有病毒者一律以0分計算。
- (4)抄襲他人作業者一律以0分計算。
- (5) 工作時脈越高、面積越小者,分數越高。

六、 Q&A

有任何問題請 mail 給助教(p78001324@mail.ncku.edu.tw)